专利名称：用于gjb－289a总线的多功能接口板的制作方法
技术领域：
本实用新型属于总线通信用接口板，特别涉及一种用于GJB-289A总线的接口板。
背景技术：
GJB-289A数据总线具有双向传输性、实时性和高可靠性，该总线的工作频率是1Mb/s，采用曼彻斯特II型码，半双工作方式。目前国内GJB-289A总线接口板大多是单机系统，即在上电以后只能实现一个功能，或者是实现一个远程终端(RT)信号的收发，或者是实现总线控制器(BC)信号的收发，或者是实现监视器(MT)信号的收发，不能同时实现上述三者，也不能同时实现多个远程终端(RT)信号的收发。美国DDC公司生产的总线接口协议芯片BU-61580，用来开发GJB-289A总线系统比较方便，而且技术也已经比较成熟，不过它也主要用在单机系统，只能实现一个功能；DDC公司的BU-65518测试卡虽然能实现多个功能，但价格昂贵(BU-65518测试卡的售价2004年底为1.8万美元)，而且一旦损坏就必须重新置换，难以维修。鉴于国外的总线系统接口板售价和维护费用高，因此极大地妨碍了GJB-289A总线技术的推广应用和发展。国内从上世纪八十年代中期开始GJB-289A总线多功能接口板的研究，但进展不大，至今尚无成熟的GJB-289A总线多功能接口板问世。
发明内容
本实用新型的目的在于克服现有技术的不足，提供一种全新的基于DSP+FPGA技术的同时具备BC/RTS/MT多个功能的GJB-289A总线接口板，此种接口板具有体积小、重量轻、功耗小、性能优良和集成度高等优点，与现有的国外进口板相比，不仅大幅度降低了成本，而且便于维护。
本实用新型的目的是这样实现的针对现有GJB-289A总线系统接口板存在的问题进行改进，利用先进的“DSP+FPGA”技术，以新的可编程技术代替传统的电子电路设计并根据新技术的特点进行电路设计和印刷电路板(PCB)设计。按照所要实现的功能，本实用新型所述接口板的电路由数据总线接口电路、宿主机接口电路、现场可编程逻辑阵列电路、数字信号处理电路和双口存储器组成。数据总线接口电路与GJB-289A总线连接，用于从总线接收信号和向总线发送信号；现场可编程逻辑阵列电路(FPGA)与数据总线接口电路和数字信号处理电路(DSP)连接，实现数据的发送和接收，完成曼彻斯特码的调制与解调、串/并和并串转换、同步头的产生与检测、状态字的自动响应、远程终端地址识别以及错误检测；数字信号处理电路(DSP)与现场可编程逻辑阵列电路(FPGA)和双口存储器(Dual-Ported RAM)连接，完成接收与发送消息的处理，监视现场可编程逻辑阵列电路的工作状态，通过双口存储器实现与宿主机的信息交互；双口存储器(Dual-Ported RAM)与数字信号处理电路(DSP)和宿主机接口电路连接，宿主机接口电路与宿主机连接，双口存储器(Dual-Ported RAM)为接口板和宿主机所共享的存贮区，用于实现宿主机与接口板之间的信息交换。
数据总线接口电路由收/发器、与之配套的隔离变压器构成，收/发器与GJB-289A总线的连接方式采用变压器耦合。
宿主机接口电路包括读/写及片选控制信号电路、地址译码电路、存储器地址选择电路和中断选择电路。
现场可编程逻辑阵列电路(FPGA)为含有可编程逻辑电路、输入输出单元电路和布线通道的芯片。
数字信号处理电路(DSP)为含有16位的数字信号处理器、16kB的可擦写可编程只读存储器(EPROM)、16kB的随机存储器(RAM)和信道切换逻辑电路的芯片。
双口存储器(Dual-Ported RAM)为容量16K×16位的双端口静态高速芯片。
本实用新型所述接口板的工作原理如下接收数据时，GJB-289A总线上的输入信号经过总线接口电路进行电平变换后进入现场可编程逻辑阵列电路(FPGA)，在这里完成数据字的同步检出、数据检出、曼彻斯特II码错误检出、奇偶检测和位/字计数功能，处理后的数据通过数据线送入数字信号处理电路(DSP)进行分析处理。数字信号处理电路(DSP)将收到的数据放入双口存储器(Dual-Ported RAM)中，并同时会给宿主机一个中断，宿主机通过宿主机接口电路从双口RAM中读入数据；发送数据时，宿主机将数据写入双口存储器(Dual-Ported RAM)，并给数字信号处理电路(DSP)一个通知，这样，数字信号处理电路(DSP)就会从双口存储器(Dual-Ported RAM)中读入数据，并且通过数据线送入现场可编程逻辑阵列电路(FPGA)，由其来完成包括发送控制，同步/数据编码，奇偶产生等功能，从现场可编程逻辑阵列电路(FPGA)出来的数据经过总线接口电路完成电平变换后送到数据总线上。
本实用新型具有以下有益效果
1、由于以新的可编程技术代替传统的电子电路设计并根据新技术的特点进行电路设计，本实用新型所述接口板可同时进行多个远程终端(RT)信号的收发，可同时进行总线控制器(BC)信号、监视器(MT)信号、远程终端(RT)信号的收发，有效的节约了系统资源，为航空设备的集成化、小型化打下了基础。
2、以数字信号处理(DSP)和现场可编程逻辑阵列(FPGA)器件作为字和消息的处理模块及编解码模块使接口板成本大幅度降低，其成本仅为国外相同用途接口板售价的10％。
3、以数字信号处理(DSP)和现场可编程逻辑阵列(FPGA)器件作为字和消息的处理模块及编解码模块使体积和功耗都大幅度降低，其功耗仅为国外相同协议芯片功耗的0.5～25％；同时，集成度和工作频率得到提高，目前器件的集成度达到了500万门，工作频率也可达200MHZ以上。
4、以数字信号处理(DSP)器件作为实时数字信号处理的主要方法和手段，作为字和消息的处理模块，无论在性能上还是在价格上，都取得了突破性的进展，功能加强、速度加快；现场可编程逻辑阵列(FPGA)器件是一种高密度的可编程逻辑器件，以它作为编解码模块，具有速度快、可靠性高、开发周期短等优点，并可根据用户需要进行现场反复编程，使用方便。
5、维护或调试可在用户现场进行，而不必象国外进口板那样返回生产厂家或专业技术服务点进行，极大地方便了用户。
本实用新型提供的接口板适用于各种GJB-289A总线系统，广泛用于航空航天等领域。
图1是本实用新型所述用于GJB-289A总线的多功能接口板的结构框图；图2是本实用新型所述用于GJB-289A总线的多功能接口板的一种电原理简图；图3是所选用的数字信号处理(DSP)芯片与仿真接口、配置芯片、外部晶振的连接电路图；图4是所选用的现场可编程逻辑阵列(FPGA)芯片与配置芯片的连接电路图；图5是宿主机接口电路的一种电原理图；图6是数据总线接口电路的一种电原理图；图7是收/发器HI-1567芯片的电原理图。
图中，1-数据总线接口电路、2-宿主机接口电路、3-现场可编程逻辑阵列电路、4-数字信号处理电路、5-双口存储器、6-GJB-289A总线、7-数字信号处理芯片、8-数字信号处理芯片的配制芯片、9-仿真接口(JTAG)、10-晶体振荡电路、11-现场可编程逻辑阵列芯片的配制芯片、12-读/写及片选控制信号电路、13-地址译码电路I、14-存储器地址选择电路I、15-地址译码电路II、16-存储器地址选择电路II、17-中断选择电路、18-隔离变压器I、19-隔离变压器II、20-收/发器。
具体实施方式
本实用新型所述用于GJB-289A总线的多功能接口板由印刷电路板和其上安装的电路构成，电路结构如图1、图2所示，由数据总线接口电路1、宿主机接口电路2、现场可编程逻辑阵列电路3、数字信号处理电路4和双口存储器5组成。数据总线接口电路1与GJB-289A总线连接，用于从总线接收信号和向总线发送信号；现场可编程逻辑阵列电路(FPGA)3与数据总线接口电路1和数字信号处理电路(DSP)4连接，实现数据的发送和接收；数字信号处理电路(DSP)4与现场可编程逻辑阵列电路(FPGA)3和双口存储器(Dual-Ported RAM)5连接，完成接收与发送消息的处理，通过双口存储器实现与宿主机的信息交互；宿主机接口电路2与双口存储器(Dual-Ported RAM)5和宿主机连接，实现双口存储器(Dual-Ported RAM)5与宿主机的信息交互。
数据总线接口电路1由收/发器20、隔离变压器I 18、隔离变压器II 19构成，如图6所示，收/发器20是BC/RT/MT直接与传输电缆接口的关键部件，本实施例选用美国HOLT公司的HI-1567芯片，它有两个完全独立的双余度端口，其原理图如图7所示，收/发器20与GJB-289A总线的连接方式采用变压器耦合。
接口板与宿主机的通信总线类型采用ISA(industry standard architecture)总线。ISA总线的数据宽度为16位，工作频率为8MHZ，数据传输率最高为8MB/S。ISA总线在PC/XT总线的基础上增加了一个36芯的副插槽，共有62+36个引脚，使数据线增加到16根，地址线增加到24根，可以寻址16兆的地址空间。宿主机ISA接口电路2用于实现宿主机与接口板间的接口控制，因此包括读/写及片选控制信号电路12、地址译码电路I 13、存储器地址选择电路I 14、地址译码电路II 15、存储器地址选择电路II 16和中断选择电路17，如图5所示。
现场可编程逻辑阵列(FPGA)电路3选用的是xilinx公司的XCS30XL芯片，该芯片含有可编程逻辑电路、输入输出单元电路和布线通道，由于该芯片采用的是静态存储器(SRAM)工艺，密度高，触发器多，但缺点是掉电后内部的可编程信息就会消失。因此，需要外接一个配置芯片完成开机配置功能，配置芯片11选用xilinx公司的XCS17S30芯片，两芯片的连接如图4所示。当系统刚上电时，XCS30XL芯片的引脚(除配置引脚外)都处于锁定状态，这时配置芯片11中的内容(可编程信息)就会自动加载到XCS30XL芯片中，整个过程不超过40毫秒，之后，XCS30XL芯片就可以按照用户所加载配置程序工作。
数字信号处理(DSP)电路4选用美国德州仪器(TI)公司生产的数字信号处理(DSP)芯片，其型号为TMS320VC5410A，它含有16位的数字信号处理器、16kB的可擦写可编程只读存储器(EPROM)、16kB的存储器和信道切换逻辑电路，可实现字和消息的处理等功能，主要包括实现BC，RT和MT的功能，在做为RT时，能够识别多个RT地址。一个完整的数字信号处理(DSP)电路必须包括由电源电路、时钟电路、存储器组成的最小系统；为实现快速译码及减小板级尺寸，一般都要以一片现场可编程逻辑阵列(FPGA)代替常用的逻辑电路，形成DSP+FPGA的开发模式；为实现板级的可测性，一般都要设计仿真接口(JTAG)。(1)外部程序存储器DSP系统应用板，最终要脱离仿真器独立进行现场作业，这就需要断电后仍能可靠存储数据的闪存(Flash)作为系统的数据存储器。系统板上电后，引导程序(Bootloader)把DSP应用程序从闪存(Flash)加载到读写速度较快的静态存储器(SRAM)或DSP内部RAM进行工作。板上配置了一片SST公司的SST39VF200(128Kbyte×16bit)芯片作为外部存储器，用于用户程序的自动装载，该配制芯片8与数字信号处理(DSP)芯片7的连接方式见图3。对于闪存(Flash)，可以使用专门的编程器对其进行编程，但是这样做不够灵活。该项目的调试过程中，采用DSP集成开发环境(Code Composer Studio)及仿真器XDS510将引导程序及用户应用程序写入闪存(Flash)。(2)仿真接口(JTAG)的连接设计TMS320VC5410A片内具有JTAG边界扫描逻辑，JTAG又称仿真接口。仿真接口(JTAG)9，是一个仿真测试接口，这是一个标准接口，用来实现与仿真器的接口和测试功能，可以方便地实现程序的调试和开发工作，在美国德州仪器(TI)公司的用户手册里具有标准的连接方式。JTAG口连接需要和仿真器上给出的引脚一致。美国德州仪器(TI)公司仿真器的14脚JTAG口的引脚如图3所示。一般情况下，用户开发的板子只要引出双排的14脚插针和图3中的一致就可以了。(3)时钟产生逻辑设计时钟产生逻辑给系统设计提供了灵活性，既可选择外接晶体振荡电路(简称晶振)10作为时钟源，也可以直接使用外部时钟作为时钟源。当选用外接晶振时，它与数字信号处理(DSP)芯片的X1和X2/CLKIN引脚连接，通过CLKMD引脚选择使用内部振荡电路，这样形成振荡环路，产生时钟信号，如图3所示。当选择直接接入外部时钟时，从X2/CLKIN接入即可。TMS320VC5410A芯片的时钟产生逻辑包括一套内部振荡电路和一套锁相环(PLL)电路。锁相环(PLL)电路使得DSP能够使用比CPU时钟低的外部时钟信号。当时钟源的信号送入PLL后，PLL对其进行倍频处理，获得需要的时钟频率。PLL的状态设置可通过硬件来完成。时钟的工作模式由CLKMD1、CLKMD2和CLKMD3引脚确定。它们不同的输入可使TMS320VC5410A工作在不同的频率上，本系统在这里配置为0，1，0。即TMS320VC5410A的工作频率是时钟输入引脚频率的5倍。其中CLKOUT引脚，为主时钟输出。该引脚输出的是TMS320VC5410A工作频率时钟，在这里它是50兆赫兹。将其引入XCS30XL作为总线发送和接收数据的判定时钟基准。对于传输速率为1兆赫兹的GJB-289A总线来说，该时钟可以达到很高的精确度。(4)FPGA芯片和DSP芯片的连接设计数字信号处理(DSP)芯片的外围电路主要是闪存(FLASH)、只读存储器(ROM)和静态存储器(SRAM)，需要连接地址线、数据线和控制线。它需要连接的连线主要包括DSP模式选择、时钟模式选择、选择外部时钟或本机晶振产生的时钟、JTAG接口和电源等。现场可编程逻辑阵列(FPGA)芯片的外围电路主要是用于配置的可编程的只读存储器(PROM)、闪存(FLASH)、模数转换和先进先出器件等。它需要连接的连线主要包括FPGA模式选择、全局时钟、选择外部时钟或本机晶振产生的时钟、JTAG接口、输出/输入接口、测试口和电源等。本实施例中，数字信号处理(DSP)芯片与现场可编程逻辑阵列(FPGA)芯片的连接包括数据线、地址线、控制线、中断线和串口线，连接方式见图2。
双口存储器5选用美国赛普拉斯(Cypress)公司生产的容量为16K×16位的双端口静态高速RAM芯片，其型号为CY7C026V系列。双口RAM可实现双机通信；由于双端口RAM的特殊结构，使得双机可以方便快捷地进行数据交换，大大提高了主机与DSP芯片的并行处理能力。
权利要求1.一种用于GJB-289A总线的多功能接口板，由印刷电路板和其上安装的电路构成，电路包括与GJB-289A总线(6)连接的数据总线接口电路(1)、与宿主机连接的宿主机接口电路(2)，其特征在于还包括现场可编程逻辑阵列电路(3)、数字信号处理电路(4)和双口存储器(5)，现场可编程逻辑阵列电路(3)与数据总线接口电路(1)和数字信号处理电路(4)连接，实现数据的发送和接收，完成曼彻斯特码的调制与解调、串/并和并串转换、同步头的产生与检测、状态字的自动响应、远程终端地址识别以及错误检测，数字信号处理电路(4)与现场可编程逻辑阵列电路(3)和双口存储器(5)连接，完成接收与发送消息的处理，通过双口存储器(5)实现与宿主机的信息交互，双口存储器(5)与数字信号处理电路(4)和宿主机接口电路(2)连接，为接口板和宿主机所共享的存贮区，用于实现宿主机与接口板之间的信息交换。
2.根据权利要求1所述的用于GJB-289A总线的多功能接口板，其特征在于数据总线接口电路(1)由收/发器、与之配套的隔离变压器构成，收/发器与GJB-289A总线的连接方式采用变压器耦合。
3.根据权利要求1或2所述的用于GJB-289A总线的多功能接口板，其特征在于宿主机接口电路(2)包括读/写及片选控制信号电路、地址译码电路、存储器地址选择电路和中断选择电路。
4.根据权利要求1或2所述的用于GJB-289A总线的多功能接口板，其特征在于现场可编程逻辑阵列电路(3)为含有可编程逻辑电路、输入输出单元电路和布线通道的芯片。
5.根据权利要求3所述的用于GJB-289A总线的多功能接口板，其特征在于现场可编程逻辑阵列电路(3)为含有可编程逻辑电路、输入输出单元电路和布线通道的芯片。
6.根据权利要求1或2所述的用于GJB-289A总线的多功能接口板，其特征在于数字信号处理电路(4)为含有16位的数字信号处理器、16kB的可擦写可编程只读存储器、16kB的随机存储器和信道切换逻辑电路的芯片。
7.根据权利要求3所述的用于GJB-289A总线的多功能接口板，其特征在于数字信号处理电路(4)为含有16位的数字信号处理器、16kB的可擦写可编程只读存储器、16kB的随机存储器和信道切换逻辑电路的芯片。
8.根据权利要求4所述的用于GJB-289A总线的多功能接口板，其特征在于数字信号处理电路(4)为含有16位的数字信号处理器、16kB的可擦写可编程只读存储器、16kB的随机存储器和信道切换逻辑电路的芯片。
9.根据权利要求5所述的用于GJB-289A总线的多功能接口板，其特征在于数字信号处理电路(4)为含有16位的数字信号处理器、16kB的可擦写可编程只读存储器、16kB的随机存储器和信道切换逻辑电路的芯片。
10.根据权利要求9所述的用于GJB-289A总线的多功能接口板，其特征在于双口存储器(5)为容量16Kx16位的双端口静态高速芯片。
专利摘要一种用于GJB－289A总线的多功能接口板，包括数据总线接口电路、宿主机接口电路、现场可编程逻辑阵列电路、数字信号处理电路和双口存储器。现场可编程逻辑阵列电路与数据总线接口电路和数字信号处理电路连接，实现数据的发送和接收；数字信号处理电路与现场可编程逻辑阵列电路和双口存储器连接，完成接收与发送消息的处理；双口存储器与数字信号处理电路和宿主机接口电路连接，用于实现宿主机与总线接口板之间的信息交换。此种接口板可同时进行多个远程终端信号的收发，可同时进行总线控制器信号、监视器信号、远程终端信号的收发，与现有的国外进口板相比，不仅大幅度降低了成本，而且便于维护。
文档编号H04L12/40GK2862511SQ200520036508
公开日2007年1月24日 申请日期2005年12月15日 优先权日2005年12月15日
发明者李志刚, 邢民权, 孟禾, 盖宇, 张遵伟 申请人:李志刚