专利名称：固态成像器件及其驱动方法和照相装置的制作方法
技术领域：
本发明涉及固态成像器件及固态成像器件的驱动方法，更具体地说，涉及从衬底的后面侧(从线路形成侧的相反侧)接收入射光线的后表面入射型固态成像器件、该固态成像器件的驱动方法及其照相装置。
背景技术：
在固态成像器件中，例如，在以CMOS图像传感器为代表的X-Y地址型固态成像器件中，后表面光接收型的像素结构被用于像素的小型化和高数值孔径比实现，其中配线层形成在半导体衬底的一个表面(前表面)上，入射光线从与配线层相反一侧的表面(后表面)侧被接收(例如，参见专利文献1或2)。
根据在专利文献1中描述的现有技术的像素结构具有如图1所示的构造，其中布置有通过夹层绝缘薄膜的多层配线106的配线层103被形成在硅层(衬底)101的一个表面(在下文中也简称为“衬底前表面”)侧上，光电二极管102形成在该硅层101上，并且可见光将从硅层101侧的另一个表面被接收，更具体地说，从与配线层103侧相反一侧(在下文中也简称为“衬底后表面”)的表面被接收。在光电二极管102周围形成有达到衬底后表面的p型阱区107。
在后表面入射型CMOS图像传感器中，p+层104形成在衬底后表面侧上，以防止生成来自硅边界表面的暗电流。有两类方法可作为制造p+层104的方法。
第一种方法是这样的方法，其中包含晶体管和配线的配线层103被形成在衬底前表面侧，然后该衬底被翻转，在对衬底后表面侧进行抛光等处理后，诸如氧化硅(SiO2)薄膜之类的电子注入阻止层105被形成，然后通过离子注入形成p+层104。
第二种方法是这样的方法，其中在制造衬底前表面侧上的晶体管的过程中，通过从衬底前表面侧的高能离子注入，将p+层104形成在衬底的深区中，随后配线106被制作以形成配线层103，然后该衬底被翻转，进行抛光等处理，直到p+层104和光接收表面的位置被形成在衬底后面侧上。
根据在专利文献2中描述的现有技术的像素结构具有图2所示的构造，其中布置有通过夹层绝缘薄膜的多层配线207的配线层203被形成在硅部分(高阻衬底)201的一个表面(前表面)侧上，光电二极管202形成在该硅部分201上，并且在接收来自另一表面(后表面)侧的光线的后表面入射型CMOS图像传感器中，光电二极管202及其周围的p型阱区204布置为未达到衬底后表面的层状结构，同时，通过电子注入阻止薄膜205形成在衬底后表面上的透明电极206被施加以负电压。
早期公开专利公布No.2003-031785[专利文献2]早期公开专利公布No.2003-338615在上述专利文献1中描述的现有技术中，p+层104被形成在衬底后表面侧上，以防止来自硅边界表面的暗电流产生，因此，即使在前述第一方法被用来形成前述p+层104的情形中或者即使在前述第二方法被应用的情形中，也存在下面将解释的问题。
(在应用第一种方法的情形中)除非对离子注入的p+层104施加用于活化的热处理，否则暗电流降低效果不能被最大化，但是离子注入在配线形成后的过程中执行，所以如果利用普通的扩散炉等来执行热处理则配线会被熔化，因此不能使用。
因此，在没有用于活化的热处理的情况下，或者通过激光退火等仅对衬底后表面侧上的浅区域执行热处理的情况下，要容忍大量的暗电流。然而，用于激光退火的装置比较昂贵，并且其要顺序扫描晶片，所以与可以一次处理许多晶片的扩散炉相比它的产量较低，此外，有时在成像的图片中出现了不均匀的扫描线不。
(在应用第二种方法的情形中)离子注入在配线层103之前执行，所以可以执行用于活化的热处理，但是离子注入是通过高能量在深区域中执行的，所以p+层104的分布被扩展了。在p+层104的分布扩展时，在衬底后表面侧上的浅区域中，对于蓝光光电转换来说捕捉光电子的概率降低了，更具体地说，蓝光灵敏度降低了。
这种蓝光灵敏度降低推翻了配线106的晕影(vignetting)不降低灵敏度的效果，而该效果是后表面光接收型像素结果的一个特征。另一方面，到达深区域的红色的光灵敏度直接增加的与由于后表面入射而消失的配线106的晕影一样多。随着红色灵敏度的提高，蓝光灵敏度变得相对较差，所以光谱衍射不平衡。
另一方面，在专利文献2中描述的现有技术中，其中负电压被施加到透明电极206并且在衬底中产生深度方向上的电场的构造被应用，以便即使在其中p型阱区域204未达到衬底后表面的层结构被应用时的情形中，从衬底后表面进入的光电子也被适当地诱导到光电二极管203，并且未考虑降低来自衬底后表面侧的硅边界表面的暗电流。
发明内容
考虑到上述问题发明了本发明，并且本发明集中于固态成像器件、用于该固态成像器件的驱动方法和照相装置，其中在不执行将离子注入到衬底后表面侧、浓缩密度或者施加热处理以活化的的情况下，可以减少从衬底后表面侧的边界表面产生的暗电流。
本发明的固态成像器件使固态成像器件中的特征构造为在半导体衬底的第一表面(衬底前表面)侧上具有配线层，包括光电转换元件的像素形成在第一表面侧上，并且该固态成像器件自作为该配线层的相反侧的第二表面(衬底后表面)侧接收入射光，其中具有形成在半导体衬底的第二表面上的绝缘薄膜，以及用于将与半导体衬底的电势极性相反的电压施加到该绝缘薄膜的电压施加装置。
根据本发明的固态成像器件和照相装置，当与半导体衬底的电势极性相反的电压(当半导体衬底为n型时为负电压，当为p型时为正电压)被施加到后表面入射型(其从衬底后表面侧接收光)固态成像器件中的绝缘薄膜时，当例如半导体衬底为n型时，在衬底后表面的半导体边界表面(与绝缘薄膜之间的边界表面)上累积空穴(当其为p型时累积电子)，这变为与其中在衬底后表面侧的边界表面上存在空穴累积层(或者电子累积层)的状态等价。然后，由于其中空穴(或者电子)被累积的部分的作用，减少了从衬底后表面侧的边界表面产生的电子(或者空穴)，而所述电子或空穴是产生暗电流的主要原因。
根据本发明的固态成像器件和照相装置具有这样的特征，其中，包括光电转换元件的像素形成在半导体衬底上，绝缘层形成在半导体衬底的后表面侧上，入射光从半导体衬底的后表面侧被接收到，后表面电极通过绝缘薄膜形成在像素阵列部分中，并且在后表面电极的焊盘(pad)部分下方提供有泄漏电流抑制区域，用于抑制焊盘部分和半导体衬底之间的泄漏电流。
在本发明的固态成像器件和照相装置中，通过如上所述将与半导体衬底的电势极性相反的电压施加到后表面电极，从而降低了从衬底后表面侧的边界表面产生的暗电流。此外，可以在焊盘部分下方提供泄漏电流抑制区域，使得即使探针多次接触焊盘部分，也可以防止后表面电极下的绝缘薄膜毁坏，或者即使该绝缘薄膜被损坏，也可以抑制焊盘部分和半导体衬底之间的泄漏电流。
根据本发明的固态成像器件和照相装置，通过在半导体衬底的后表面上形成绝缘薄膜并且将与半导体衬底的电势极性相反的电压施加到该绝缘薄膜，可以制造与在衬底后表面侧的边界表面上有空穴累积层(或电子累积层)等价的结构，从而使得在不执行将离子注入到衬底后表面侧或者不施加热处理以活化的的情况下，可以减小从衬底后表面侧的边界表面产生的暗电流。
根据本发明的固态成像器件和照相装置，可以减小从前述衬底后表面侧的边界表面产生的暗电流，另外，还可以利用在焊盘部分下方的泄漏电流抑制区域来抑制该焊盘部分和半导体衬底之间的泄漏电流产生，使得可以使后表面电极下的绝缘薄膜的厚度较薄。
图1是示出了过去的后表面入射型固态成像器件中的像素的一个示例的截面图；图2是示出了过去的后表面入射型固态成像器件中的像素的另一个示例的截面图；图3是示出了本发明被应用到的整个CMOS图像传感器的构造的框图；图4是示出了一个像素的电路构造的一个示例的电路图；图5是示出了本发明第一示例性实施例的固态成像器件的截面图，该图具体示出了该器件的后表面光接收型的像素结构的主要部分；图6是示出了本发明第三示例性实施例的固态成像器件的截面图，该图具体示出了该器件的后表面光接收型的像素结构的主要部分；图7是示出了p型阱区的期望实施例的主要部分的放大图；图8是示出了本发明第四示例性实施例的固态成像器件的主要部分的截面图；图9是示出了从衬底后表面侧观察的如何导出本发明的固态成像器件中的焊盘部分的一个示例的平面视图；图10是示出了从衬底后表面侧观察的如何取出本发明的固态成像器件中的焊盘部分的另一个示例的平面视图；图11是示出了本发明第五示例性实施例的固态成像器件的主要部分的截面图；图12是示出了在本发明中应用的两层结构的后表面电极中的触点部分的一个示例的截面图；图13是示出了在本发明中应用的两层结构的后表面电极中的触点部分的另一个示例的截面图；图14是示出了本发明第六示例性实施例的固态成像器件的主要部分的截面图；图15是示出了本发明第七示例性实施例的固态成像器件的主要部分的截面图；
图16是示出了本发明第八示例性实施例的固态成像器件的主要部分的截面图；以及图17是本发明的示例性实施例的照相装置的截面图。
具体实施例方式
在下文中将参考附图详细解释本发明的示例性实施例。
图3是示出了本发明被应用到的整个固态成像器件例如CMOS图像传感器的构造的框图。应当注意，这里将通过引用在被应用到CMOS型的固态成像器件的情形中的示例来进行解释，但是本发明不被这种应用示例限制，而是可以将其类似地应用到X-Y地址系统固态成像器件的各个方面，例如，MOS型固态成像器件等。
如图3所示，与此应用示例有关的CMOS图像传感器10具有这样的系统构造其中具有由多个像素11构成的像素阵列部分12，该像素阵列部分12包括以行-列形式(矩阵形式)二维布置的光电转换元件，并且另外具有垂直驱动电路13、列信号处理电路14、水平驱动电路15、水平信号线16、输出电路17和控制电路18。
在此系统构造中，控制电路18从外部接收指示该CMOS图像传感器10的工作模式的数据等，还向外部输出包括该CMOS图像传感器10的信息的数据，同时，基于垂直同步信号Vsync、水平同步信号Hsync和主时钟MCK产生成为垂直驱动电路13、列信号处理电路14和水平驱动电路15等的工作参考的时钟信号，以及控制信号等，然后将它们施加到垂直驱动电路13、列信号处理电路14、水平驱动电路15等。
在像素阵列部分12中，像素11被二维布置，同时，用于各个像素行的行控制线相对于像素布置被布线在图示的横向方向(左右方向)上，用于各个像素列的垂直信号线19被布线在图示的纵向方向(上下方向)上。垂直驱动电路13由移位寄存器等构成，其顺序并有选择地逐行对像素阵列部分12的每个像素11逐线扫描，并且通过前述行控制线为所选行的每个像素提供必需的控制脉冲。
从所选行的每个像素输出的信号通过垂直信号线19被提供给列信号处理电路14。列信号处理电路14被布置在例如像素阵列部分12的每个像素列处，并且在接收到自每个像素列的一行的像素11输出的信号时，对该信号执行下述信号处理，例如用于移除像素11特有的固定模式噪声的CDS(相关双采样)，信号放大等。
如图4所示，列信号处理电路14的输入级具有作为恒流源的负载晶体管141。负载晶体管141连接在垂直信号线19和参考电势(例如地)之间，并且负载晶体管141的栅极连接到负载配线25，并且通过与所选行的像素放大器晶体管114一起构成源跟随器电路，从所选行的像素输出的信号被输出到垂直信号线19。
列信号处理电路14的输出级具有水平选择开关(未示出)，该水平选择开关连接在水平信号线16及其之间。应当注意，也可以应用这样的构造，其中列信号处理电路14具有A/D(模拟/数字)转换功能。
水平驱动电路15由移位寄存器等构成，其通过顺序输出水平扫描脉冲φH1到φHn来顺序选择每个列信号处理电路14，并且使每个列信号处理电路14将像素信号输出到水平信号线16。
输出电路17对通过水平信号线16顺序从各个列信号处理电路14提供来的信号施加各种信号处理，然后将它们输出。对于输出电路17中的具体信号处理来说，存在例如仅执行缓冲的情形，或者在缓冲之前执行每列的波动校正、黑电平调整、信号放大、色彩相关处理等的情形。
图4是示出了像素11的电路构造的一个示例的电路图。如图4所示，与该电路示例相关的像素11被构造为这样的像素电路，其例如除了光电转换元件(例如，光电二极管111)之外，还具有四个晶体管传输晶体管112、复位晶体管113、放大器晶体管114和选择晶体管115。在这里，例如N沟道MOS晶体管被用作晶体管112到115。
光电二极管111将所接收到的光光电转换为光电荷(这里是电子)，该光电荷具有与光量相对应的电荷量。光电二极管111的阴极(n型区域)通过传输晶体管112与放大器晶体管114的栅极连接。电连接到该放大器晶体管114的栅极的节点116被称作FD(浮动扩散)部分。
传输晶体管112连接在光电二极管111的阴极和FD部分116之间，通过经由传输线21在它的栅极上施加传输脉冲φTRG从而变为导通状态，并且将光电二极管111光电转换的光电荷传输到FD部分116。
对于复位晶体管113，其漏极连接到像素电源Vdd并且源极连接到FD部分116，并且通过经由复位线22在它的栅极上施加复位脉冲φRST，以及在信号电荷从光电二极管111传输到FD部分116之前将FD部分116的电荷丢弃到像素电源Vdd，从而其变为导通状态，这使前述FD部分116被复位。
对于放大器晶体管114，其栅极连接到FD部分116并且其漏极连接到像素电源Vdd，并且将被复位晶体管113复位后的FD部分116的电势作为复位电平输出，此外，其在信号电荷被传输晶体管112传输到后，将FD部分116的电势作为信号电平输出。
对于选择晶体管115，例如其漏极连接到放大器晶体管114的源极并且其源极连接到垂直信号线19，并且通过经由选择线23在它的栅极上施加选择脉冲φSEL从而其变为导通状态，其使像素11处于选择状态，并且将从放大器晶体管114输出的信号中继到垂直信号线19。
对于横向方向上的配线，即，传输线21、复位线22和选择线23，它们由同一行的像素公用，并且由垂直驱动电路13控制。但是，用于固定像素11的p阱电势的p阱配线24被固定到地电势。
应当注意，对于选择晶体管115也可以应用这样的电路构造，其中其连接在像素电源Vdd和放大器晶体管114的漏极之间。
另外，至于像素11，其不限于前述的四个晶体管构造，而是可以应用甚至三个晶体管的构造，其中放大器晶体管114和选择晶体管115被兼用。
在前述构造的像素11中，后表面光接收型(后表面入射型)的像素结构被用于试图使像素小型化和实现高数值孔径比，以使配线层形成在半导体衬底的第一表面(衬底前表面)上，并且入射光线从前述配线层的相反侧上的第二表面(衬底后表面)侧射入。该后表面光接收型的像素结构的具体构造是本发明的特征。此外，除了后表面光接收型的像素结构之外，形成在衬底后表面侧的用于键合的焊盘部分中的结构也是本发明的特征。下面将针对本发明的具体示例实施例对其进行解释。
图5是示出了后表面入射型CMOS图像传感器的主要部分的截面图，该图具体示出本发明第一示例性实施例的后表面光接收型的像素结构。在该示例性实施例的后表面光接收型的像素结构中，第一导电类型例如n型(n-)硅衬底被用作半导体衬底。
在图5中，通过使用CMP(化学机械抛光)对晶片抛光，形成预定厚度的硅部分(下文描述为“硅衬底”)31，并且光电二极管33(对应于图4的光电二极管111)通过利用前述衬底(n-型区域32)而形成在硅衬底31中。对于可见光，硅衬底31的厚度优选为约5μm到10μm。根据厚度设置，可由光电二极管33对可见光顺利地进行光电转换。
光电二极管33具有成为光电转换区域的n-型区域32，并且包括累积由n-型区域32光电转换的光电荷(在本示例中是电子)的n型区域34，此外，其是埋藏(buried)二极管(HAD；空穴累积二极管)，其还具有积累衬底前表面(第一表面)侧的硅边界表面上的载流子(在本示例中为空穴)的P+层35，并且被形成为与其周围的p型半导体阱区域(下文称作p型阱区域)36一起达到硅衬底31的后表面(第二表面)。
在硅衬底31的前表面侧，形成有布有像素11的各种类型的配线的配线层，具体而言包括前述传输线21、复位线22、选择线23、p阱配线24等，并且更具体地说，配线层37包含通过夹层绝缘薄膜的多层配线45。在此配线层37中，从传输晶体管112的栅极电极38开始，其他晶体管(未示出)的栅极电极将被形成。
如上所述，p型阱区域36被形成为达到硅衬底31的后表面，并且同时经由配线层37(具体而言是p阱配线24)被施加以参考电势，例如地(GND)电势。在图5中，仅示出了作为MOS晶体管的传输晶体管。传输晶体管被形成为使光电二极管33(具体而言是n型区域34)作为它的源极，并且其包括成为FD部分的n型源-漏区域46和通过栅极绝缘薄膜形成的栅极电极38。
这样，通过形成光电二极管33的外围以达到衬底后表面，并且通过用施加有参考电势的p型阱区域36包围光电二极管33，可以将光电转换的光电荷适当地诱导到在接近衬底后表面的区域中的n型区域34。
在硅衬底31的后表面上形成有绝缘薄膜39。绝缘薄膜39例如具有一层氧化硅薄膜(SiO2)结构。但是，绝缘薄膜39不限于一层氧化硅薄膜结构，而是可以例如甚至采用氧化硅薄膜和氮化硅薄膜的两层结构。通过采用这种两层结构，可以获得由于氮化硅薄膜所导致的防反射效果，可以接收更多入射光，所以具有可以提高灵敏度的优点。
在绝缘薄膜39上形成有电极，用于例如将来自电压源41的负电压(例如，-3V左右)施加到绝缘薄膜39，该电极被称作后表面电极。在图示的示例中，形成有由ITO(铟和锡的氧化物)构成的透明电极40。该透明电极40和电压源41构成电压施加装置，用于将与硅衬底31的电势(在此例中是正电势)极性相反的电压(即，负电压)施加到绝缘薄膜39。
应当注意，在此示例中，透明电极40要被用作用于向绝缘薄膜39施加电压的电极，但是并不总是必须在整个表面上都使用透明电极，而是允许使用具有可以将入射光传输到n-型区域32的构造的电极，例如在与其中至少进行光电转换的n-型区域32相对应的区域中具有一个通孔构造的电极，或者在前述区域中具有多个通孔的电极，等等。
如上所述，通过在硅衬底31的后表面上提供绝缘薄膜39，并且同时将与硅衬底31的电势极性相反的电压(例如，-3V左右的电压)施加到前述绝缘薄膜39，从而空穴在衬底后表面侧的硅边界表面上被累积，这时的状态变为与前述硅边界表面上存在空穴累积层的状态等价。此刻，硅衬底31和透明电极40由绝缘薄膜39电绝缘，以使在未耗尽的p型阱区域36中基本不形成电场。然后，根据累积有空穴的硅边界表面的作用，从衬底后表面侧上的硅边界表面产生的电子(这是产生暗电流的主要原因)将减少。
累积有空穴的边界表面部分(空穴累积层)的作用与埋藏二极管构造的光电二极管33中的P+层35的作用相同。P+层35的作用例如如下所述。更具体而言，在光电二极管33的前表面上的P+层35中存在的自由电荷仅是空穴，而电子变为耗尽状态。结果，硅边界表面填充有空穴，于是从硅边界表面产生的电子(这是产生暗电流的主要原因)将显著减少。根据P+层35的作用，可以实现具有极少暗电流的光电二极管。类似地，对于衬底后表面侧，该事实为真。
这样，根据第一示例实施例，通过采用具有这种后表面电极的构造，可以在衬底后表面侧的硅边界表面上制作与空穴累积层等价的结构，使得可以减少从衬底后表面侧的边界表面产生的暗电流。具体而言，现有技术中的诸如用于将离子注入到衬底后表面侧、用于浓缩密度或者用于施加热处理以活化的过程不再必需，从而使生产过程非常简单，并且可以使蓝光灵敏度最大，这是由于在衬底深度方向上形成的空穴累积层的分布非常浅所致。
现在，在后表面入射型中重要的是在衬底后表面侧上产生的光电子将不会被与空穴组合，直到其到达前表面。具体而言，在本示例的情形中，当在光电二极管33的前表面到后表面未产生大于等于硅带隙的电势差时，用于收集到前表面的电子的能力存在限制，所以快速拉出光电转换所产生的空穴变得很重要。
因此，期望不在仅像素11的外围处而且在每个像素处或者在若干个像素的一个位置处通过穿过像素11的布线(具体而言利用p阱配线24(参见图4))提供用于固定p型阱区域36的电势的触头。这样，当在p型阱区域36中空穴变得过多时，可以快速拉出它们，从而可以提高灵敏度。
(制造方法)后面将解释用于生产具有上述构造的后表面光接收型(后表面入射型)像素结构的CMOS图像传感器的过程。
(1)光电二极管33和p型阱区域36从硅衬底31的前表面侧形成，并且同时像素11的晶体管(传输晶体管112、复位晶体管113、放大器晶体管114和选择晶体管115)被形成在硅衬底31的前表面侧上，随后，形成这些晶体管的栅极电极和包含各种类型配线(传输线21、复位线22、选择线23、p阱配线24等)的配线层37。
(2)支撑衬底被粘合，然后晶片被翻转并抛光，使得后表面侧被形成为具有约5μm到10μm的硅衬底31厚度。
(3)根据LPCVD(低压化学气相沉积)，采用约320℃的低温配方形成约20nm到40nm的绝缘薄膜39，具体而言是TEOS薄膜(该薄膜是氧化硅薄膜)。
(4)根据溅射方法，形成约50nm到100nm的作为透明电极40的ITO薄膜。
根据上述过程，可以生产后表面光接收型的像素结构。此后，如果必要的话可以形成在透明电极40上形成彩色滤光器或片上透镜、以及用于光屏蔽的另一电极。
但是，后表面光接收型像素结构的CMOS图像传感器的制造方法不受前述制造方法限制。例如，在使用SOI衬底(具有氧化硅薄膜硅结构的衬底)时，可以采用用于移除氧化物薄膜和衬底侧硅的方法作为前述过程(2)的用于形成后表面侧的方法。
或者，如果发现其中硅在配线45不会被熔化的约300℃的低温中被薄薄地氧化的方法，则也可以在前述过程(3)中根据该方法通过氧化形成所述薄膜。另外，在过程(3)中，也可以通过在采用氧化硅薄膜后立即采用氮化硅薄膜，来将绝缘薄膜39制作为用于反射防止的两层结构。
在第一示例实施例中，假定通过使用透明电极40和电压源41将约-3V的电压施加到绝缘薄膜39，但是在第二示例实施例中，使用具有功函数(work function)差的材料在绝缘薄膜39上形成透明电极，其对硅基本施加负电压，并且其被构造为使该透明电极的功函数差的负电压和电压源41的负电压一起被使用，并且被施加到绝缘薄膜39。
应当注意，具有施加负电压的功函数差的材料构成的透明电极并不总是必须与第一示例实施例的情形中类似地在整个表面上形成透明电极，而是允许具有例如下述构造在与至少进行光电转换的n-型区域32相对应的区域中具有一个通孔的构造，或者在可以将入射光传输到n-型区域32中的前述区域中具有多个通孔的构造。
这样，通过利用透明电极的功函数差，并且通过使用其中功函数差的负电压被假定基本施加在0V状态中的材料，可以将电源41的电源值降低前述负电压值。
作为一个示例，通过使绝缘薄膜39的薄膜厚度(在本示例中是氧化硅薄膜)大于等于20nm，并且使用与硅衬底31的类型不同的导电类型的半导体(例如，约30nm的p型多晶硅薄膜)作为拥有施加负电压的功函数差的材料来形成透明电极，可以获得约-0.5V电压作为前述透明电极的功函数差的负电压，所以可以将电源41的负电压值降低到-2.5V。
另外，如果绝缘薄膜39，即氧化硅薄膜的薄膜厚度被制作为约数纳米的薄薄膜，则可以仅利用约-0.5V的电压在硅边界表面上累积空穴，所以可以将电源41的负电压值降低到0V。这意味着无需使用电源41。
由于多晶硅降低了蓝光灵敏度，所以优选将多晶硅(透明电极)制成上述薄薄膜，以便使其影响最小。
图6是示出了本发明第三示例实施例的后表面入射型CMOS图像传感器的主要部分的截面图，具体而言示出了本发明第三示例实施例的后表面光接收型的像素结构，其中与图5中的那些部分相对应的部分用与它们相同的标号标出。
在第三示例实施例的后表面光接收型的像素结构中，与第一和第二示例实施例的情形相同，采用这样的结构，其中绝缘薄膜39在硅衬底的后表面上被提供，并且同时向前述绝缘薄膜39施加与硅衬底31的电势的极性相反的电压，例如约-3V的电压，空穴在衬底后表面侧的硅边界表面上被累积。
与第一和第二示例实施例的不同之处在于，接近本征半导体的高阻衬底42被用作半导体衬底，并且p阱区域43不达到衬底后表面。另外，与图1示出的现有技术不同，绝缘薄膜39是不允许空穴通过的薄膜，而电子注入阻止层205是允许空穴通过的薄膜。
光电二极管33由P+层35、n型区域34和在其较低部分的高阻衬底区域42构成。在具有这种构造的后表面光接收型像素结构中，当高阻衬底42的厚度较薄时，耗尽层从光电二极管33的n型区域34扩展过后表面，使得可以将大部分电子收集到最近的光电二极管上。或者，在混合颜色的规范较松时，可以使高阻衬底42的厚度较厚。
绝缘薄膜39被提供在硅衬底31的后表面上，通过将相对于硅衬底31的电势的负电压施加到前述绝缘薄膜39从而在衬底后表面侧的硅边界表面上累积空穴的作用效果与第一和第二示例实施例的情形中相同。
接下来，将解释第三示例实施例的后表面光接收型像素结构中的p阱区域43的期望形状。
作为p阱区域43′的期望实施例，衬底后表面侧的开口制作得比衬底前表面侧的开口大，如图7所示。这样，通过使像素结构(其中p阱区域43′未达到衬底后表面)中的p阱区域43′的衬底后表面侧上的开口较大，存在由高阻衬底42光电转换的光电子在n型区域34中容易被收集的优点。
对于具有这种形状的p阱区域43′的生产方法，例如在通过利用多次离子注入从而分别将离子渗透到不同深度来形成时，可以使用这样的形成方法，该方法采用另一种过程，其中使用另一种掩膜执行较深部分的离子注入。
图8是示出了本发明第四示例实施例的后表面入射型CMOS图像传感器的主要部分的截面图，更具体地说，示出了像素阵列部分、外围电路部分和用于键合的焊盘部分。如图8所示，本示例实施例的CMOS型图像传感器50形成在第一导电类型的半导体衬底(例如，n型硅衬底54)的像素阵列部分51中，像素阵列51是根据矩阵形式的多个(许多)像素60的二维布置，每个像素60(对应于图3中的像素11)由作为光电转换元件的光电二极管55(对应于图4中的光电二极管111)和在p型阱区域56中提供的多个MOS晶体管构成。MOS晶体管形成在硅衬底54的前表面侧，并且在图8中，仅传输晶体管57(对应于图4中的传输晶体管112)被示作MOS晶体管。通过用光电二极管55作为源极、n型源-漏区域58为FD部分、并且通过栅极绝缘薄膜形成栅极电极59，从而形成传输晶体管57。
另外，在硅衬底54的外围电路52中形成有CMOS晶体管。更具体而言，由n型源-漏区域61和62、以及通过栅极绝缘薄膜形成的栅极电极63构成的n沟道MOS晶体管Trn形成在p型阱区域56中，并且由p型源-漏区域66和67、以及通过栅极绝缘薄膜形成的栅极电极68构成的p沟道MOS晶体管Trp形成在p型阱区域56中的n型阱区域65中。
通过夹层绝缘薄膜71的多层配线72所形成的配线层73被形成在硅衬底54的前表面侧，其中在硅衬底54中形成有包括光电二极管55的像素60。
另一方面，透明电极(例如，ITO薄膜铟和锡的氧化物)76通过绝缘薄膜75形成在大约在从像素阵列部分51到外围电路部分52的整个表面上，并且在硅衬底54的后表面侧上边缘处形成焊盘部分53。在透明电极76上除对应于光电二极管55的部分之外处形成有作为光屏蔽薄膜(光屏蔽电极)的金属薄膜，例如AlSi薄膜77。两层结构的后表面电极78由透明电极76和作为光屏蔽薄膜的AlSi薄膜77形成。此外，用于保护的钝化薄膜79被形成在后表面的表面上。在硅衬底54的后表面侧的外围部分上，钝化薄膜79被有选择地部分移除，从而形成焊盘部分(所谓的键合焊盘部分)53，在焊盘部分53中AlSi薄膜77从钝化薄膜79的开口80暴露出来。如上所述，在光电二极管55的信号电荷是电子时，焊盘部分53被施加必需的负电压。
在光电二极管的信号电荷是电子时，后表面电极78的目的是通过将负电压施加到像素阵列部分51的后表面电极和无需光屏蔽的部分，从而诱导载流子(空穴)以抑制在衬底后表面的边界表面上产生暗电流。透明电极76存在于像素阵列部分的整个表面上，而金属薄膜77被形成为格栅形，以使仅光电转换元件(光电二极管)55部分形成有开口。像素部分的光屏蔽部分及其外围电路由包括金属薄膜的后表面电极覆盖，从而构造为光不能进入。
焊盘部分53是用于获得与周围的物理接口的部分，并且在检查时，用检查装置的探针接触焊盘部分53，以施加电压，并且在安装时对该焊盘部分执行引线键合。
硅衬底54通过例如根据CMP(化学机械抛光)被抛光以形成必要的厚度。对于可见光，硅衬底54的厚度优选为约5μm到10μm。通过设置该厚度，光电二极管55可以顺利地光电转换可见光。
光电二极管55是埋藏二极管(HAD；空穴累积二极管)，其中由硅衬底54形成的低密度的n-区域为光电转换区域，并且其包括用于累积光电转换的光电荷(在本例中是电子)的高密度的n区域，并且还包括用于在衬底前表面侧的硅边界表面上累积载流子(在本示例中是空穴)的p+区域(所谓的p+累积层)。
p型阱区域56经由配线72(具体而言是p阱配线24，参见图4)被施加以参考电势，例如地(GND)电势。像素60的复位晶体管113、放大器晶体管114和选择晶体管115(参见图4)形成在p型阱区域56上。
衬底后表面上的绝缘薄膜75例如具有一层氧化硅薄膜(SiO2)结构。但是，绝缘薄膜75不限于一层氧化硅薄膜结构，而是可以是具有由例如氧化硅薄膜和氮化硅薄膜构成的多层结构。在采用具有多层的结构时，通过适当选择每层的厚度从而可以获得由氮化硅薄膜导致的防反射效果，并且可以接收更多的入射光，所以可以提高灵敏度。
通过焊盘部分53经由AlSi和透明电极76施加到光屏蔽薄膜77的负电压可以被设置为例如约3V。
如上所述，通过在硅衬底54的后表面上提供绝缘薄膜75，并且同时将与光电二极管45的信号电荷相同极性的电压(例如，约-3V的负电压)施加到绝缘薄膜75上，从而空穴在衬底后表面侧的硅边界表面上被诱导，并且其变为与在硅边界表面上存在空穴累积层(所谓的p+累积层)的状态等价。此时，硅衬底54和透明电极76由绝缘薄膜75绝缘，以使在未耗尽的p型阱区域56中基本不形成电场。然后，如上所述，根据累积有空穴的硅边界表面的作用，从衬底后表面侧上的硅边界表面产生的电子(这是暗电流产生的主要原因)将减少。
由于采用了后表面入射型，所以包括像素阵列部分51的主要部分的电路被形成在硅衬底54的前表面上。由透明电极76和作为光屏蔽薄膜的AlSi薄膜77构成的两层结构的后表面电极78形成在后表面侧上，图9示出了其轮廓平面图。其被构造为光至少经由后表面电极78中的作为光屏蔽薄膜的AlSi薄膜77的开口77a穿过与像素的光电二极管相对应的部分，并且其他部分被覆盖从而同时光被屏蔽。但是，在例如黑暗等情况下检测电平时，在光屏蔽像素中不形成AlSi薄膜77的开口。通过挖空AlSi薄膜77上的钝化薄膜79，从而形成上述用于将电压施加到AlSi薄膜77的焊盘部分53。在图9的示例中，前侧上的配线72的焊盘部分形成在前侧上。对于形成焊盘部分，如图10所示，可以在后表面侧上形成后表面电极78的焊盘部分53，同时在前侧上形成配线的焊盘部分89，以穿过硅衬底54导出到后表面侧。
这样，对于图8中的后表面入射型CMOS图像传感器50，可以制作与衬底后表面侧的硅边界表面上的空穴累积层等价的结构，从而可以降低从衬底后表面侧的边界表面产生的暗电流。具体而言，现有技术中的诸如用于将离子注入到衬底后表面侧、用于浓缩密度或者用于施加热处理以活化的过程不再必需，从而使生产过程非常简单，并且可以使蓝光灵敏度最大，这是由于在衬底深度方向上形成的空穴累积层的分布非常浅所致。
上述第四示例实施例的后表面入射型CMOS图像传感器50是基本形态，但是在检查装置的探针接触焊盘部分53来对其进行检查，或者引线键合被执行时，必须阻挡由下述情况导致的泄漏电流产生，所述情况即绝缘薄膜75被损坏后后表面电极(透明电极76和作为光屏蔽薄膜的AlSi薄膜77)和硅衬底54被短路。
后表面电极78仅施加电压，并且假设定态(steady-states)电流不流动，但是在担心泄漏电流流动时，有必要确定地阻挡泄漏电流。在泄漏电流流动时，导致下述不便衬底电压可能变得不稳定，或者即使在待机状态中也消耗电功率，从而使得产出降低。
泄漏电流的产生原因在于由于衬底后表面上的绝缘薄膜75的厚度大于等于约100nm，将用于检查的探针多次接触焊盘部分53或者取决于如何执行键合，绝缘薄膜75可能被损坏，此后，后表面电极78和硅衬底54电短路。但是，如果绝缘薄膜75制作得较厚，则施加到后表面电极78的电压必须增加。
接下来示出这样的示例实施例，其中上述问题得到改善，并且通过将施加到后表面电极78的电压限制为低电平从而可以抑制焊盘部分处的泄漏电流。
图11是示出了涉及前述改善的第五示例实施例的后表面入射型CMOS图像传感器中的主要部分(与第四示例实施例的类似部分)的截面图。应当注意，在图11中，与图8中的相对应的部分用相同的标号表示，并且省略对其重复解释。本示例实施例的CMOS图像传感器81与上述类似地形成在第一导电类型的半导体衬底(例如，n型硅衬底54)的像素阵列部分51中，像素阵列51是根据矩阵形式的多个(许多)像素60的二维布置，每个像素60由作为光电转换元件的光电二极管55和衬底表面侧上的多个MOS晶体管构成，多层配线层73形成在衬底前表面上，并且包括由透明电极(例如，ITO薄膜)76和作为光屏蔽薄膜的金属薄膜(例如，AlSi薄膜77)构成的两层结构的后表面电极78通过绝缘薄膜75被形成在衬底后表面上。
然后，在本示例实施例中，具体而言，透明电极76通过被限制在像素阵列部分51的区域中而形成，夹层绝缘薄膜91形成在包括透明电极76的上部的衬底后表面侧的整个表面上，作为光屏蔽薄膜的AlSi薄膜77形成在夹层绝缘薄膜91上。AlSi薄膜77以格栅形形成在除了与光电二极管55相对应的区域外的像素阵列部分51中。然后，在像素阵列部分51中，AlSi薄膜77和透明电极76通过在夹层绝缘薄膜91的多个部分处提供的触点部分92电连接，所述部分优选地是间插AlSi薄膜的各个开口的四个部分。此外，衬底后表面的像素阵列部分51和外围电路部分52被包括，同时，钝化薄膜79被形成在除焊盘部分53之外的整个表面上。在这里，可以用例如氧化硅薄膜、氮化硅薄膜等形成夹层绝缘薄膜91。刚好在焊盘部分53下方的夹层绝缘薄膜91成为泄漏电流抑制区域。优选使绝缘薄膜75的膜厚t1尽可能薄，如果硅衬底54与透明电极76之间的电绝缘能力可以得到维持的话，并且例如可以使其大于等于60nm。另外，使刚好在焊盘部分53下的夹层绝缘薄膜91的膜厚t2为这样程度的膜厚就足够了其中即使检查探针接触焊盘部分53，也可以避免到硅衬底54的绝缘断裂，并且将不会产生泄漏电流。例如，可以使在焊盘部分53中从AlSi薄膜77到硅衬底54的绝缘薄膜75和夹层绝缘薄膜91的总厚例如大于等于100nm，并且优选为约150nm到800nm。其中t3较厚的一侧被决定在这样的范围内，其中其生产过程比较容易，并且通过其倾斜入射的光线容易聚焦。例如，可以使t3为数百纳米。上述之外的构造与图8的构造类似。
接下来，将解释图11中的第五示例实施例的CMOS图像传感器81的制造方法。在这里，将示出在生产过程中对本示例实施例的衬底后表面上的各个薄膜75、76、77、91和79的多个部分进行的处理。
首先，采用CVD法或低温氧化法在硅衬底54的后表面的整个表面上形成后表面侧的绝缘薄膜75，例如氧化硅薄膜(SiO2)。
然后，采用溅射法在绝缘薄膜75的整个表面上形成透明电极76，例如ITO薄膜。
然后，采用湿蚀刻有选择地移除透明电极76，并且仅在像素阵列部分51上保留透明电极76。
然后，执行退火以便调节透明电极76的特性。
然后，在整个表面上形成夹层绝缘薄膜91。例如，由使用有机硅烷(TEOS)采用低压CVD法形成的CVD氧化膜形成夹层绝缘薄膜91。
然后，在像素阵列部分51的夹层绝缘薄膜91中形成触点孔。
然后，由导电材料形成的触点部分被嵌入到触点孔中。
然后，采用溅射法在整个表面上形成作为光屏蔽薄膜的金属薄膜，例如AlSi薄膜77。
然后，通过有选择地对AlSi薄膜77进行蚀刻，从而在与像素阵列部分51中的光电二极管55相对应的部分形成开口。
然后，在整个表面上形成钝化薄膜79，例如氮化硅薄膜(SiN)。
然后，通过有选择地对钝化薄膜79进行蚀刻，从而在与焊盘部分53相对应的部分处形成开口79a以使AlSi薄膜77暴露出，从而形成焊盘部分53。
对于触点嵌入，如图12所示，例如可以使用这样的方法，其中普通的钨(W)层94被嵌入到夹层绝缘薄膜91的触点孔91a中。在这种情形中，优选插入Ti/TiN薄膜95作为遮栏(barrier)金属，用于降低钨层94和透明电极76之间以及AlSi层77和夹层绝缘薄膜91之间的吸附(adhesion)和接触电阻。当触点孔91a的纵横比较小时，触点嵌入过程被省略，如图13所示，并且优选地采用溅射法将AlSi薄膜77直接嵌入到触点孔91a中的方式形成AlSi薄膜77。在这种情形中，优选间插Ti/TiN薄膜95作为遮拦金属，以便降低吸附和接触电阻。
虽然可以如上述参考图8所述在几乎整个表面上维持透明电极(例如，ITO薄膜)76，但是此示例被构造为仅在像素阵列部分51的邻近区域中维持透明电极76。在透明电极76在几乎整个表面上存在并且被施加以负电压时，寄生MOS晶体管在像素阵列部分51外的其他部分中工作，并且有时发生这样的不便，其中在不同电势的p阱等之间导致出现泄漏。通过仅在像素阵列部分51上接近硅衬底的一侧及其邻近区域上维持透明电极76，并且通过用通过夹层绝缘薄膜91而远离Si衬底的AlSi薄膜77屏蔽外围电路部分，从而可以防止产生前述寄生MOS晶体管。在这种情形中，通常难以对AlSi薄膜77进行蚀刻，这是由于这样的事实所致在透明电极76在下层中存在的位置和透明电极76不在下层中存在的位置之间的边界处的夹层绝缘薄膜91上有约数十纳米的台阶，但是该台阶较小，并且对AlSi薄膜77的蚀刻在较厚的夹层绝缘薄膜91上执行，所以可以通过增加过蚀刻来执行该过程。当然，可插入对夹层绝缘薄膜91的美化处理。
在上述图8中，绝缘薄膜75在比透明电极76远的外围不存在，但是在图11的第五示例实施例中，绝缘薄膜75在超过透明电极76的外围部分也存在。在图8的第四示例实施例中，在蚀刻AlSi薄膜77时，由于过蚀刻外围绝缘薄膜75也消失了，但是在图11的第五示例实施例中，由于存在厚的夹层绝缘层，使得外围绝缘薄膜75不会被蚀刻直到硅衬底54。顺便提及，在对透明电极76进行蚀刻时，可以在几乎不修整绝缘薄膜75的情况下采用湿蚀刻来执行选择性蚀刻。
还可以在后表面电极78上形成色彩滤波器或片上透镜。在图11的第五示例实施例中，对每个像素形成AlSi薄膜77的开口，并且对像素阵列部分51的逐个像素形成触点，但是也可以以另一种方法构造，例如使整个像素阵列部分51都成为AlSi薄膜的开口，而在像素阵列部分51的外围形成触点。
根据第五示例实施例，可以形成薄薄的像素阵列部分51的绝缘薄膜75，以使可以利用相对于像素55来说较低的电压将后表面电压施加到后表面电极78。更具体而言，可以利用低电压诱导这样程度的空穴，这些空穴可以抑制在衬底后表面的硅边界表面上产生的暗电流。此外，在焊盘部分53下存在厚夹层绝缘薄膜91，以使可以保护其免受绝缘断裂。尽管在图11中未示出，但是也可以在焊盘部分53下的前表面侧上制造电路。
在第五示例实施例中，AlSi薄膜77形成在远离硅衬底54的位置处。在这种情形中，如果针对每个像素在AlSi薄膜77上形成开口77a，则其离硅衬底54的距离与夹层绝缘薄膜91的厚度一样，使得在开口77a处斜射光的晕影受到影响，并且不利于光聚焦。接下来，将对其中上述问题得到改善的第六示例实施例进行解释。
图14是示出了第六示例实施例的后表面入射型CMOS图像传感器中的主要部分(与第四实施例的类似的部分)的截面图。应当注意，在图14中，与图8中的那些相对应的部分用相同的标号表示，并且省略对其重复解释。本示例实施例的CMOS图像传感器82与上述类似地形成在第一导电类型的半导体衬底(例如，n型硅衬底54)的像素阵列部分51中，像素阵列51是根据矩阵形式的多个(许多)像素60的二维布置，每个像素60由作为光电转换元件的光电二极管55和衬底表面侧上的多个MOS晶体管(图中仅示出了传输晶体管57)构成，多层配线层73形成在衬底前表面上，并且包括由透明电极(例如，ITO薄膜)76和作为光屏蔽薄膜的金属薄膜(例如，AlSi薄膜77)构成的两层结构的后表面电极78通过绝缘薄膜75被形成在衬底后表面上。
然后，在本示例实施例中，具体而言，透明电极76形成在衬底后表面的几乎整个表面上，同时，作为光屏蔽薄膜的AlSi薄膜77通过直接堆积在透明电极76上而仅形成在与像素阵列部分51相对应的区域中。开口77a针对每个像素形成在AlSi薄膜77上。随后，夹层绝缘薄膜91形成在整个表面上，并且仅在夹层绝缘薄膜91上的外围电路部分52和焊盘部分53的区域中形成作为第二层光屏蔽薄膜的薄膜，例如AlSi薄膜96。第二层AlSi薄膜96和第一层AlSi薄膜77通过触点部分97在像素阵列部分51的外围处被连接。夹层绝缘薄膜91形成为在围绕绝缘薄膜75和透明电极76的外围处与衬底后表面接触。此外，钝化薄膜79形成在整个表面上，并且通过有选择地对钝化薄膜79进行蚀刻以使AlSi薄膜77暴露出，以在与焊盘部分53相对应的部分形成开口79a，从而形成焊盘部分53。刚好在焊盘部分53下方的夹层绝缘薄膜91成为泄漏电流抑制区域。上述之外的构造与图11的构造类似。
根据第六示例实施例，作为光屏蔽薄膜的AlSi薄膜77与像素阵列部分51中的硅衬底54之间的距离变得比图11的情形中的小，因此利于将光聚集到光电二极管55。对于其他问题，类似于图11中的解释，可以防止焊盘部分53中的绝缘断裂，并且在施加到后表面电极78的后表面电压被限制在低电平内时可以抑制泄漏电流产生。
图15是示出了第七示例实施例的后表面入射型CMOS图像传感器中的主要部分(与第四实施例的类似的部分)的截面图。应当注意，在图15中，与图8中的那些相对应的部分用相同的标号表示，并且省略对其重复解释。本示例实施例的后表面入射型CMOS图像传感器83与上述类似地形成在第一导电类型的半导体衬底(例如，n型硅衬底54)的像素阵列部分51中，像素阵列51是根据矩阵形式的多个(许多)像素60的二维布置，每个像素60由作为光电转换元件的光电二极管55和衬底表面侧上的多个MOS晶体管(图中仅示出了传输晶体管57)构成，多层配线层73形成在衬底前表面上，并且由透明电极(例如，ITO薄膜)76和作为光屏蔽薄膜的金属薄膜(例如，AlSi薄膜77)构成的两层结构的后表面电极78通过绝缘薄膜75被形成在衬底后表面上。
然后，在本示例实施例中，透明电极76形成在衬底后表面的几乎整个表面上，同时，作为衬垫的夹层绝缘薄膜(即，夹层绝缘薄膜91A)形成在透明电极76上，并且被限制在与焊盘部分53相对应的位置中。作为光屏蔽薄膜的金属薄膜(例如，AlSi薄膜77)形成为从该夹层绝缘薄膜91A上到包括像素阵列部分51和外围电路部分52的几乎整个表面上。此外，钝化薄膜79形成在整个表面上，并且通过有选择地对钝化薄膜79进行蚀刻以暴露出AlSi薄膜77，以在与焊盘部分53相对应的部分形成开口79a，从而形成焊盘部分53。刚好在焊盘部分53下方的夹层绝缘薄膜91A刚好在焊盘部分53下成为泄漏电流抑制区域。作为衬垫的夹层绝缘薄膜91A形成在透明电极76和绝缘薄膜75之间。但是如上所述夹层绝缘薄膜91A制造为具有大于等于100nm的厚度，因此优选地在透明电极76上提供该夹层绝缘薄膜91A，其在选择性蚀刻夹层绝缘薄膜91A时扮演蚀刻停止部分。上述之外的构造与图8的构造类似。
根据第七示例实施例，作为衬垫的夹层绝缘薄膜91A形成为刚好在焊盘部分53下，使得焊盘部分53到硅衬底54的距离较远。另一方面，在像素阵列部分51中，作为光屏蔽薄膜的AlSi薄膜77直接形成在透明电极76上，因此利于将光聚集到光电二极管55。因此，与第六示例实施例类似，到光电二极管的光聚集效率将得到提高，同时，可以防止焊盘部分53中的绝缘断裂，并且在施加到后表面电极78的后表面电压被限制在低电平内时可以抑制泄漏电流产生。
在这里，在成为衬垫的夹层绝缘薄膜91A的周围有大于等于100nm的台阶，所以在对AlSi薄膜77行进选择性蚀刻时在该台阶部分容易产生蚀刻剩余物，但是仅由于使作为衬垫的夹层绝缘薄膜91A只形成在焊盘部分53上，所以即使产生了蚀刻剩余物，与其他配线之间的短路也永远不会发生。
图16是示出了第八示例实施例的后表面入射型CMOS图像传感器中的主要部分(与第四实施例的类似的部分)的截面图。应当注意，在图16中，与图8中的那些相对应的部分用相同的标号表示，并且省略对其重复解释。本示例实施例的CMOS图像传感器84类似于图8被构造为在衬底后表面上形成两层结构的后表面电极78。更具体而言，透明电极(例如，ITO薄膜)76和例如作为光屏蔽薄膜的AlSi薄膜77沿衬底后表面上的绝缘薄膜75形成为薄片状，并且在与像素阵列部分51的光电二极管55相对应的部分形成开口。然后，钝化薄膜79形成在除焊盘部分53外的整个表面上。
在本示例实施例中，具体而言，刚好在焊盘部分53下的硅衬底54中形成有半导体阱区域98(其是电浮动的或者具有与后表面电极78相同的电势)，以至少与硅衬底54的衬底后表面接触，并且其被构造为该半导体阱区域98由相反导电类型的半导体区域围绕，该相反导电类型的半导体区域相对于后表面电极78的电势被反向偏置。在附图中，由与n型硅衬底54相反导电类型的p型阱区域形成为半导体阱区域98。该p型阱区域98被形成为从硅衬底54的后表面到其前表面，但是也可以构造为其形成为从衬底后表面到衬底厚度方向上的中部，而不到衬底前表面。半导体阱区域98成为泄漏电流抑制区域。上述之外的构造与图8的构造类似。
在第八示例实施例中，n型硅衬底54被施加以电源电压，并且后表面电极78被施加有负电压。因此，即使焊盘部分53下的绝缘薄膜75被损坏并且焊盘部分53和p型阱区域98被短路，后表面电压的负电压也被施加到p型阱区域98，以使由p型阱区域98和n型硅衬底54形成的pn结被反向偏置，从而几乎没有泄漏电流。实质上，其应当被构造为即使绝缘薄膜75被损坏因而硅衬底54侧上的区域到焊盘部分53电短路，也能使得相对于外围被反向偏置以防止泄漏电流，所以其可以是图16之外的其他衬底导电型或其他半导体阱结构。
根据第八示例实施例，可以通过提供这样的半导体阱区域98来使得即使绝缘薄膜75被损坏也抑制泄漏电流，其中该半导体阱区域98刚好在焊盘部分53下的衬底54中，并且电浮动或反向偏置。同时，绝缘薄膜75的厚度可以制造的较薄，使得可以尝试使施加到后表面电极78的电压为低电压。
根据上述第五到第八示例实施例，在后表面入射型CMOS图像传感器中可以防止在焊盘部分绝缘断裂，同时施加到后表面电极的电压被限制在低电平中，或者即使绝缘断裂也能抑制泄漏电流。
在上述示例中，后表面电极78的两层结构透明电极76和光屏蔽薄膜(光屏蔽电极)77被应用在硅衬底54的后表面的几乎整个表面上，但是也可以将上述焊盘部分下的结构应用到其他后表面电极结构的情形中。例如，在使用全部数字电路形成外围电路部分52的情形中，就不需要光屏蔽，光屏蔽薄膜77仅针对像素阵列部分51形成就足够了。
在上述每个实施例中，假定n型衬底被用作半导体衬底，但是也可以使用p型衬底。在这种情形中，无需多说，对于n型和p型、电子和空穴、以及电压极性，在每个实施例可全部应用相反的结构。
图17示出了本发明的示例实施例的照相装置的截面图。本示例实施例的照相装置是能够拍摄运动图片的摄像装置的一个示例。
本示例实施例的照相装置具有图像传感器10、光学系统310、快门器件311、驱动电路312和信号处理电路313。
光学系统310在图像传感器10的成像表面上对来自物体的图像光线(入射光线)成像。这样，前述信号电荷在图像传感器10中被累积并持续一段时间。
快门器件311控制图像传感器10上的光照射期间，以及光屏蔽期间。
驱动电路312提供驱动信号，用于控制图像传感器10的传输操作和快门器件311的快门操作。图像传感器10的电荷传输根据来自驱动电路312的驱动信号(定时信号)执行。信号处理电路313执行各种类型的信号处理。信号处理后的视频信号存储在注入存储器之类的记录介质中，并输出到监视器。
本发明的固态成像器件和照相装置可用作成像装置的成像器件，例如，摄像装置、数码相机等，并且还可以用作移动装置的成像器件，例如具有照相装置的移动电话等。
本领域技术人员应当理解，取决于设计需求和其他因素，可以作出各种修改、组合、子组合和替换，只要它们在所附权利要求书或者其等同物范围内。
本发明包含与2005年2月21日提交给日本专利局的日本专利申请JP2005-043357以及2005年12月20日提交给日本专利局的日本专利申请JP2005-366916相关的主题，并且该申请的全部内容通过引用结合于此。
权利要求
1.一种固态成像器件，在半导体衬底的第一表面侧上具有配线层，包括光电转换元件的像素形成在所述衬底上，并且所述固态成像器件自作为所述配线层的相反侧的第二表面侧接收入射光，所述固态成像器件包括绝缘薄膜，形成在所述半导体衬底的第二表面上；以及电压施加装置，用于将与所述半导体衬底的电势极性相反的电压施加到所述绝缘薄膜。
2.如权利要求1所述的固态成像器件，其中，所述电压施加装置形成在所述绝缘薄膜上，并且具有能够将入射光接收到所述半导体衬底中的电极和用于将所述电压施加到所述电极的电源。
3.如权利要求2所述的固态成像器件，其中，所述电极是透明电极。
4.如权利要求1所述的固态成像器件，其中，所述半导体衬底是硅衬底，并且所述绝缘薄膜具有氧化硅薄膜的一层结构，或者氧化硅薄膜和氮化硅薄膜的两层结构。
5.如权利要求1所述的固态成像器件，其中所述像素具有阱区域，所述阱区域通过所述配线层施加以参考电势。
6.如权利要求5所述的固态成像器件，其中，所述阱区域达到所述半导体衬底的第二表面。
7.如权利要求5所述的固态成像器件，其中，所述阱区域未达到所述半导体衬底的第二表面，并且所述第一表面侧上的开口比所述第二表面侧上的开口大。
8.如权利要求1所述的固态成像器件，其中，所述光电转换元件是埋藏二极管，所述埋藏二极管具有在所述配线层侧的半导体边界表面上累积载流子的层。
9.如权利要求1所述的固态成像器件，其中，所述电压施加装置形成在所述绝缘薄膜上，并且是能够向所述绝缘薄膜施加所述电压的由具有功函数差的材料所形成的层。
10.如权利要求9所述的固态成像器件，其中，所述材料是与所述半导体衬底的导电类型不同的半导体。
11.一种用于固态成像器件的驱动方法，该固态成像器件在半导体衬底的第一表面侧上具有配线层，包括光电转换元件的像素形成在所述衬底上，并且所述固态成像器件自作为所述配线层的相反侧的第二表面侧接收入射光，其中，与所述半导体衬底的电势极性相反的电压被施加到形成在所述半导体衬底的第二表面上的绝缘薄膜。
12.一种固态成像器件，其中包括光电转换元件的像素形成在半导体衬底上；从所述半导体衬底的后表面侧接收入射光；绝缘薄膜形成在所述后表面侧上；后表面电极通过所述绝缘薄膜至少形成在像素阵列部分中；并且在所述后表面电极的焊盘部分下提供有泄漏电流抑制区域，用于抑制所述焊盘部分和所述半导体衬底之间的泄漏电流。
13.如权利要求12所述的固态成像器件，其中所述后表面电极具有由夹层绝缘薄膜分隔的两层结构；所述两层结构由触头部分连接；并且所述泄漏电流抑制区域由所述后表面电极的焊盘部分下的所述夹层绝缘薄膜形成。
14.如权利要求12所述的固态成像器件，其中所述后表面电极具有两层结构；所述夹层绝缘薄膜插入在与所述后表面电极的焊盘部分相对应的所述两层结构中；并且所述泄漏电流抑制区域由所述夹层绝缘薄膜形成。
15.如权利要求12所述的固态成像器件，其中具有浮动电势或者与所述后表面电极的电势相同的电势的半导体阱区域通过至少与所述焊盘区域下的所述半导体衬底的后表面接触而形成；所述半导体阱区域被与所述半导体阱区域的导电类型相反的导电类型的半导体区域围绕，所述与所述半导体阱区域的导电类型相反的导电类型的半导体区域相对于所述后表面电极的电势具有反向偏置；并且所述泄漏电流抑制区域由所述半导体阱区域形成。
16.如权利要求13所述的固态成像器件，其中所述两层结构中较接近所述硅衬底的一侧上的层仅形成在所述像素阵列部分的邻近区域中。
17.一种固态成像器件，在半导体衬底的第一表面侧上具有配线层，包括光电转换元件的像素形成在所述衬底上，并且所述固态成像器件自作为所述配线层的相反侧的第二表面侧接收入射光，所述固态成像器件包括绝缘薄膜，形成在所述半导体衬底的第二表面上；以及电压施加装置，用于将与所述光电转换元件的信号电荷的极性相同的电压施加到所述绝缘薄膜，并且用于在所述半导体衬底的第二表面侧上诱导与所述信号电荷极性相反的电荷。
18.一种具有固态成像器件的照相装置，该固态成像器件在半导体衬底的第一表面侧上具有配线层，包括光电转换元件的像素形成在所述衬底上，并且所述固态成像器件自作为所述配线层的相反侧的第二表面侧接收入射光，所述固态成像器件包括绝缘薄膜，形成在所述半导体衬底的第二表面上；以及电压施加装置，用于将与所述半导体衬底的电势极性相反的电压施加到所述绝缘薄膜。
全文摘要
本发明公开了固态成像器件及其驱动方法和照相装置。在采用在衬底后表面侧上形成p+层以便防止从硅边界表面产生暗电流的结构的情形中，出现了各种问题。根据本发明，在硅衬底(31)的后表面上提供有绝缘薄膜(39)，并且在其上还提供有透明电极(40)，并且通过将相对于硅衬底(31)的电势的负电压从电源(41)通过透明电极(40)施加到绝缘薄膜(39)，空穴在衬底后表面侧的硅边界表面上被累积，从而创建了与其中在前述硅边界表面上存在空穴累积层的状态等价的结构。从而可以避免相关技术中的各种问题。
文档编号H04N5/335GK1825609SQ20061000800
公开日2006年8月30日 申请日期2006年2月21日 优先权日2005年2月21日
发明者马渊圭司, 唐泽信浩 申请人:索尼株式会社