专利名称：通用高性能嵌入式通信处理器模块的制作方法
技术领域：
本实用新型涉及通信领域中的一种通用高性能嵌入式通信处理器模块，特别适用于直接作为网络和通信设备的中心处理模块或接口处理模块、通信协议处理模块。
背景技术：
目前，因特网的飞速发展对全球通信网络基础设施供应商形成巨大的压力，驱使网络设备制造商必须在更短的时间内生产出更新、性能更强、价格更低的产品。但是，在复杂的网络和通信设备的研制过程中，其中心控制单元、通信接口单元及协议处理单元通常都选用微处理系统加以实现，很多网络和通信设备的一些相关单元更是各自选用不同的微处理，即使选用相同的处理器系统，也存在着各自独立开发和重复开发的问题，由于微处理器系统开发所用的周期长，投入人力多，耗费资金多，造成设备的开发周期过长和人力物力资源的不必要的浪费，因此，非常需要一种通用的高性能嵌入式通信处理器模块，通信网络应用的开发可以基于该模块之上，为用户在网络和通信产品的开发方面提供巨大的潜力并缩短开发周期和节约开发经费，加速产品的上市。
发明内容
本实用新型的目的在于避免上述背景技术中的不足之处而提供一种体积小、功耗低，接口灵活的高性能嵌入式通信处理器模块，且本实用新型可方便的作为网络和通信设备的中心处理模块或接口处理模块或通信协议处理模块，还具有通用性好、扩展能力强、集成度高、性能可靠、功耗低、价格低廉等特点。
本实用新型的目的是这样实现的它包括实时时钟1、复位电路2、电源模块3、高速CPU模块4、通信处理模块5、10M以太网接口模块6、RS-232串行接口模块7、通信协议接口模块8、高性能接插件9，其中复位电路2出端口1通过复位信号线与高速CPU模块4入端口3、通信处理模块5入端口3、10M以太网接口6入端口2、RS232串行接口7入端口2、高性能接插件9入端口3并接；高速CPU模块4出入端口1通过数据总线与实时时钟1出入端口1、通信处理模块5出入端口1、高性能接插件9出入端口1并接、出端口2通过地址总线与实时时钟1入端口2、通信处理模块5入端口2、高性能接插件9入端口2并接；通信处理模块5出入端口4通过以太网MAC总线与10M以太网接口6出入端口1连接、出入端口5通过UART总线与RS232串行接口7出入端口1连接、出入端口6通过协议接口总线与通信协议接口模块8出入端口1连接；通信协议接口模块8出入端口2通过接口总线与高性能接插件9的出入端口4连接；电源模块3的出端+V电压端与各部件相应电源端连接。
本实用新型的目的还可以通过下列技术措施达到本实用新型高速CPU模块4由CPU处理器10、地址总线驱动器11、数据总线驱动器12、同步动态随机存储器13、快闪存储器14构成，其中CPU处理器10出端管脚1至32通过地址总线与地址总线驱动器11入端管脚1至32、同步动态随机存储器13入端管脚1至32并接、出入端管脚33至64通过数据总线与数据总线驱动器12出入管脚1至32、同步动态随机存储器13出入端管脚33至64并接、CPU处理器10出入端管脚33至64与数据总线驱动器12出入端管脚1至32、同步动态随机存储器13出入端管脚33至64并接、出入端管脚65至80通过控制总线与同步动态随机存储器13出入端管脚65至80、实时时钟1、通信处理模块5、高性能接插件9模块的CPU控制总线并接；地址总线驱动器11出端管脚33至64与快闪存储器14入端管脚1至32、实时时钟1、通信处理模块5、高性能接插件9模块的CPU地址总线并接；数据总线驱动器12出端管脚33至64与快闪存储器14入端管脚33至64、实时时钟1、通信处理模块5、高性能接插件9模块的CPU数据总线并接；CPU处理器10、地址总线驱动器11、数据总线驱动器12、同步动态随机存储器13、快闪存储器14各入端85脚与电源模块3出端+V电压端并接、各入端86脚与地端并接。
本实用新型10M以太网模块6由以太网物理层器件15、接口变压器16、接口连接器17构成，其中以太网物理层器件15出入端2、3、4、10、14、15脚通过标准的IEEE 802.3 MAC接口总线连接通信处理模块5的出入端管脚C14、C20、C21、C29、C30、C31、入端20、29脚与电源模块3出端+V电压端并接、入端21、32脚与地端并接；接口变压器16入端1、3脚与以太网物理层器件15出端25、26连接，出端5、8脚与以太网物理层器件15的入端19、22连接、出端9、11脚与接口连接器17入端1、2脚连接、入端14、16脚与接口连接器17出端3、6脚连接。
本实用新型RS-232串行接口模块7由RS-232串行接口驱动器18、接口连接器19构成，其中RS232串行接口器件18出入端12、11脚通过标准的异步UART接口总线连接通信处理模块5出入端D8、D9脚连接、入端2脚与电源模块3出端+V电压端连接、入端15脚与地端连接；接口连接器19出端管脚1、入端管脚2与RS232串行接口器件18入端13脚、出端14脚连接、管脚4与地端连接。
本实用新型通信协议接口模块8由2路10/100Mbps以太网MAC接口20-1、20-2、1路155Mbps ATM AAL5 SAR接口21、4路2Mbps的标准TDM接口22-1至22-4构成，其中2路10/100Mbps以太网MAC接口20-1、20-2各出入端管脚1至16分别连接通信处理模块5出入端管脚B0至B15、B16至B31，各出入端管脚17至32分别连接高性能接插件9出入端管脚B0至B15、B16至B31；1路155MbpsATM AAL5 SAR接口21出入端管脚1至32连接通信处理模块5出入端管脚A0至A31、出入端管脚33至64分别连接高性能接插件9出入端管脚A0至A31；4路2Mbps的标准TDM接口22-1至22-4各出入端管脚1至6分别连接通信处理模块5出入端管脚D0至D5、D6至D11、D12至D17、D18至D23、各出入端管脚11至16分别连接高性能接插件9出入端管脚D0至D5、D6至D11、D12至D17、D18至D23；2路10/100Mbps以太网MAC接口20-1、20-2、1路155Mbps ATM AAL5 SAR接口21、4路2Mbps的标准TDM接口22-1至22-4各入端66脚与电源模块3出端+V电压端并接、各入端68脚与地端并接。
本实用新型相比背景技术有如下优点1.本实用新型由于采用高速CPU模块4，CPU运行频率高达200MHz以上，可以作为网络和通信设备的中心处理模块，即可以满足网络和通信设备的中心处理模块或通信协议处理模块的运行需要，又可以免去调试复杂的微处理器系统，因而大大缩短系统的开发周期。
2.本实用新型由于采用10M以太网接口6实现以太网协议的收发与处理、采用RS-232串行接口7实现异步串口的数据收发，目前许多网络和通信设备采用实时多任务操作系统，本实用新型的接口非常便于作为实时多任务操作系统的板级支持包及其它低层程序的调试接口，本实用新型可以方便地制作成嵌入式通信处理器模块。
3.本实用新型由于采用通信协议接口模块8，可方便的扩展出2路10/100Mbps以太网MAC接口、1路155Mbps AAL5 SAR接口，4路2Mbps的标准TDM接口的功能，可以作为接口处理模块或通信协议处理模块，灵活地扩展多种协议和接口。
4.本实用新型的电路模块均采用市售通用的集成电路和接插件制作，因此设备集成高，体积小，性能可靠，价格低廉，便于批量生产。
图1是本实用新型的电原理方框图。
图2是本实用新型高速CPU模块4的电原理图。
图3是本实用新型10M以太网接口模块6的电原理图。
图4是本实用新型RS-232串行接口模块7的电原理图。
图5是本实用新型通信协议接口模块8的电原理图。
具体实施方式
本实用新型由实时时钟1、复位电路2、电源模块3、高速CPU模块4、通信处理模块5、10M以太网接口模块6、RS-232串行接口模块7、通信协议接口模块8、高性能接插件9组成。图1是本实用新型的电原理方框图，实施例按图1连接线路。本实用新型实时时钟1的作用是取得系统时间，提供给通用嵌入式高性能通信处理器模块上运行的实时操作系统，用于调度任务时使用，由集成的非易失性时间保持器件组成。非易失性时间保持器件通过CPU总线连接高速CPU模块4，高速CPU通过访问非易失性时间保持器件的时钟寄存器来取得系统时间，实施例采用市售DS1553型集成电路实现。本实用新型复位电路2的作用是完成整个模块的上电复位和手动复位，由集成复位芯片和手动复位按钮组成。其中集成复位芯片产生复位时间大于100毫秒的复位电平信号，信号输出端连接到高速CPU模块4和其它模块，同时连接到高性能接插件9供扩展接口和协议时使用。手动复位按钮通过上拉电阻连接到集成复位芯片的输入端，集成复位芯片监测到手动复位信号变化时，也会产生自动复位输出信号。实施例复位电路2采用市售DS706型集成芯片和按键式开关制作。本实用新型电源模块3的作用是为其它模块提供正电源电压并控制高速CPU器件的上电顺序和电压范围，由电源接插件、电源变换器件、和上电顺序控制电路和限压控制电路组成。电源变换器件输入端和接地端同时连接到3针的电源接插件和高性能接插件9，这样即可以采用电源接插件提供电源电压，也可以通过高性能接插件9提供电源电压，还可以通过高性能接插件9对外提供电源电压。实施例电源模块3采用市售DS1764型集成电路和21DQ10型二极管实现。
本实用新型高速CPU模块4的作用是实现高性能CPU接口的功能，它由CPU处理器10、地址总线驱动器11、数据总线驱动器12、同步动态随机存储器13、快闪存储器14组成。图2是高速CPU模块4实施例的电原理图，且按图2连接线路。CPU处理器10的功能是提供最高运行速率高达200MHz以上的CPU，实施例采用市售的POWER PC型32位中央处理器制作；地址总线驱动器11和数据总线驱动器12的功能是增加CPU总线的驱动能力，实施例采用市售的16位总线驱动器16244和16245制作；同步动态随机存储器13和快闪存储器14用于存贮和运行底层硬件驱动程序和高层协议处理程序，实施例同步动态随机存储器13采用市售的16位宽的8M16型SDRAM器件制作，快闪存储器14采用市售的16位宽的320J3A型flash器件制作。
本实用新型10M以太网接口模块6的作用是完成10M以太网收发物理层的信号与数据的处理，它由以太网物理层器件15、接口变压器16、接口连接器17组成。图3是10M以太网接口模块6实施例的电原理图，且按图3连接线路。以太网物理层器件15完成以太网接口和协议转换的功能，实施例采用市售LXT905型集成电路制作，接口变压器16采用市售23Z467型集成变压器制作，接口连接器17为标准的RJ45连接器，实施例采用市售标准RJ45插座制作。
本实用新型串行接口模块7的作用是完成通用异步传输信号UART，接收发送串行信号流的处理，它由RS-232串行接口驱动器18、接口连接器19组成。图4是串行接口模块7实施例的电原理图，且按图4连接线路。接收信号时，串行数据通过接口连接器20的1端接收，到达RS-232串行接口驱动器19的接收脚，RS-232串行接口驱动器19对输入信号时进行异步传输信号UART协议处理，再送到通信处理模块5完成信号流处理。发送信号时，信号流经通信处理模块5的处理，输出到RS-232串行接口驱动器19，RS-232串行接口驱动器19对发送的数据流进行接口处理后发送至接口连接器20的2端，实施例串行处理器5采用市售的ADM3202型串口集成电路和标准的RJ11插座制作。
本实用新型模块通信协议接口模块8的作用是和通信处理模块5、高性能接插件9配合，灵活地扩展多种通信协议接口。它由2路10/100Mbps以太网MAC接口20-1至20-2、1路155Mbps ATM AAL5SAR接口21、4路2Mbps的标准TDM接口22-1至22-4组成。图5为通信协议接口模块8实施例的电原理图，且按图5连接线路。用户硬件电路板通过高性能接插件9连接模块通信协议接口模块8，就可以方便的扩展出10/100Mbps以太网、AAL5 SAR、TDM等多种协议和接口的功能。实施例2路10/100Mbps以太网MAC接口20-1至20-2、1路155Mbps ATM AAL5 SAR接口21、4路2Mbps的标准TDM接口22-1至22-4采用市售的ALTERA大规模集成模块制作。高性能接插件9的作用是可以方便地引出大量的信号线，实施例采用两对市售140pin型的高性能接插件制作。
本实用新型的电路设计中采用的电阻和电容器件均采用市售通用元器件制作，因此价格低廉，便于批量生产。
本实用新型简要工作原理如下用户电路通过高性能接插件9的CPU接口总线和协议接口总线连接本模块。通过CPU接口总线，本模块完成网络和通信设备的中心处理模块的功能，高速CPU采用32位嵌入式通信处理器，最高运行速率高达200MHz以上，可提供32位地址和数据总线，同步动态随机存储器和快闪存储器用于存贮和运行底层硬件驱动程序和高层协议处理程序；通过10M以太网接口接插件和RS-232串行接口接插件，可以直接使用模块内的10M以太网接口模块6和串行接口模块7，10M以太网接口模块6主要完成10M以太网收发物理层的信号与数据的处理；串行接口模块7的主要完成通用异步传输信号UART，串行信号流的接收发送处理；通过高性能接插件9的协议接口总线，本模块主要完成接口处理模块或通信协议处理模块的功能，通信处理模块5、高性能接插件9和通信协议接口模块8配合，共同扩展出多种通信协议接口。
本实用新型的安装结构如下把本实用新型电路设计中使用的所有元器件按原理框图1连接，并采用微电子集成工艺安装技术集成安装在一块长×宽为145×110毫米的印制电路板上，并把所有可扩展信号线通过两对高性能接插件引出，组装成本实用新型。用户使用时，可以通过接口连接器直接使用内置的10M以太网接口和内置的RS-232串行接口，需要扩展接口和协议功能时，用户印制电路板通过高性能接插件连接本实用新型模块，就可以直接进行基于本实用新型模块之上的研制开发。
权利要求1.一种通用高性能嵌入式通信处理器模块，它包括实时时钟(1)、复位电路(2)、电源模块(3)、通信处理模块(5)、高性能接插件(9)，其特征在于还包括高速CPU模块(4)、10M以太网接口模块(6)、RS-232串行接口模块(7)、通信协议接口模块(8)，其中复位电路(2)出端口1通过复位信号线与高速CPU模块(4)入端口3、通信处理模块(5)入端口3、10M以太网接口(6)入端口2、RS232串行接口(7)入端口2、高性能接插件(9)入端口3并接；高速CPU模块(4)出入端口1通过数据总线与实时时钟(1)出入端口1、通信处理模块(5)出入端口1、高性能接插件(9)出入端口1并接、出端口2通过地址总线与实时时钟(1)入端口2、通信处理模块(5)入端口2、高性能接插件(9)入端口2并接；通信处理模块(5)出入端口4通过以太网MAC总线与10M以太网接口(6)出入端口1连接、出入端口5通过UART总线与RS232串行接口(7)出入端口1连接、出入端口6通过协议接口总线与通信协议接口模块(8)出入端口1连接；通信协议接口模块(8)出入端口2通过接口总线与高性能接插件(9)的出入端口4连接；电源模块(3)的出端+V电压端与各部件相应电源端连接。
2.根据权利要求1所述的通用高性能嵌入式通信处理器模块，其特征在于高速CPU模块(4)由CPU处理器(10)、地址总线驱动器(11)、数据总线驱动器(12)、同步动态随机存储器(13)、快闪存储器(14)构成，其中CPU处理器(10)出端管脚1至32通过地址总线与地址总线驱动器(11)入端管脚1至32、同步动态随机存储器(13)入端管脚1至32并接、出入端管脚33至64通过数据总线与数据总线驱动器(12)出入管脚1至32、同步动态随机存储器(13)出入端管脚33至64并接、CPU处理器(10)出入端管脚33至64与数据总线驱动器(12)出入端管脚1至32、同步动态随机存储器(13)出入端管脚33至64并接、出入端管脚65至80通过控制总线与同步动态随机存储器(13)出入端管脚65至80、实时时钟(1)、通信处理模块(5)、高性能接插件(9)模块的CPU控制总线并接；地址总线驱动器(11)出端管脚33至64与快闪存储器(14)入端管脚1至32、实时时钟(1)、通信处理模块(5)、高性能接插件(9)模块的CPU地址总线并接；数据总线驱动器(12)出端管脚33至64与快闪存储器(14)入端管脚33至64、实时时钟(1)、通信处理模块(5)、高性能接插件(9)模块的CPU数据总线并接；CPU处理器(10)、地址总线驱动器(11)、数据总线驱动器(12)、同步动态随机存储器(13)、快闪存储器(14)各入端85脚与电源模块(3)出端+V电压端并接、各入端86脚与地端并接。
3.根据权利要求1或2所述的通用高性能嵌入式通信处理器模块，其特征在于10M以太网模块(6)由以太网物理层器件(15)、接口变压器(16)、接口连接器(17)构成，其中以太网物理层器件(15)出入端2、3、4、10、14、15脚通过标准的IEEE 802.3 MAC接口总线连接通信处理模块(5)的出入端管脚C14、C20、C21、C29、C30、C31、入端20、29脚与电源模块(3)出端+V电压端并接、入端21、32脚与地端并接；接口变压器(16)入端1、3脚与以太网物理层器件(15)出端25、26连接，出端5、8脚与以太网物理层器件(15)的入端19、22连接、出端9、11脚与接口连接器(17)入端1、2脚连接、入端14、16脚与接口连接器(17)出端3、6脚连接。
4.根据权利要求3所述的通用嵌入式高性能通信处理器模块，其特征在于RS-232串行接口模块(7)由RS-232串行接口驱动器(18)、接口连接器(19)构成，其中RS232串行接口器件(18)出入端12、11脚通过标准的异步UART接口总线连接通信处理模块(5)出入端D8、D9脚连接、入端2脚与电源模块(3)出端+V电压端连接、入端15脚与地端连接；接口连接器(19)出端管脚1、入端管脚2与RS232串行接口器件(18)入端13脚、出端14脚连接、管脚4与地端连接。
5.根据权利要求4所述的通用嵌入式高性能通信处理器模块，其特征在于通信协议接口模块(8)由2路10/100Mbps以太网MAC接口(20-1)、(20-2)、1路155Mbps ATM AAL5 SAR接口(21)、4路2Mbps的标准TDM接口(22-1)至(22-4)构成，其中2路10/100Mbps以太网MAC接口(20-1)、(20-2)各出入端管脚1至16分别连接通信处理模块(5)出入端管脚B0至B15、B16至B31，各出入端管脚17至32分别连接高性能接插件(9)出入端管脚B0至B15、B16至B31；1路155Mbps ATM AAL5 SAR接口(21)出入端管脚1至32连接通信处理模块(5)出入端管脚A0至A31、出入端管脚33至64分别连接高性能接插件(9)出入端管脚A0至A31；4路2Mbps的标准TDM接口(22-1)至(22-4)各出入端管脚1至6分别连接通信处理模块(5)出入端管脚D0至D5、D6至D11、D12至D17、D18至D23、各出入端管脚11至16分别连接高性能接插件(9)出入端管脚D0至D5、D6至D11、D12至D17、D18至D23；2路10/100Mbps以太网MAC接口(20-1)、(20-2)、1路155Mbps ATMAAL5 SAR接口(21)、4路2Mbps的标准TDM接口(22-1)至(22-4)各入端66脚与电源模块(3)出端+V电压端并接、各入端68脚与地端并接。
专利摘要本实用新型公开了一种通用高性能嵌入式通信处理器模块，它涉及通信领域中的通信处理器模块装置。它由高速CPU模块、通信处理模块、复位电路、实时时钟、电源模块、10M以太网接口模块、RS－232串行接口模块、通信协议接口模块，高性能接插件等部件组成。它通过高速CPU模块和通信协议接口模块可处理和实现多种通信接口和协议的功能。本实用新型还具有通用性好、扩展能力强、集成度高、性能可靠、功耗低、价格低廉等优点，特别适用于直接作为网络和通信设备的中心处理模块或接口处理模块、通信协议处理模块。
文档编号H04L29/06GK2914504SQ20062002441
公开日2007年6月20日 申请日期2006年5月15日 优先权日2006年5月15日
发明者陈剑波, 贾玉君, 刘素桃, 胡广文, 王晓苹, 陈凤祥, 孙士勇, 潘晨昕 申请人:中国电子科技集团公司第五十四研究所