专利名称：光电转换装置和图像拾取系统的制作方法
技术领域：
本发明涉及光电转换装置，更具体地，涉及输出数字信号的光电转换装置。
背景技术：
用在数字相机等等中的光电转换装置需要具有各种功能。在日本专利公开第2008-283331号中，描述了一种技术，其中通道的数量根据操作模式而改变。在该公开中，描述了一种方法，其中包括传感器部分(其为半导体器件)的图像拾取单元与图像处理单元之间通道的数量是变化的。不论操作模式如何，都使用一定数量的通道从传感器部分输出信号。通道与每多个列中的像素相关联。传感器部分中的一行像素被同时选择，然后来自彼此相邻的多个列中的像素的信号通过该一定数量的通道被传送至后续阶段。在日本专利公开第2003-179816号中，披露了一种配置，其中通过用彼此相邻的多个列作为一个单元而将像素部分分成多个区域，从而通过为每个区域提供输出端口来实现高速读取。如果信号要从像素部分的特定区域被读取，则所有这些信号都从单个输出端口被读取。然而，在日本专利公开第2008-283331号所披露的配置中，由于传感器部分中的通道与每多个列中的像素相关联，所以需要在整个传感器部分之上延伸的数据线。因此，信号线的寄生电容和布线电阻变得不期望的大，从而需要大功耗来驱动该大负荷。此外，因为随着信号线上的负荷变得更大，信号的建立时间(settling time)变得更长，所以难以实现高速读取。此外，在日本专利公开第2003-179816号所披露的配置中，模拟信号被发送至每个输出端口。模拟信号被信号线的电容衰减。因此，在日本专利公开第2003-179816号所公开的配置中，如果信号线的电容在各区域之间存在差异，则导致从输出端口获得的信号的信号电平的差异，从而使获得的图像的质量变差。此外，在日本专利公开第2003-179816号所公开的配置中，信号是在随机访问过程中从单个输出端口获得的。因此，难以实现高速读取。
发明内容
根据本发明的一个方面，光电转换装置包括像素阵列，其中多个像素被布置为行和列；与所述像素阵列的列相对应地设置的信号处理单元，所述信号处理单元包括将从所述多个像素输出的信号转换为数字信号的模数转换器；第一输出单元，具有多个第一输出端子，所述信号处理单元包括与第一输出端子相对应地设置的第一输出块；第二输出单元， 具有一个或多个第二输出端子和分别与所述多个第二输出端子相对应地设置的第二输出块；以及输出选择单元，用于选择性地将信号处理单元输出的信号发送至第一输出单元或第二输出单元。第一输出端子的数量大于第二输出端子的数量。在彼此相邻或每隔一列的多个列中的信号处理单元被布置为一个块。多个第一输出块输出由属于同一个块的多个信号处理单元输出的信号。第二输出块输出由属于不同的块的多个信号处理单元输出的信号。本发明的其它特征将从下面结合附图对示例性实施例的描述而变得显而易见。
图1是示出了根据本发明的第一实施例的光电转换装置的示例性配置的框图。图2是示出了根据本发明的第二实施例的光电转换装置的示例性配置的框图。图3是示出了根据第二实施例的输出信号的状态的时序图。图4是示出了根据第三实施例的光电转换装置的示例性配置的框图。图5是示出了根据第四实施例的光电转换装置的示例性配置的框图。图6是示出了根据第四实施例的输出信号的状态的时序图。图7是示出了根据第四实施例的输出信号的状态的另一时序图。图8是示出了根据第五实施例的光电转换装置的示例性配置的示意图。图9是示出了根据第五实施例的光电转换装置的另一示例性配置的示意图。图10是用于解释根据第六实施例的成像区域的状态的示意图。图11是示出了根据第七实施例的光电转换装置的操作的状态的示意图。图12是示出了根据第八实施例的光电转换装置的操作的状态的示意图。图13是示出了根据第九实施例的光电转换装置的示例性配置的框图。图14是示出了根据第十实施例的图像拾取系统的示例性配置的框图。
具体实施例方式第一实施例将参考附图描述实施例。图1是示出了根据该实施例的图像拾取装置的示例性配置的框图，该图像拾取装置例如布置在相同的半导体衬底上。光电转换装置1包括像素阵列PA，其中像素101被布置为行和列。这里，提供了 N 行和M列像素101。像素阵列PA的同一列中的像素101通过公共信号线104连接至一个信号处理单元102。每个信号处理单元102至少具有模数转换器，并输出数字信号。行选择单元103提供信号，该信号用于选择输出信号至信号线104的一行像素101，并且该行像素 101同时地输出信号至相应的信号线104。输出选择单元105包括开关单元106，并将从信号处理单元102输出的数字信号传送至第一输出单元107或第二输出单元109。开关单元 106由从控制单元(未示出)输入的信号控制。第一输出单元107包括多个第一输出块， 每个第一输出块与在三个相邻列中的信号处理单元102相关联。从信号处理单元102输入的数字信号顺序地从第一输出端子108输出。第二输出单元109包括多个第二输出块， 每个第二输出块与六个相邻列中的信号处理单元102相关联。从信号处理单元102输入的数字信号顺序地从第二输出端子110-1和110-2输出。即，在多个信号处理单元102被看作一个块的情况下，第一输出单元107从两个或更多个输出端子108输出由属于同一个块的信号处理单元102输入的信号，而第二输出单元109从一个或多个输出端子110-1和 110-2输出由属于不同的块的信号处理单元102输入的信号。为了概括第一输出单元107和第二输出单元109之间的关系，第一输出单元107从M/S个输出端子108输出信号，其中 S(S^2)个信号处理单元102被布置为一个块。另一方面，第二输出单元109从M/T个输出端子110-1和110-2输出信号，其中T(T >幻个信号处理单元102被布置为一个块，其中T大于S。图1示出了 S = 3以及T = Μ/2的情况。将具体描述构成光电转换装置1的元件。像素101对入射光执行光电转换，并输出对应于入射光量的电信号。像素101可以是结合了诸如源极跟随器电路之类的放大元件的放大型像素，或可以是输出由光电转换生成的电荷的被动型像素。信号处理单元102除了模数转换器之外，还可以包括相关双采样(⑶幻电路作为降噪电路，用于减少包括在像素101输出的信号中的噪声分量。通过对已经降噪的信号进行模数转换，可以增加精度。此外，信号处理单元102还可以包括存储单元，其临时保存从模数转换器获得的数字数据。每个存储单元可以由例如静态随机存取存储器(SRAM)构成。 在图1中，每个信号处理单元102的输出由一根线表示以简化该示意图，但是在实际配置中，η位数字数据被并行输出。输出选择单元105选择性地将信号处理单元102输出的数字信号发送至第一输出单元107或第二输出单元109。在图1中，输出选择单元105对于每个信号处理单元102具有开关106-1和106-2。通过分别闭合开关106-2或开关106-1，数字信号被发送至第一输出单元107或第二输出单元109。第一输出单元107的第一输出块107-1、107_2等具有并-串转换器(以下称作P/ S转换器)。第一输出块107-1、107-2等将通过输出选择单元105输入的η位并行数据转换为串行数据，并从第一输出端子108输出该串行数据。第一输出端子108可以使用由单个端子进行电压输出的方法，或可以使用低压差分信号(LVDQ方法，其中使用两个差分端子。此外，为了在从三列信号处理单元102并行发送的信号中选择要发送至每个第一输出端子108的信号，第一输出单元107具有列选择单元。作为列选择单元，可以使用解码器和移位寄存器。因此，可以通过从信号处理单元102输出并行数据来实现高速传输，并且可以通过在第一输出单元107中将并行数据转换为串行数据来抑制输出端子数量的增加。由于在半导体衬底上形成的光电转换装置必须面积很小，所以抑制输出端子数量的增加是有效果的。当信号从第一输出单元107输出时，与输出块的数量相对应的多个信号可以彼此并行输出。即，用图1中示出的配置作为示例，从各第一列中的各信号处理单元102发送的信号——其中的每个信号处理单元102是与每个输出块相关联的三个信号处理单元102之一——同时从相应的第一输出端子108输出。这里，第η列是从像素阵列PA的最左列开始计数。由每个输出块的第二列中的信号处理单元102发送的输出块中的信号然后同时从相应的第一输出端子108输出。简言之，对于整个像素阵列ΡΑ，在输出来自第一、第四和第七列等等中的信号处理单元102的信号之后，输出来自第二、第五和第八列等等中的信号处理单元102的信号。结果，信号以不连续方式输出。换言之，来自不相邻列的信号被输出。 因此，在处理电路(未示出)中执行用于重排信号顺序的处理。与第一输出单元107的情况相同，第二输出单元109的输出块109_1、109_2等具有ρ/s转换器，并且可以具有这样的配置其中，通过输出选择单元105输入的η位并行数据被转换为串行数据，然后从第二输出端子110-1和110-2输出。此外，为了在从六列信号处理单元102并行发送的信号中选择要发送至每个第二输出端子110-1或110-2的信号， 第二输出单元109具有列选择单元，就像第一输出单元107那样。作为列选择单元，解码器和移位寄存器可以被使用。当信号要从第二输出单元109输出时，由于在输出从第一和第((M/2)+l)列中的信号处理单元102发送的信号之后，输出从第二和第((M/2)+》列中的信号处理单元102 发送的信号，所以由处理电路(未示出)执行用于重排信号顺序的处理。光电转换装置1可以以第一模式或第二模式操作，在第一模式和第二模式之间切换，其中，在第一模式下从第一输出端子108输出信号，而在第二模式下从第二输出端子 110-1和110-2输出信号。在两个模式下，都是通过停止向不输出信号的输出单元供电或通过停止部分电路的操作或两者来实现功耗的降低。在第二模式下，信号同时从M/T个输出端子110输出，而在第一模式下，信号同时从M/S个输出端子108输出(S <T)，这使得能够以更高的速度读取信号。第一模式在例如需要高读取速度时很有效，例如在拍摄电影的情况下。然而，由于大量的输出块在第一模式下操作，功耗较大。另一方面，在第二模式下，由于与第一模式相比，较少数量的输出块在操作，所以功耗可以被降低，尽管读取速度较低。第二模式在例如不需要高读取速度时很有效，例如在捕捉静态图像的情况下。在输出选择单元105和每个输出单元之间可以提供能够执行加、减、增益调节等的数字信号处理单元。例如，通过将从多个信号处理单元102发送的信号相加并将结果信号作为单个信号来对待，可以增加灵敏度。此外，通过对数字数据执行移位，可以数字化地应用增益。光电转换装置1可以通过并入这些功能来减少后续阶段中的处理电路上的负荷。后续阶段中的处理电路可以形成在例如与其上形成有光电转换装置1的半导体衬底不同的半导体衬底上。如在该实施例中所述，通过将光电转换装置1配置为使得信号可以从第一输出单元107或第二输出单元109输出，功耗的增加可以被抑制，同时实现高速读取。第二实施例参考附图描述另一实施例。图2是根据该实施例的光电转换装置的示例性配置的框图，该光电转换装置例如布置在相同的半导体衬底上。以下将主要描述与图1中示出的光电转换装置1的不同之处。与光电转换装置1的主要不同之处在于，在该实施例中增加了同步信号生成单元 701、同步码添加单元702、以及驱动信号生成单元703。同步信号生成单元701包括例如锁相环(PLL)电路。要提供给PLL电路的周期信号可以通过在光电转换装置1的内部设置振荡器而由该振荡器生成，或者可以从光电转换装置1的外部提供。PLL电路可以包括乘法器，其对输入周期信号做乘法，从而改变同步信号的频率。PLL电路可以使提供至第一输出单元107和第二输出单元109的同步信号具有不同的频率。同步码添加单元702将与同步信号生成单元701输出的同步信号同步的同步码添加至从每个输出块输出的数字信号的头部。同步码被用于识别每一数据的头部。更具体地， 同步码添加单元702在输出选择单元105开始发送数字信号至每个输出块之前，以预定定时输出同步码。该预定定时可以是例如通过与外部设备(未示出)的通信而设置的定时，或者可以是预先存储在存储器设备(未示出)中的定时。将从每行读取的数据量根据读取模式而不同，诸如像素阵列PA中的所有像素101 都被读取的情况、特定区域中的像素101被读取的情况、或减少数量的像素被读取的情况。 因此，通过为水平方向上的每次读取操作(即，为每行)增加同步码，行的开始可以容易由后续阶段中的处理电路识别，从而能够减少在采样数据时可能发生的错误。驱动信号生成单元703向同步信号生成单元701提供同步信号输出控制信号704， 并且向同步码添加单元702提供同步码添加控制信号705，以控制操作定时和同步码被添加的定时。图3是示出当数字信号从第一输出单元107或第二输出单元109输出时同步信号和同步码的状态的时序图。在图3中，“同步信号”表示从同步信号生成单元701输出的同步信号，“数字输出”表示从第一输出端子108或第二输出端子110-1和110-2输出的数字信号。与同步信号转换至高电平同步，从第一输出端子108或第二输出端子110-1和 110-2逐位地输出数字信号。在第一行的像素输出(从信号处理单元102提供的数字信号) 之前，从第一输出端子108或第二输出端子110-1和110-2输出同步码。当第一行的像素输出完成时，在第二行的像素输出之前，再次从第一输出端子108或第二输出端子110-1和 110-2输出同步码。这里，16位数据“1111000011110000”被添加作为同步码。通过接收该同步码，后续阶段中的处理电路可以识别特定行的数据传输的开始，从而减少获取数据时可能发生的错误。特别地，通过将同步码添加至每个输出块的输出，即使在输出块之间产生了关于信号输出的定时的错误，数据的头部也可以被识别。尽管在上述的示例中，为第一输出单元107和第二输出单元109 二者共同提供了同步信号生成单元701和同步码添加单元702，但是也可以为第一输出单元107和第二输出单元109分别提供同步信号生成单元和同步码添加单元。第三实施例图4是示出了根据另一实施例的配置的示例的框图。这里，示出了输出选择单元 105和后续部件的配置。在第二实施例中，在第一输出端子107的一侧提供了同步信号生成单元701和同步码添加单元702;然而，在该配置中，第一输出单元107的所有输出块由公共线路驱动，这可能导致信号的延迟，特别是当像素阵列PA的列的数量大时。另一方面，在图4示出的配置中，同步信号生成单元901和902以及同步码添加单元903和904设置在第一输出单元 107的两侧，以提高驱动该线路的驱动能力，从而减小延迟。同步信号生成单元901和902以及同步码添加单元903和904被驱动信号生成单元905控制。为了维持被设置得彼此远离的同步信号生成单元901和902之间以及同步码添加单元903和904之间的操作的同步性，同步信号生成单元901和902以及同步码添加单元903和904通过具有相同长度的线而连接至驱动信号生成单元905。即，在同步信号生成单元901和902之间以及在同步码添加单元903和904之间的信号的延迟相等。尽管图4中示出了提供了两个同步信号生成单元901和902以及两个同步码添加单元903和904的配置，但是三个或更多个同步信号生成单元和同步码添加单元可以被提 {共。
根据上面所述的这个实施例，通过添加同步码，数据的头部可以被识别，并且由于输出块之间的线路延迟导致的不利影响可被减小。更具体地，能够减少由于获取数据时输出块中的错误和非故意的各行之间数据获取的定时的差异所导致的不利影响，该错误和差异是由提供给每个输出块的同步信号和同步码的线路延迟导致的。第四实施例图5是示出了根据另一实施例的配置的示例的框图。这里，示出了输出选择单元 105和后续部件的配置。在该实施例中，在第一输出单元107的每个输出块中包括同步信号生成单元1002 和同步码添加单元1003。对于第二输出单元109的输出块，提供了共用的同步信号生成单元1006和同步码添加单元1007。设置在第一输出单元107的每个输出块中的同步信号生成单元1002和同步码添加单元1003、同步信号生成单元1006以及同步码添加单元1007由公共驱动信号生成单元1001控制。在该实施例中，与第二实施例中相同，同步码也被添加至每行像素输出(由信号处理单元102提供的数字信号)的头部。图6是示出了某一行的像素输出与同步信号之间的关系的时序图。图6中示出的同步信号输出控制信号1004和同步码添加控制信号1005是从驱动信号生成单元1001输出的。“同步信号”表示由同步信号生成单元1002生成的同步信号，而“传输信号”表示用于使输出选择单元105中的开关单元106将信号处理单元102输出的数字信号传送至第一输出单元107的信号。此外，“数字输出”表示从第一输出端子108输出的信号。在图6中，在同步信号输出控制信号1004变为高电平时，同步信号被输出。此后， 与开始生成同步信号之后的第二个周期的脉冲同步地，同步码添加控制信号1005变为高电平，并相应地输出同步码。这里，“1010”作为同步码被添加。在同步码的最后一位被输出后，传输信号立即与同步信号到高电平的转变同步地变为高电平。从而，从信号处理单元 102输出的数字信号被转换为串行数据并顺序地输出。此外，同步码可以不仅表明行的头部，还可以添加其它信息。图7示出了一个示例，其中除了关于行的头部的信息之外，关于输出块的位置的信息和关于像素输出的位的数量的信息也被添加作为同步码。用于识别行的头部的码“1010”被添加作为同步码的前 4位，然后用于识别输出块的码“00110”被添加。最后，用于表明像素输出的位的数量的码 “01010”被添加。在根据该实施例的配置中，由于相位关系在每个输出块中是完整的，所以输出块之间的相位控制可以被省略，从而减少后续阶段中处理电路上的负荷。第五实施例参考附图描述另一实施例。该实施例将集中描述输出选择单元的配置。在图1中示出的配置中，当信号要从第二输出单元109输出时，为各个列提供的信号处理单元102驱动相应的信号线104以将信号发送至第二输出单元109。然而，由靠近第二输出单元109的信号处理单元102驱动的信号线104具有较短的长度，而由远离第二输出单元109的信号处理单元102驱动的信号线104具有较长的长度。因此，从远离第二输出单元109的信号处理单元102输出的信号的传输速度可能会较
1低，这是不期望的。在该实施例中，从第二输出单元109的相同输出块输出信号的信号处理单元102 被配置为通过一个公共传输线连接至第二输出单元109。如图8中所示，多个列被布置为一个块，各个块由连接单元501连接，这隔开了不必要的部分的传输线。使用这样的配置，可以减少信号处理单元102上用于驱动线路的负荷，从而抑制传输速度的降低。连接单元501可以被配置为包括缓冲器，代替图8中示出的被配置为开关。当连接单元501包括缓冲器时，各块之间信号的连续性可以通过将每个缓冲器配置为具有同步功能并与时钟信号同步地将信号发送至下一缓冲器来维持(未示出)。图9中示出了另一示例性配置。在该配置中，单个传输线用于整个像素阵列PA，各个块由缓冲器连接。因此，可以抑制信号的传输速度的降低。此外，由于仅一个输出块被用在第二输出单元109中，所以第二模式中的功耗可以被进一步降低。特别地，当仅使用单个传输线时，由于第二输出端子110从第一列发送的信号开始顺序地输出信号，所以后续阶段中的处理电路不需要重排信号的顺序。第六实施例参考附图描述另一实施例。光电转换装置有时需要在部分读取模式下操作，在该模式下，信号从一部分成像区域读出。图10是示意性示出了作为成像区域的像素阵列PA以及信号处理单元102的示意图。将描述图10中示出的区域201被切出和读取的情况。当仅区域201被读取时，只要对应于该区域的列中的信号处理单元102操作就足够了。因此，通过设置省电状态，例如通过停止为读取操作中没有涉及的列中的信号处理单元102供电，光电转换装置1的功耗可以被降低。作为一个具体示例，可以关闭驱动模数转换器的比较器的电流。省电机制可以结合到每个信号处理单元102中，或可以为图1中示出的每个块提供。如果为每个块提供省电机制，则不需要读取信号的列中的信号处理单元 102可能会不期望地操作，但是这可以利用与为每个列提供省电机制相比更简单的配置来实现功耗的降低。此外，通过将读取操作中不涉及的输出块设置为省电状态，可以实现功耗的进一步降低。根据上面描述的该实施例，可以实现高速读取，同时抑制功耗的增加。第七实施例参考附图描述另一实施例。光电转换装置有时需要在缩减读取模式(reduced reading mode)下操作，在该模式下，从成像区域上其间隔已被增大的像素读取信号。图11是示意性地示出了每隔一列从像素读取信号时的像素阵列PA和信号处理单元102的示意图。假设从与画阴影线的信号处理单元102相对应的列中的像素读取信号。同样，在该实施例中，通过仅将要从中读取的信号的列中的信号处理单元102设置为工作状态，以及通过将其它列中的信号处理单元102设置为省电状态，可以减少功耗。信号处理单元102输出的信号可以从第一输出单元107或第二输出单元109输出。要使用的输出单元可以根据使用被选择。为了简化描述，已描述的是从执行读取操作的列中的所有像素读取信号的情况。然而，行选择单元103可以被驱动，以使得例如每隔一行从像素读取信号。第八实施例参考附图描述另一实施例。这里，考虑配备有与像素101相对应的滤色镜的光电转换装置。如图12中所示， 当使用拜耳图案(Bayer pattern)时(在该图案中，具有交替布置的红(R)像素和绿(G) 像素的像素行和具有交替布置的绿(G)像素和蓝(B)像素的像素行被交替布置)，如果每隔一列或每隔一行从像素读取信号，则存在没有获得其信号的颜色。因此，如图12所示，可以每隔两列或每隔两行从所选择的像素读取信号。这样做，可以获得所有颜色的信号。在该实施例中，与第七实施例相同，通过将要读取的信号的列中的信号处理单元 102设置为工作状态，以及通过将其它列中的信号处理单元102设置为省电状态，可以减少功耗。此外，从信号处理单元102输出的信号可以从第一输出单元107或第二输出单元109 输出。要使用的输出单元可以根据使用来选择。第九实施例参考附图描述另一实施例。图13是示出了根据该实施例的光电转换装置1”的配置的框图。光电转换装置1” 不同于图1中示出的光电转换装置1，区别在于，不是相邻列的信号处理单元102被布置为一个块，而是每隔一列的两个信号处理单元102被布置为一个块。提供了信号处理单元102、输出选择单元105、第一输出单元107A和107B、以及第二输出单元109A和109B，像素阵列PA位于它们之间。在像素阵列PA中，从左侧开始的奇数列中的像素所发送的信号从图13的下部示出的输出单元输出，而从左侧开始的偶数列中的像素所发送的信号从图13的上部示出的输出单元输出。为了概括讨论，彼此相邻的多个列(图13中为四列)布置为一个块，并且每个块被分成多个(图13中为两个)子块(例如，图13中的子块107A-1和107B-1，子块107A-2 和107B-2，等等)。每个子块对应于像素阵列PA中每隔一列的多个像素。因为第一输出端子108A和108B以及第二输出端子IlOA和IlOB被提供给各个子块，所以与每个块没有被分成子块时相比，可以以较高速度读取信号。这种每隔一列的多个信号处理单元102被选择并且布置为子块的配置的一个优点是，由设置在第一输出单元107A和107B和第二输出单元109A和109B的后续阶段中的处理单元(未示出)执行的操作是简单的，因为当提供以拜耳图案布置的滤色器时，仅R和 G的信号或G和B的信号从任一侧的子块输出。第十实施例接下来，将参考图14描述根据该实施例的图像拾取系统的概述。图像拾取系统800包括例如光学单元810、光电转换装置1000、图像信号处理单元 830、记录和通信单元840、定时控制电路单元850、系统控制电路单元860、以及重放和显示单元870。对于光电转换装置1000，使用上面实施例中描述的光电转换装置。光学单元810，其是诸如透镜之类的光学系统，将来自物体的光聚焦在光学转换装置1000的像素阵列上从而形成物体的图像，在像素阵列中，多个像素以二维方式被布置。 光电转换装置1000以基于从定时控制电路单元850发送的信号的定时，输出与聚焦在像素部分上的光相对应的信号。
光电转换装置1000输出的信号被输入作为处理电路的图像信号处理单元830。图像信号处理单元830然后执行操作，诸如根据由程序等定义的方法来重排信号的顺序。作为由图像信号处理单元830执行的处理的结果所获得的信号被发送至记录和通信单元840 作为图像数据。记录和通信单元840发送形成图像的信号至重放和显示单元870，以使重放和显示单元870播放电影或显示静态图像。重放和显示单元870还从图像信号处理单元830接收信号，并与系统控制电路单元860通信，以及执行用于记录信号以便在记录介质 (未示出)上形成图像的操作。系统控制电路单元860控制图像拾取系统800的整个操作，并且还控制光学单元 810、定时控制电路单元850、记录和通信单元840以及重放和显示单元870以驱动这些部件。此外，系统控制电路单元860具有例如作为记录介质的存储装置(未示出)，并且在存储装置上记录控制图像拾取系统800的操作所需的程序等。此外，在图像拾取系统800中， 系统控制电路单元860例如根据用户的操作提供用于切换驱动模式的信号。具体示例包括改变要读取或复位的行，根据电子缩放改变视角，以及为了电子图像稳定性而偏移视角。定时控制电路单元850基于由作为控制单元的系统控制电路单元860所执行的控制，控制光电转换装置1000和图像信号处理单元830的驱动定时。上述实施例是用于实现本发明的示例性实施例，并且可以以各种方式被修改或彼此结合，只要不偏离本发明的技术思想。尽管已经参考示例性实施例描述了本发明，但是应该理解本发明不限于所公开的示例性实施例。权利要求的范围应给予最宽的解释，从而包括所有这些修改和等同结构和功能。
权利要求
1.一种光电转换装置，包括像素阵列，其中多个像素被布置为行和列；与所述像素阵列的列相对应地设置的信号处理单元，所述信号处理单元包括将从所述多个像素输出的信号转换为数字信号的模数转换器；第一输出单元，具有多个第一输出端子和分别与所述多个第一输出端子相对应地设置的多个第一输出块；第二输出单元，具有一个或多个第二输出端子和分别与所述第二输出端子相对应地设置的一个或多个第二输出块；以及输出选择单元，用于选择性地将从信号处理单元输出的信号发送至第一输出单元或第二输出单元，其中第一输出端子的数量大于第二输出端子的数量，其中在彼此相邻的多个列中的信号处理单元被布置为一个块，其中所述多个第一输出块输出由属于同一个块的多个信号处理单元输出的信号，以及其中所述第二输出块输出由属于不同的块的多个信号处理单元输出的信号。
2.根据权利要求1所述的光电转换装置，其中，在第一模式下，输出选择单元将从信号处理单元输出的信号发送至第一输出单元，以及其中，在第二模式下，输出选择单元将从信号处理单元输出的信号发送至第二输出单兀。
3.根据权利要求2所述的光电转换装置，其中，当要从所述像素阵列中的所有所述多个像素读取信号时，执行第一模式下的操作，以及其中，当要从所述像素阵列中的所述多个像素中的部分像素读取信号时，执行第二模式下的操作。
4.根据权利要求1所述的光电转换装置，还包括 同步信号生成单元，用于输出同步信号；以及同步码添加单元，用于与所述同步信号同步地将同步码添加至从第一输出单元和第二输出单元输出的信号。
5.根据权利要求4所述的光电转换装置，其中所述同步信号生成单元包括锁相环电路，并使用从所述锁相环电路输出的信号作为同步信号。
6.根据权利要求4所述的光电转换装置，其中所述同步码添加单元与所述像素阵列的行相对应地添加同步码。
7.根据权利要求1所述的光电转换装置，其中所述信号处理单元输出所述数字信号作为并行数据，并且其中所述多个第一输出块和所述第二输出块将所述并行数据转换为串行数据，并且分别从所述多个第一输出端子和所述第二输出端子输出所述串行数据。
8.根据权利要求1所述的光电转换装置，其中所述信号处理单元具有降噪电路，其减少从所述多个像素输出的信号中的噪声，并将信号发送至所述多个模数转换器。
9.根据权利要求1所述的光电转换装置，其中所述输出选择单元具有公共传输线，该公共传输线将属于不同的块的多个信号处理单元连接至第二输出单元。
10.一种图像拾取系统，包括 根据权利要求1所述的光电转换装置；光学系统，被配置用于在所述光电转换装置的像素部分上形成图像；以及图像信号处理单元，被配置用于通过处理从所述光电转换装置输出的信号来生成图像数据。
11.一种光电转换装置，包括像素阵列，其中多个像素被布置为行和列；与所述像素阵列的列相对应地设置的信号处理单元，所述信号处理单元包括将从所述多个像素输出的信号转换为数字信号的模数转换器；第一输出单元，具有多个第一输出端子和分别与所述多个第一输出端子相对应地设置的多个第一输出块；第二输出单元，具有一个或多个第二输出端子和分别与所述第二输出端子相对应地设置的一个或多个第二输出块；以及输出选择单元，用于选择性地将从信号处理单元输出的信号发送至第一输出单元或第二输出单元，其中第一输出端子的数量大于第二输出端子的数量， 其中每隔一列的多个信号处理单元被布置为一个块，其中所述多个第一输出块输出由属于同一个块的多个信号处理单元输出的信号，以及其中所述第二输出块输出由属于不同块的多个信号处理单元输出的信号。
12.根据权利要求11所述的光电转换装置，其中，在第一模式下，所述输出选择单元将从信号处理单元输出的信号发送至第一输出单元，以及其中，在第二模式下，所述输出选择单元将从信号处理单元输出的信号发送至第二输出单元。
13.根据权利要求12所述的光电转换装置，其中，当要从所述像素阵列中的所有所述多个像素读取信号时，执行第一模式下的操作，以及其中，当要从所述像素阵列中的所述多个像素中的部分像素读取信号时，执行第二模式下的操作。
14.根据权利要求11所述的光电转换装置，还包括 同步信号生成单元，用于输出同步信号；以及同步码添加单元，用于与所述同步信号同步地将同步码添加至从第一输出单元和第二输出单元输出的信号。
15.根据权利要求14所述的光电转换装置，其中所述同步信号生成单元包括锁相环电路，并使用从所述锁相环电路输出的信号作为同步信号。
16.根据权利要求14所述的光电转换装置，其中所述同步码添加单元与所述像素阵列的行相对应地添加所述同步码。
17.根据权利要求11所述的光电转换装置，其中所述信号处理单元输出所述数字信号作为并行数据，并且其中所述多个第一输出块和所述第二输出块将所述并行数据转换为串行数据，并且分别从所述多个第一输出端子和所述第二输出端子输出所述串行数据。
18.根据权利要求12所述的光电转换装置，其中所述信号处理单元具有降噪电路，其减少从所述多个像素输出的信号中的噪声， 并将所述信号发送至所述多个模数转换器。
19.根据权利要求11所述的光电转换装置，其中所述输出选择单元具有公共传输线，该公共传输线将属于不同的块的多个信号处理单元连接至第二输出单元。
20.一种图像拾取系统，包括 根据权利要求11所述的光电转换装置；光学系统，被配置用于在所述光电转换装置的像素部分上形成图像；以及图像信号处理单元，被配置用于通过处理从所述光电转换装置输出的信号来生成图像数据。
全文摘要
本公开涉及光电转换装置和图像拾取系统。一种光电转换装置，包括具有多个模数转换器的信号处理单元；第一输出单元，具有多个第一输出端子，并包括与第一输出端子相对应设置的第一输出块；以及第二输出单元，具有一个或多个第二输出端子，并包括与第二输出端子相对应设置的第二输出块。
文档编号H04N5/363GK102387319SQ201110254530
公开日2012年3月21日 申请日期2011年8月26日 优先权日2010年8月27日
发明者小林大祐, 山崎善一 申请人:佳能株式会社