专利名称：基于PCIe 桥的多路IP 视频编码卡的制作方法
技术领域：
本发明涉及视频数据处理技术领域，特别涉及一种基于PCIe桥的多路IP视频编码卡。
背景技术：
目前，基于网络交换的多路图像处理器具有网络视频信号处理能力，几乎可以接入不限量的网络视频信号，其采用软件对网络视频信号进行处理，具体流程为步骤1、软解具有相应功能的软件将网络编码压缩视频数据解码为通用格式的网络视频信号，使得网络视频信号的接入种类不受限制，通过对客户提供的SDK进行二次开发，网络视频信号的接入更加灵活。步骤2、软编对于软解后的通用格式的网络视频信号，具有相应功能的软件再将其编码为网络编码压缩视频数据，使编码后的视频数据在公司级产品内部传输处理并显
7J\ ο上述软解和软编技术的优点是代码资源丰富，使用灵活，在出现问题的情况下也容易控制。软编的缺点是对于通用的CPU编码，由于没有专有硬核编码器支持，画质和码流都难以控制，速度上也有延时，不得不牺牲某一方面而换取另一方面的提高，且受限于处理器的处理速度，难以同时处理多路网络视频信号。
发明内容
本发明提出了一种基于PCIe桥的多路IP视频编码卡，用硬件实现对网络视频信号的压缩编码。本发明基于PCIe桥的多路IP视频编码卡，包括PCIe桥接芯片，用于通过计算机的PCIe接收视频数据和控制信息，将所述视频数据通过PCIe发送至FPGA芯片，将所述控制信息通过PCIe发送至视频编解码芯片，并将视频编解码芯片通过PCIe发来的编码后的视频数据再通过PCIe输出至计算机；FPGA芯片，用于通过PCIe接收所述视频数据，并将接收到的所述视频数据转发至视频编解码芯片；视频编解码芯片，用于通过PCIe接收所述控制信息，按照所述控制信息对所述 FPGA芯片发来的视频数据进行编码，再将编码后的视频数据通过PCIe发送至所述PCIe桥接芯片。优选地，所述视频数据有η路，所述视频编解码芯片的个数是η个，所述FPGA芯片还用于对接收到的所述视频数据进行解包，并将解包后的各路视频数据分发给各所述视频编解码芯片，所述PCIe桥接芯片还用于将各视频编解码芯片通过PCIe发来的各路视频数据打包后再通过PCIe输出至计算机。优选地，所述FPGA芯片还用于对通过PCIe接收到的所述视频数据进行色彩空间转换后再转发至所述视频编解码芯片。优选地，所述视频编解码芯片为H. 264视频编解码芯片。本发明基于PCIe桥的多路IP视频编码卡，包括PCIe桥接芯片、FPGA芯片和视频编解码芯片，其中，PCIe桥接芯片用于与计算机之间的数据交互，FPGA芯片对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现，又由于采用了 PCIe桥接芯片，整个方案实现方式灵活，卡的开发周期短，且具有良好的可扩展性。
图1是本发明基于PCIe桥的多路IP视频编码卡的结构示意图；图2是本发明基于PCIe桥的多路IP视频编码卡与计算机之间数据处理的关系图。
具体实施例方式为了描述方便，将本发明基于PCIe桥的多路IP视频编码卡简称为IP卡，此处的 IP是网络的意思，PCIe桥即PCIe桥接芯片。本IP卡通过金手指插在计算机或服务器的 PCIe插槽上，作用是代替计算机软件实现视频数据的编码压缩。下面结合附图和实施例详细解释本发明。本发明基于PCIe桥的多路IP视频编码卡，如图1所示，包括PCIe桥接芯片，用于通过计算机的PCIe接收视频数据和控制信息，将所述视频数据通过PCIe发送至FPGA芯片，将所述控制信息通过PCIe发送至视频编解码芯片，并将视频编解码芯片通过PCIe发来的编码后的视频数据再通过PCIe输出至计算机；FPGA芯片，用于通过PCIe接收所述视频数据，并将接收到的所述视频数据转发至视频编解码芯片；视频编解码芯片，用于通过PCIe接收所述控制信息，按照所述控制信息对所述 FPGA芯片发来的视频数据进行编码，再将编码后的视频数据通过PCIe发送至所述PCIe桥接芯片。由图1及上述描述可知，PCIe桥接芯片一端通过PCIe与计算机相连，一端通过 PCIe分别与FPGA芯片和视频编解码芯片相连，FPGA芯片和视频编解码芯片也相连，从而连构成了本IP卡。其中，PCIe桥接芯片与计算机、FPGA芯片和视频编解码芯片之间的连接都是采用PCIe。如图2所示，计算机或服务器把接收到的采用非标视频编码技术编码的多路视频数据解压缩为YUV或者RGB数据格式后，再连同解码后的音频数据(可有可无，根据系统定)和控制信息，一起按照PCIe传输协议打包。其中，每路视频数据需要打上该路的标示 (如视频1、视频2、视频n-1、和视频η)，以区别其他路视频数据，对应视频数据的音频数据也要打上同该路视频数据相同的标示。计算机打包后的数据通过PCIe总线传输给PCIe桥接芯片(此时，PCIe桥接芯片接收数据的端口作为PCIe桥接芯片的根联合体root complex)，PCIe桥接芯片根据配置直接把下行(可以理解为计算机传给IP卡的数据流方向)数据分发给FPGA芯片，FPGA芯片通过PCIe的IP核解析出各路音视频数据并分发至各视频编解码芯片。控制信息通过 PCIe桥接芯片直接传输给各视频编解码芯片。各视频编解码芯片按照控制信息对各路音视频数据进行视频编码压缩处理，并将处理后的音频数据和视频数据打包在一起。打包后的音视频数据通过PCIe传给PCIe桥接芯片(此时PCIe桥接芯片接收数据的端口作为PCIe 桥接芯片的endpoint)，PCIe桥接芯片把音视频数据按照PCIe格式桥接到根联合体root complex,根联合体root complex将音视频数据通过金手指传回给计算机的PCIe插槽，由计算机进行后续的多路网络组包输出。FPGA芯片和PCIe桥接芯片之间的PCIe根据视频数据路数的不同采用不同的规格，如 X1、X4、X8。本发明采用PCIe桥接芯片来完成与计算机、与FPGA芯片、与视频编解码芯片之间的数据交互。IP卡整体架构简单，数据流清晰，模块控制方便。作为一个优选的实施例，所述视频编解码芯片为H. 264视频编解码芯片，即采用 H. 264编码技术的视频编解码芯片。若视频编解码芯片的功能有欠缺，所述FPGA芯片可以通过增加相应功能予以补充，如对解析出的音视频数据进行色彩空间转换等等处理。采用本IP卡对音视频数据进行编码，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现。以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
权利要求
1.一种基于PCIe桥的多路IP视频编码卡，其特征在于，包括PCIe桥接芯片，用于通过计算机的PCIe接收视频数据和控制信息，将所述视频数据通过PCIe发送至FPGA芯片，将所述控制信息通过PCIe发送至视频编解码芯片，并将视频编解码芯片通过PCIe发来的编码后的视频数据再通过PCIe输出至计算机；FPGA芯片，用于通过PCIe接收所述视频数据，并将接收到的所述视频数据转发至视频编解码芯片；视频编解码芯片，用于通过PCIe接收所述控制信息，按照所述控制信息对所述FPGA芯片发来的视频数据进行编码，再将编码后的视频数据通过PCIe发送至所述PCIe桥接芯片。
2.根据权利要求1所述的基于PCIe桥的多路IP视频编码卡，其特征在于，所述视频数据有η路，所述视频编解码芯片的个数是η个，所述FPGA芯片还用于对接收到的所述视频数据进行解包，并将解包后的各路视频数据分发给各所述视频编解码芯片，所述PCIe桥接芯片还用于将各视频编解码芯片通过PCIe发来的各路视频数据打包后再通过PCIe输出至计算机。
3.根据权利要求1所述的基于PCIe桥的多路IP视频编码卡，其特征在于，所述FPGA 芯片还用于对通过PCIe接收到的所述视频数据进行色彩空间转换后再转发至所述视频编解码芯片。
4.根据权利要求1或2或3所述的基于PCIe桥的多路IP视频编码卡，其特征在于，所述视频编解码芯片为H. 264视频编解码芯片。
全文摘要
本发明公开了一种基于PCIe桥的多路IP视频编码卡，包括PCIe桥接芯片、FPGA芯片和视频编解码芯片，其中，PCIe桥接芯片用于与计算机之间的数据交互，FPGA芯片对多路视频数据进行解包和分包，视频编解码芯片对各路视频数据进行编码。本发明用上述硬件电路实现对视频数据的编码压缩，相比软件编码，速度延时小，画质和码流容易控制，如果需要对多路视频数据同时处理，通过增加视频编解码芯片即可实现，又由于采用了PCIe桥接芯片，整个方案实现方式灵活，卡的开发周期短，且具有良好的可扩展性。
文档编号H04N7/24GK102364947SQ20111030555
公开日2012年2月29日 申请日期2011年10月10日 优先权日2011年10月10日
发明者杨灯, 林新翔 申请人:广东威创视讯科技股份有限公司