用于执行扩频时钟控制的装置和方法

用于执行扩频时钟控制的装置和方法
【专利摘要】一种终端，包括控制逻辑用于控制锁相环以输出扩频时钟信号。控制逻辑通过调整锁相环的至少一个参数来控制扩频时钟信号的产生。参数可以是锁相环的电荷泵设定或者环路滤波器电容，或者他们的数字等同物。参数的调整减少通信频谱的预先确定部分。预先确定部分可以位于分配给特定信道的频率的范围内，并且在这个范围内频谱的减少可以用来减少与时钟谐波相关联的噪声。
【专利说明】用于执行扩频时钟控制的装置和方法
【技术领域】
[0001]本文描述涉及处理信号的一个或多个实施例。
【背景技术】
[0002]时钟电路被用于在电子系统中同步或者控制各种功能的性能。这些系统包括但不限于通过各种信道执行无线通信的移动设备。在典型的无线设备中，显示时钟、外围部件时钟、存储器时钟和中央处理单元(CPU)时钟能够产生降低平台无线连接的效率的干扰。
[0003]主要的干扰源来自这些时钟的谐波。这些谐波可以覆盖一个或多个无线(无线电)信道的频率范围。该覆盖可以显著地减少信道的数据速率和/或操作范围，因而降低通信质量或者限制设备容量。
[0004]许多这样的时钟使用称作扩频时钟(SSC)的技术，是为了减少时钟谐波的能量级别并遵从对电磁发射的管理限制。然而，这个技术通过将谐波能量扩展到无线电信道，通常增加了对在相同系统中的无线接收器的干扰。
【专利附图】

【附图说明】
[0005]图1显示了用于产生扩频时钟信号的装置。
[0006]图2显示了用于在不同的操作模式中产生扩频时钟信号的控制信息。
[0007]图3显示了在一个操作模式示例中的状态的进展。
[0008]图4显示了用于在图3的模式中的状态的时钟信号频率。
[0009]图5显示了用于控制扩频时钟的方法的一个实施例。
[0010]图6显示了用于控制扩频时钟的方法的另一个实施例。
[0011]图7显示了可能在时钟信号的各种谐波中存在的噪声的示例。
[0012]图8显示了用于扩频时钟的锁定模式图的示例。
[0013]图9显示了为由图8的锁定模式图产生的信道在时钟频谱中形成陷波(notch)。【具体实施方式】
[0014]图1显示了在电子系统中用于控制扩频时钟(SSC)信号的产生的装置的一个实施例。所述电子系统例如可以包括若干移动终端中的任一个，例如智能电话、无线电话、个人数字助理、平板电脑终端、pod类型终端、导航系统、膝上或笔记本计算机以及其它。系统也可以是固定的或者便携式的，例如但不限于台式计算机或者其他类型的嵌入式处理装置。
[0015]可以产生频谱扩展时钟信号以允许时钟保持可用，而在同时将在无线电信道中的干扰减少至少预先确定量。通过控制包含于装置中的锁相环(PLL)的一个或多个参数，产生SSC时钟信号。
[0016]按照图1的实施例，装置包括锁相环(PLL)电路，其具有鉴相器1、电荷泵2、环路滤波器3、振荡器4、以及两个除法器电路。第一除法器电路5用预先确定值η除来自VCO的扩展时钟信号输出。被除的时钟信号沿着反馈路径被发送到鉴相器的两个输入中的一个。第二除法器电路6用预先确定值m除参考时钟信号，m可以是与η相同或不同的值。被除的参考时钟信号被输入到鉴相器的另一输入。
[0017]鉴相器比较被除的时钟信号和被除的参考信号的相位和/或频率，并且产生差信号用于输入到电荷泵。差信号可以是上行信号(up signal)或者下行信号(down signal),或者是指示在被除的时钟和参考信号之间的差异的另一种类型的信号。
[0018]基于来自鉴相器的差信号，电荷泵可以向低通滤波器供应(source )电流或者从其吸收电流。例如，如果被除的时钟信号小于被除的参考信号，那么电荷泵可以将电流供应到低通滤波器。相反地，如果被除的时钟信号大于被除的参考信号，那么电荷泵可以从低通滤波器吸收电流。
[0019]环路滤波器可以是，例如，由与电阻器并联耦合的电容器制成的低通滤波器。当低通滤波器接收到来自电荷泵的供应电流时，对电容器的电压充电。当从低通滤波器的电容器供应电流时，电容器电压降低。电容器的充电或放电产生用于控制VCO的控制信号。同样，低通滤波器的电容器和电阻器形成可以从VCO控制信号中移除杂散成分的低通滤波器。在其他实施例中，可以使用带通、高通或者其他类型的滤波器。
[0020]振荡器例如可以是电压控制震荡器，其基于从低通滤波器输出的控制信号输出时钟信号。根据鉴相器的输出是上行信号还是下行信号，VCO增加或者降低时钟信号的频率。继续由鉴相器执行的比较，直到两个输入信号在频率上相等，因此产生设定到期望的信道/频率的稳定时钟信号输出。在其它实施例中，可以使用与VCO不同的振荡器。
[0021]从VCO输出的时钟信号可以对应于或者作为:用于产生同步或者控制主机系统的功能的扩频时钟信号的依据。根据一个实施例，时钟信号频率可以被表达为=Fout= (n/m).Fref0
[0022]为了基于从PLL输出的时钟信号实现扩频时钟，数字控制逻辑7基于例如在主机系统操作过程中某一时刻的操作的要求模式，来调整PLL的一个或多个参数。按照一个实施例，可以基于存储在扩展简档存储装置8中的控制信息来判定将为每个模式调整的参数，扩展简档存储装置8可以位于控制逻辑7内或者耦合到控制逻辑7。简档存储装置可以是存储器、一组寄存器、逻辑机或者任何其他实现方式。
[0023]图2显示了存储在简档存储装置中的控制信息的示例，所述控制信息用于控制PLL的一个或多个参数。控制信息可以包括多组参数，每组针对主机系统的操作的多个模式中的相应一个控制PLL的操作(并且因此产生扩频时钟)。在图2中，多组参数被概念化地显示为不同的简档，其中简档O定义了用于在系统的初始操作模式中的不同状态的一组PLL参数，简档I定义了用于在下一操作模式中的不同状态的一组PLL参数，等等。
[0024]考虑到在任何给定的操作模式之内可以要求不同的参数设定用于PLL，简档的数量可以等于或者不同于模式。此外，或者作为替代，简档可用于控制针对主机设备中的不同平台的PLL时钟。例如，当主机系统是移动终端时，PLL可以用于对不同的平台产生不同的扩频时钟。这被证明对于某些片上系统(SOC)应用是特别有用的。
[0025]同样，将要由简档设定或者调整的参数从状态到状态、从模式到模式、和/或从平台到平台可以是相同的或者不同的。为了解释的目的，可以从状态到状态和/或从模式到模式设定或者调整一个或多个除法器值和/或一个或多个电荷泵设定。
[0026]再次参考图2，简档O定义了用于具有k个状态s0、sl...sk的初始操作模式的PLL参数。按照一个实施例，每个状态可以设定三个参数，也就是要求沿着扩展方向转变到下一状态的时钟周期、要求沿着扩展的相反方向转变到下一状态的时钟周期、以及一组PLL参数。对于第i状态Si，这些被显示为c1、ci’和plli。PLL参数plli可以是但不限于除法器5的η值和除法器6的m值，以及对应于电荷泵的操作的设定。对于数字PLL可以以其它方式实现相同的机制。
[0027]在操作的第一模式中剩下的状态Si到sk具有对于这些参数的设定，对于同一扩展简档，取决于特定的状态，这些参数可能全部是不同的或者这些参数中的一些可以是相同的。对于主机系统的其它操作模式，剩下的简档可以具有相同的或者不同数量的参数，被用来为不同的扩展简档控制PLL。数字控制逻辑7基于来自简档存储装置的输入c1、ci’和plli产生一组PLL控制参数Pi。控制参数集Pi被发送到PLL。这些PLL控制参数Pi可以是但不限于:对应于除法器值、电荷泵电流或者环路滤波器电容的设定。对于其他类型的PLL (例如数字PLL)，可以由数字控制逻辑产生不同的PLL参数Pi。可以通过数字状态机或者其他类型的控制实现控制逻辑。
[0028]图3显示了主机系统的一个操作模式的状态图的示例，其中对于显示在图2的一个简档，参数k=3。给定了这一参数，状态图将会有四个状态(sO到s3)，而参数存储在简档存储装置中的对应简档中。数字控制逻辑负责从一个状态转换到下一状态。在一时期内顺序执行四个状态，所述顺序是迭代的。图4显示了在这一时期内的时钟信号频率。
[0029]参考图3和4，在sO状态，控制逻辑7针对初始状态sO可以将PLL参数设定为值PO。这些参数使PLL的输出时钟信号被设定为频率fO。
[0030]当主机系统从sO转变到状态Si，除法器和电荷泵参数被设定用来使PLL时钟信号被设定到频率H。根据一个示例，频率从fO到Π的转变大体上是线性的。然而，在其他实施例中，这种转变可以遵循预先确定的曲度或者可以是非线性的。根据扩展的方向，状态机将会在Cl时钟周期之后执行从状态Si到s2的转变，或者Cl’时钟周期之后从状态Si到
sOo
[0031]当主机系统从Si转变到状态s2时，除法器和电荷泵参数被设定为使得PLL时钟信号被设定到频率f2。从状态Si到s2的转变发生地相对快速。这反过来造成PLL的频率输出中的输出改变成比例地加快，因此允许扩频时钟与用于控制扩频时钟的许多其他技术相比具有更快的响应时间。这可能具有以待更详细描述的方式提高性能和/或减少干扰的效果。
[0032]当主机系统从Si转变到状态s3时，除法器和电荷泵参数被设定使PLL时钟信号被设定到频率f3。因此从状态s2到s3的转变与从状态Si到s2的转变相比可以发生得更慢，并且因此在f2和f3之间的转变比在fl和f2之间的转变更慢。
[0033]在这个示例中，从s3到sO的后续状态转变产生至少大体上与从状态sO到s3发生的频率改变是镜像的频率到频率的改变。当然，在其他实施例中，对不同的状态和/或频率转变可以执行不同的状态传输，和/或对于主机系统的不同操作模式可以使用不同的简档。现在将会给出如何控制电荷泵参数以调整PLL的时钟信号输出的具体解释。
[0034]图5显示了用于控制产生扩频时钟信号的方法的一个实施例。这个方法可以由图2的电路基于在图3和图4的简档和参数执行，或者可以由另一电路和/或另一组简档或者参数执行。在这个实施例中，通过使用改变电荷泵设定的简档来控制VCO的转换速率(其产生时钟信号)，以实现增加开环VCO转换速率。以控制扩频时钟的改变速率的方式控制电荷泵在一些应用中可以产生更快的响应时间，因此导致提高的性能。
[0035]初始操作包括识别主机系统的操作的当前模式(框210)。当然，操作模式取决于系统。例如，如果系统是移动终端(例如智能电话)，则操作模式可以正在执行语音通话，传输文本消息或者访问互联网。在这些模式中的任何一个中，为了支持电话的不同操作，需要操作的不同状态，例如，发送器-接收器使用、呼叫连接处理、各种寻呼功能等。
[0036]一旦操作模式已经被识别，系统的控制器或者处理器可以从存储区域选择对应于操作模式的简档(框220)。这个控制器或者处理器例如可以对应于数字逻辑7，而存储区域可以对应于简档存储装置8。如图2所解释性显示的，简档存储装置可以存储多个简档，每个被分配用来为对应的操作模式控制扩频时钟的操作。
[0037]同样，如图2所示，每个简档可以包括用于控制PLL的一个或多个参数的值。按照本实施例，对应于当前操作模式的简档使得控制逻辑为在该模式内的多个状态中的至少两个状态创造不同的电荷泵设定。例如，在图示的情况下，其中k=3，并且所选的简档是图2中的简档1，在这个模式中可以包括电荷泵设定的四个不同值PO到P3用于四个对应的操作状态s0到S3。同样，如由这个简档所控制的，电荷泵设定在包括由简档中的参数c和c’指示的对应时钟周期的时期内改变。
[0038]一旦已经选择了简档，在对应于简档中指定的时钟周期的时间，以及在对应于这些时钟周期的不同状态，控制器或者处理器(例如，控制逻辑7)可以调整电荷泵设定(框230)。在k=0的情况下，仅一个电荷泵设定可以应用于对应于一个频率的一个状态。在其他情况下，当k>l时，可以如前所解释地应用各种电荷泵设定。
[0039]通过控制电荷泵反过来控制在扩频时钟中的改变，可以产生在时钟信号频率中的更快的和更有效的调整。从图4看这是明显的，其中在这个图示的非限制性的情况中，根据高斜率(例如快速转换速率)的转变线，在PLL输出频率fl和f2之间的改变快速发生(在Si和s2之间)。这与用于控制扩频时钟的其他方法相反，所述其他方法根据更低斜率的转变控制PLL输出频率，其反过来允许更大量的信道干扰。本实施例的更快响应时间可以消除大量这样的干扰，允许大大提高信道信号质量。
[0040]电荷泵设定可以通过改变泵电流来控制PLL的电荷泵。在这样的情况下，PLL参数Pi可以提供电流舵型数字模拟转换器(DAC)的数字控制，其影响在每个参考时钟周期供应给环路滤波器的充电电流或者放电电流的振幅。
[0041]在框230操作的同时，或者在这个框之前或者之后，可以可选地采取额外的调整。额外的调整可以包括利用在当前操作模式的每个状态的电荷泵设定的相应设定来调整一个或多个其他PLL设定(框240)。一个或多个其他PLL设定可以是分别用于VCO时钟信号和参考信号的一个或者两个除法器5和6的值。在一些情况下，这个可选的框可以提供对VCO输出频率的转换速率，以及因此对将要被执行的扩频时钟的甚至更大的控制。像电荷泵设定，除法器值可以由控制逻辑7基于存储在简档存储装置8中的简档进行控制。
[0042]在当前操作模式完成之后，基于将要检测的后续操作模式的存储简档，可以继续进行控制(框250)。如所解释的，这可以涉及控制电荷泵设定，包括或不包括在后续模式之内的各种状态下对其他PLL参数的调整。如果仅有一个PLL包含于主机系统中，那么控制逻辑可以基于存储在简档存储装置中的其他简档控制PLL设定，用于多个不同系统平台中的每个，在系统待执行的功能内或者为了系统待执行的功能。
[0043]图6显示了用于控制扩展频率时钟信号的产生的方法的另一个实施例。这个方法类似于图5的方法，除了不是控制电荷泵的设定，而是以预先确定的方式改变环路滤波器电容。在这个实施例中，基于为各自的操作模式和状态存储在简档中的值，改变环路滤波器电容器设定。因此，在图6中，可以以类似于框210、220、240和250的方式执行框310、320、340和350，但是框330不同，在于它涉及调整PLL环路滤波器电容。
[0044]例如，环路滤波器电容可以由最小值的电容器并联一组每个带有单独的控制开关的二进制加权的电容器实现。当所有的开关打开时，仅仅最小值电容器是环路滤波器的一部分。这个设定可以用于更快的VCO频率改变。当所有的开关闭合时，环路滤波器电容最大化，其可以对应于具有常规扩展频率改变速率的PLL操作。
[0045]就像图5的方法，从状态到状态和/或从模式到模式控制环路滤波器电容相比较于其他方法可以用来增加VCO的转换速率，因此导致提高信号质量和/或减少干扰。
[0046]另一个实施例对应于用于控制扩频时钟信号的产生的方法，其中在主机系统的操作模式的一个或多个状态中，电荷泵设定和环路滤波器电容两者都改变。此外，一个或多个除法器值和/或其他PLL参数可以与电荷泵和环路滤波器电容设定一同被改变，作为进一步控制(例如，基于给定的应用，增加或者甚至减少)VCO输出频率的转换速率的方式。
[0047]为了存储在前面讨论的简档中，在各种操作条件下，可以预先确定用于产生扩频时钟信号而调整的参数(或多个参数)。可以在简档中选择参数，用于减少对应于在通信频带或者协议中的一个或多个预先确定的信道的部分频谱。
[0048]按照一个实施例，将被减少的部分频谱对应于包括噪声的预先确定的信道的频谱部分，更具体地说，时钟信号的一个或多个存在噪声的谐波。例如，将被设定的至少一个参数可以是或者影响电压控制的振荡器的转换速率，例如在与分配到通信信道的频率范围中的一个或多个频率一致的扩频时钟信号中的一个或多个谐波处，转换速率可以增加所减少的噪声的量。
[0049]虽然这一减少可能移除时钟频谱本身的一部分，但是，可以剩下充足的未减少的频谱部分以允许遵从电磁发射规定，同时通过调整转换速率仍然提供减少的噪声级别。在其他的实施例中，在分配给信道的频率范围之内，可以调整不同于转换速率的参数以实现噪声减少。
[0050]图7显示了可以在无线频谱的大量使用的部分中的时钟信号的各种谐波中存在的噪声的示例。如所显示的，这个噪声可以归因于各种因素，包括但不限于外围时钟、CPU时钟、像素时钟和存储器时钟中的一个或多个。在这些谐波中的噪声趋于降低无线电性能。为了减少这一噪声，可以减少信号频谱的一部分(而其他部分可以大体上不受影响)以产生具有来自时钟的更小干扰但是具有本质相同功能的频谱。
[0051]图8显示了按照一个或多个前述实施例控制逻辑如何控制锁相环的一个或多个参数以增加VCO的转换速率的锁定模式图。在这个图中，对照频率来绘制时钟周期。基于由控制逻辑做出的调整，如在图的画圈部分的大体垂直的斜率可明显看出，在合适的扩频时钟信号上PLL极快地锁定。
[0052]如图9所示，锁定发生的加速速率导致在分配到特定信道的频率范围内形成陷波X。该图中的箭头显示了频谱能量减少的程度，其造成在这一部分无线电频率范围的时钟谐波噪声的对应减少。
[0053]在这个示例中，减少的程度代表了箭头的垂直长度。然而在其他实施例中，由控制逻辑做出的调整可以造成在陷波内的干扰能量的消除或者近似消除。例如，可以借助或者不借助除法器值调整，控制环路滤波器和/或电荷泵设定，以在对应的信道清除部分时钟频谱用于无线电传输，同时减少噪声。
[0054]按照另一个实施例，计算机可读介质可以存储包括用于实现本文描述的任何前述方法实施例的代码的程序。计算机可读介质可以是非暂时性介质，例如各种存储设备或介质中的任何一个，例如，内部存储器、外部存储设备等。可替换地，程序的代码可以被嵌入在例如通过网络传输的流式或者可下载信号中。
[0055]程序可以包括:第一代码，用于判定电子系统的模式；第二代码，用于从存储区域接收信息；以及第三代码，用于基于从存储区域接收的信息，调整锁相环的至少一个参数。一个参数可以是锁相环的电荷泵设定或者环路滤波器电容中的至少一个，用来控制电子系统中的扩频时钟。
[0056]此外，第三代码可以调整至少一个参数以造成电压控制的振荡器的转换速率提高，电压控制的振荡器用于输出对应于扩频时钟信号的信号。可以将转换速率提高这样一个量:其在对应于预先确定的通信信道的频率范围内的一个或多个频率处的扩频时钟信号中，抑制或者消除至少一个谐波。
[0057]按照一个或多个前述实施例，用于调整PLL的设定的控制逻辑可以接收状态信号，其指示主机系统的当前操作模式、在给定模式中的当前状态、和/或与模式状态相关联的当前和下个频率。基于这个状态信号，为了调整PLL设定，控制逻辑可以判定访问什么简档。
[0058]或者，可以提供简档控制器，以使简档设定基于状态信号从简档存储装置8输出，从而控制逻辑可以这些设定应用到PLL的各个部分，用于控制扩频时钟。同样的，按照另一个实施例，可以以软件、硬件或者两者来实现控制逻辑对PLL设定的调整。
[0059]本文所描述的一个或多个实施例与其他方法相比可以实现提高的性能。例如，这些实施例可以不采用耦合到PLL的输出的相位插值器实现。在一些环境中这些插值器被证明是有用的。然而，已经发现它们消耗能源并且增加了主机系统的成本和复杂度。这些实施例也可以采用数字PLL实现。
[0060]同样的，本文描述的一个或多个实施例可以允许改善扩频时钟的定制化用于各种应用，例如平台、操作模式、在每个模式中的状态等等。
[0061]在本说明书中对“实施例”的任何引用意思是结合实施例描述的特定特征、结构或者特性包含于本发明的至少一个实施例中。在本说明书中各处出现的这种短语不需要全部指相同的实施例。进一步的，当结合任何实施例描述特定特征、结构或者特性时，主张的是结合其他实施例实现这种特征、结构或者特性是在本领域技术人员的视界之内。一个实施例的特征可以与一个或多个其他实施例的特征组合，以形成新的实施例。
[0062]此外，为了便于理解，某些功能框可以被描绘为独立的框；然而，这些独立描绘的框不需要依照本文讨论或者呈现的次序建造。例如，一些框可能可以以替代的次序执行、同时执行，等等。
[0063]尽管参考若干解释性的实施例已经在这里描述了本发明，但应当理解本领域的技术人员可以设计大量其他修改和实施例，其将会落在本发明的原理的精神和范围之内。更具体地，在前述公开、附图和随附权利要求的范围内可以对主题组合布置的组件和/或布置进行合理的变化和修改，而不偏离本发明的精神。除了对组件和/或布置中变化和改变，对于本领域的技术人员而言替代使用也是明显的。
【权利要求】
1.一种装置，包括: 信号输出端；以及 控制逻辑，其用于调整锁相环(PLL)的至少一个参数，以控制电子系统中的扩频时钟，其中: 所述至少一个参数是所述锁相环的电荷泵设定或者环路滤波器设定， 所述控制逻辑通过经由耦合到所述锁相环的所述信号输出端发送控制信号来调整所述参数，以及 所述参数的调整将会减少频谱的对应于通信信道的预先确定的部分。
2.如权利要求1所述的装置，其中所述至少一个参数被调整以引起所述PLL内的振荡器的转换速率增加。
3.如权利要求2所述的装置，其中所述转换速率将会增加一定量，所述量在对应于所述通信信道的频率范围中的一个或多个频率处减少扩频时钟信号中的至少一个谐波。
4.如权利要求1所述的装置，其中所述电荷泵设定用于改变去往环路滤波器的电容器的源电流或者来自所述环路滤波器的电容器的吸收电流的速率。
5.如权利要求5所述的装置，其中所述电荷泵设定用于控制从所述锁相环输出的扩频时钟信号的斜率。
6.如权利要求5所述的装置，其中所述扩频时钟信号的所述斜率被控制以在对应于通信信道的能量频谱中的一个或多个频率处形成陷波。
7.如权利要求1所述的装置，其中所述控制逻辑用于调整所述锁相环的环路滤波器的电容。
8.如权利要求1所述的装置，其中所述控制逻辑用于从简档存储装置接收对应于所述电荷泵设定或者环路滤波器电容的信息。
9.如权利要求1所述的装置，其中所述控制逻辑用于为所述电子系统的第一操作模式将所述锁相环的至少一个参数调整为第一值，以及在所述电子系统的第二操作模式中将所述至少一个参数调整为不同于所述第一值的第二值。
10.如权利要求1所述的装置，其中所述控制逻辑用于为第一状态将所述锁相环的至少一个参数调整为第一值，以及为第二状态将所述至少一个参数调整为不同于所述第一值的第二值，并且其中所述第一状态和第二状态对应于所述电子系统的同一操作模式。
11.如权利要求1所述的装置，其中所述控制逻辑用于在第一时间将所述锁相环的至少一个参数调整为第一值，并且在第二时间将所述参数调整为不同于所述第一值的第二值，并且其中所述第一时间和第二时间包括在对应于所述电子系统的同一操作模式的时期内。
12.如权利要求1所述的装置，其中所述控制逻辑是电路。
13.如权利要求1所述的装置，其中所述控制逻辑是在存储于所述电子系统中的程序的控制下实现的。
14.一种系统 ,包括: 存储器； 锁相环(PLL);和 控制逻辑，其用于调整所述锁相环的至少一个参数，以控制电子系统中的扩频时钟，其中所述至少一个参数是所述锁相环的电荷泵设定或者环路滤波器电容，其中所述控制逻辑通过经由耦合到所述锁相环的信号输出端发送控制信号来调整所述参数，其中所述参数的调整将会减少频谱的对应于通信信道的预先确定的部分，并且其中所述存储器用于存储对应于所述参数的调整的信息。
15.如权利要求14所述的系统，其中所述至少一个参数被调整以引起所述PLL内的振荡器的转换速率增加，所述振荡器用于输出对应于扩频时钟信号的信号。
16.如权利要求15所述的系统，其中所述转换速率将会增加一定量，所述量在对应于所述通信信道的频率范围中的一个或多个频率处减少扩频时钟信号中的至少一个谐波。
17.如权利要求14所述的系统，其中所述电荷泵设定被调整以控制所述电子系统中的扩频时钟。
18.如权利要求17所述的系统，其中所述电荷泵设定改变向所述锁相环的所述环路滤波器的电容器供应电流或者从所述锁相环的所述环路滤波器的电容器吸收电流的速率。
19.如权利要求18所述的系统，其中所述电荷泵设定控制从所述锁相环输出的扩频时钟信号的斜率。
20.如权利要求19所述的系统，其中所述扩频时钟信号频率改变的斜率被控制以在对应于通信信道的频谱波形中的一个或多个频率处形成陷波，并且其中所述陷波对应于所述通信信道的所述频谱的预先确定部分。
21.如权利要求14所述的系统，其中所述锁相环的环路滤波器的所述电容被调整。
22.如权利要求14所述的系统，其中为第一操作模式将所述锁相环的至少一个参数调整为第一值，以及在所述电子系统的第二操作模式中将所述至少一个参数调整为不同于所述第一值的第二值。
23.如权利要求14所述的系统，其中为第一状态将所述锁相环的至少一个参数调整为第一值，以及为第二状态将所述至少一个参数调整为不同于所述第一值的第二值，并且其中所述第一状态和第二状态对应于所述电子系统的同一操作模式。
24.一种存储用于在电子 系统中处理信号的程序的非暂时性计算机可读介质，所述程序包括: 第一代码，其用于从存储区域接收信息；以及 第二代码，其用于基于从所述存储区域接收到的所述信息来调整锁相环(PLL)的至少一个参数，其中所述至少一个参数是用于在电子系统中控制扩频时钟的所述锁相环的环路增益或者环路滤波器设定，并且其中所述至少一个参数的调整将会减少频谱的对应于通信信道的预先确定的部分。
25.如权利要求24所述的介质，其中所述第二代码用于调整所述至少一个参数以引起所述PLL内的振荡器的转换速率增加，所述振荡器用于输出对应于扩频时钟信号的信号。
26.如权利要求25所述的介质，其中所述转换速率被增加一定量，所述量在对应于预先确定的通信信道的频率范围中的一个或多个频率处抑制或者消除扩展频率时钟信号中的至少一个谐波。
27.如权利要求24所述的介质，其中: 所述PLL的所述至少一个参数是电荷泵设定， 通过所述第二代码调整所述电荷泵设定是控制从所述锁相环输出的扩频时钟信号的斜率，以及 控制所述斜率是在对应于通信信道的频谱波形中的一个或多个频率处形成陷波，所述陷波对应于所述通信信道的所述频谱的预先确定部分。
28.一种用于处理信号的方法，包括: 从存储区域接收信息；以及 基于从所述存储区域接收到的所述信息调整锁相环(PLL)的至少一个参数，其中所述至少一个参数是用于在电子系统中控制扩频时钟的所述锁相环的环路增益或者环路滤波器设定，并且其中所述至少一个参数减少频谱的对应于通信信道的预先确定的部分。
29.如权利要求28所述的方法，其中调整所述至少一个参数以引起所述PLL内的振荡器的转换速率增加，所述振荡器用于输出对应于扩频时钟信号的信号。
30.如权利要求29所述的方法，其中所述转换速率被增加一定量，所述量在对应于预先确定的通信信道的频率范围中的一个或多个频率处抑制或者消除所述扩频时钟信号中的至少一个谐波。
【文档编号】H04B1/7085GK103843264SQ201180073831
【公开日】2014年6月4日 申请日期:2011年9月30日 优先权日:2011年9月30日
【发明者】E·加布雷-塞拉西, D·W·凯斯林, S·J·基尔希, R·D·利马耶, S·M·穆萨, F·王 申请人:英特尔公司