用于执行投机判决反馈均衡的方法和装置与流程

本发明一般涉及均衡，并且更具体地涉及判决反馈均衡器(DFE)。

背景技术：
转到图1，可以看到常规的串行器/解串器(SerDes)链路100。在操作中，串行器101能够生成串行化的信号，以利用发射器103(其可包括缓冲器102)传输穿过信道104。在信号x[n]被传输穿过信道104时，编码方案(其具有发射符)被采用。编码方案的示例为2电平脉冲幅度调制(2-PAM)方案(其被称为非归零或NRZ)。对于NRZ方案，发射符为-1和+1。该发射的信号y[t]由接收器105接收。然而，这个信号通常由符号间干扰(ISI)导致失真，因此，当信号通过模数转换器(ADC)106进行数字化之后，DFE回路107可补偿ISI。在这种配置中，DFE回路107是不断自适应的，以便调整其反馈从而补偿ISI。为此，DFE回路采用加法器108、比较电路110和滤波器112(其通常为有限脉冲响应或FIR滤波器)。一般来讲，DFE回路107(具体地，和滤波器112)利用后标记抽头执行该ISI补偿。在图2中，可以看到有效的链路脉冲响应的示例，其中h0是主标记并且h1和h2是后标记抽头。在本例中，接收的信号y[t]的样本如下：(1)y[n]＝h0*x[n]+h1*x[n-l]+h2*x[n-2]+O，其中O为低阶干扰(其在本例中忽略不计)。然后滤波器112能够生成ISI表达式：(2)h1*x[n-1]+h2*x[n-2]。当从信号y[n]中减去这个ISI表达式时，有效地补偿ISI。这种配置存在的问题是DFE回路107的速度受限于在一个符号周期中计算等式(2)的ISI表达式的能力。例如，如果采用NRZ编码方案，计算可以被近似。由于信号x[n]可以被假设为±1，则等式(2)的ISI表达式可假设为：(3)h1+h2；(4)h1-h2；(5)-h1+h2；或(6)-h1-h2。因此，DFE回路107可以用SerDes链路200的接收器201中的DFE回路203代替，如图3所示。这通常称作投机DFE。在这种配置中，补偿器206-1至206-4基本上同时计算等式(3)至(6)，并由比较器204-1至204-4确定比较结果。这些比较结果由多路复用器或复用器208进行多路复用，其中选择信号SELECT是根据信号x[n-1]和x[n-2]计算的。图3示出的SerDes链路200可以扩展，以便与其它编码方案(例如M-PAM)和大量的后标记抽头一起采用。但是，这种投机DFE配置存在一些问题，即复杂性、功耗和面积使用率，这在很大程度上归因于比较器的数量。如图3所示，采用四个比较器，但是对于M-PAM系统，比较器的数量为MN，其中M为发射符的数量并且N为抽头的数量。对于具有2个抽头和3个判决电平的4-PAM系统，每个判决电平有16个比较器以及总共48个比较器(可参见图4的示例)。因此，需要一种改善的DFE。一些其它常规的系统在以下文献中描述：美国专利7,539,243号；美国专利7,792,187号；美国专利7,822,114号；美国专利授权前公开号2008/0187036；美国专利授权前公开号2009/0285277；美国专利授权前公开号2009/0304066；美国专利授权前公开号2010/0054324；以及vanIerssel等人的”AnAdaptive4-PAMDecision-FeedbackEqualizerforChip-to-ChipSignaling,”IEEEIntl.SOCConf.Proceedings，2004年，9月12-15日，第297-300页。

技术实现要素：
一种示例装置实施例，该装置包括：具有发射滤波器的发射器；具有均衡器和判决反馈均衡器(DFE)回路的接收器，所述均衡器经配置而接收来自通信信道的信号，通信信道具有编码方案的多个发射符中的至少一个，其中均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得来自该组的抽头基本上彼此相等；判决反馈均衡器(DFE)回路耦合于均衡器并且经配置以补偿符号间干扰(ISI)；以及耦合于发射器和接收器之间的信道。在示例中，DFE回路还可包括：模数转换器(ADC)，其耦合于均衡器；一组差电路，其生成一组差信号，其中每个差电路耦合于ADC，并且其中每个差电路通过采用至少一个抽头计算至少一个差信号；以及一组比较器，其中每个比较器耦合于至少一个差电路。发射滤波器可以是有限脉冲响应(FIR)滤波器。在示例中，DFE回路还可包括多路复用器，其耦合于该组比较器中的每个比较器。在示例中，编码方案可以是非归零(NRZ)，抽头的数量可以为2，并且比较器的数量可以为3。在示例中，编码方案可以为M电平脉冲幅度调制(M-PAM)，抽头的数量可以为N，并且比较器的数量可以为[N*(M-1)+1]*(M-1)。在示例中，FIR滤波器可以对脉冲响应的主标记整形，从而合并来自相邻M-PAM判决电平的比较器电平，使得比较器的最小数量可以为[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2。在示例方法实施例中，该方法包括：对信号滤波从而生成已滤波的信号；利用编码方案通过信道发射所述已滤波的信号，使得所发射的信号被接收器接收，其中编码方案具有多个发射符；均衡所发射的信号从而生成已均衡的信号，其中均衡和滤波步骤调整在均衡窗口中的一组抽头，使得该组中的抽头基本上彼此相等；以及在已均衡的信号中补偿ISI。在示例中，滤波步骤还可包括应用FIR滤波器。在示例中，补偿步骤还可包括：数字化已均衡的信号从而生成已数字化的信号；利用该组抽头从已数字化的信号计算多个差信号；执行与多个差信号的多个比较从而生成多个比较结果；以及多路复用多个比较结果。在示例中，滤波步骤还可包括对有效脉冲响应整形，从而合并来自相邻的M-PAM判决电平的比较器电平，使得比较器的最小数量可以为[N*(M-1)+1)]*(M-1)－N*(M-1)*(M-2)/2。在另一个实施例中，提供一种串行器/解串器(SerDes)链路。示例SerDes链路实施方式包括：串行器；耦合于串行器的发射器，其中发射器具有发射滤波器；具有均衡器以及判决反馈均衡器(DFE)回路的接收器，均衡器经配置以接收来自通信信道的信号，通信信道具有编码方案的多个发射符中的至少一个，其中均衡器和发射滤波器经配置以调整在均衡窗口中的一组抽头，使得该组中的抽头基本上彼此相等；判决反馈均衡器(DFE)回路耦合于均衡器并且经配置以补偿符号间干扰(ISI)；信道，其耦合于发射器和接收器之间；以及解串器，其耦合于DFE回路。附图说明图1示出常规的SerDes链路；图2示出至图1的接收器的信号输入；图3示出采用投机DFE的常规SerDes链路；图4示出利用图3的SerDes链路的4-PAM系统的比较器电平；图5示出结合本发明的原理的示例SerDes链路；以及图6和7示出图5的SerDes链路的示例比较器电平。具体实施方式回顾图4，作为示例，存在多个重叠的电平，因此有可能消除冗余或退化。根据本发明的示例SerDes链路300在图5中示出。为简单起见，SerDes链路300采用NRZ编码方案，但是相同的配置可应用于其它方案，例如M-PAM。对于SerDes链路300，均衡器304(其通常为模拟均衡器)和发射滤波器302(其通常为FIR滤波器)分别嵌入接收器303和发射器301中。均衡器304和滤波器302能够迫使(至少一些)后标记抽头彼此相等。例如，如果DFE回路303具有能够被强制为彼此相等(即，h1＝h2＝h)的2个抽头(即，h1和h2)，允许等式(3)至(6)变成2h，0，0和-2h。实际上，通过这样做，用于带有N个抽头的M-PAM(例如)的比较器数量利用SerDes链路200从MN减少到：(7)[N*(M-1)+1]*(M-1)因此，对于图5中示出的示例(其利用带有2个抽头的NRZ编码方案并且具有2*(2-1)+1＝3个比较器)，比较器310-1至310-3与差电路(其通常为加法器308-1至308-1和补偿器306-1至306-3)和多路复用器312一起被采用。对于图6中示出的示例(其为具有2个抽头和3个类似于图4示出电平的比较器电平的4-PAM系统)，比较器的数量为3*(2*(4-1)+1)＝21。为进一步减少比较器的数量，脉冲响应的主标记或h0可被发射滤波器302修改，从而消除其它看似退化的比较器电平，如图7的示例所示。例如，如果对于带有2个抽头和3个比较器电平的4-PAM系统，迫使脉冲响应的主标记或h0等于1/4的后标记抽头(即，h0＝h/4)，则比较器的数量可减少至15。具体地，对于带有N个抽头的M-PAM系统，比较器的最少数量为：(8)[N*(M-1)+1)]*(M-1)-N*(M-1)*(M-2)/2因此，可以进一步降低SerDes链路300的复杂度。传输编码可被用作为降低SerDes链路300的复杂度的另一个特征。借助传输编码，使用枚举的传输比特序列，使得某些ISI电平(或比较器)将被使用。由于某些ISI电平被使用，使得可以进一步帮助减少比较器的数量。作为示例，NRZ编码方案可包括“运行长度”传输编码，其中序列“100”和“011”被阻止。通过借助NRZ编码方案利用“运行长度”传输编码，可省略电平2*h和-2*h，因为“0”电平会是仅使用的电平。本领域技术人员将了解在所要求保护的发明的范围内，可对所描述的例子做出修改，并且许多其它实施方式也是可能的。