控制电路、控制电路的控制方法和成像装置制造方法
【专利摘要】提供了一种控制电路、控制电路的控制方法和成像装置。控制电路包括：水平同步时钟计数单元，对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。
【专利说明】控制电路、控制电路的控制方法和成像装置
【技术领域】
[0001 ] 本技术涉及一种控制电路、曝光控制方法和成像装置。具体地讲，本技术涉及一种在成像期间控制曝光时间的控制电路、曝光控制方法和成像装置。
【背景技术】
[0002]在现有技术中，在成像设备中，执行当成像时把曝光时间控制为预先设置的值的过程。在曝光时间的控制中，已提出与垂直同步时钟信号和水平同步时钟信号同步地控制曝光时间的开始定时和结束定时的成像设备(例如，参见日本未审专利申请公开N0.2009-49870)。这里，垂直同步时钟信号是用于指示开始扫描图像的定时的信号，并且可由软件产生。水平同步时钟信号是用于指示开始扫描图像中的每一行的定时的时钟信号，并且由振荡电路等产生。
[0003]在使用垂直同步时钟信号和水平同步时钟信号的情况下，成像设备设置例如曝光开始行和曝光结束行，在某一图像的曝光开始行中开始曝光，并在下一图像的曝光结束行中结束曝光。换句话说，成像设备在由垂直同步时钟信号和水平同步时钟信号指定的行中控制开始曝光和结束曝光的定时。
【发明内容】
[0004]在上述现有技术的方法中，难以以高准确度控制曝光时间。垂直同步时钟信号通常具有比水平同步时钟信号大的容许误差，并且例如，允许几十微秒(P s)到100微秒的误差。在成像设备通过使用软件在容许的误差范围内产生垂直同步时钟信号的情况下，垂直同步时钟信号的周期在从几十微秒(μ S)到100微秒的范围中变化。另外，根据待扫描的像素的数量确定水平同步时钟信号的周期，因此，难以使该周期小于特定周期。具体地讲，水平同步时钟信号的频率是例如大约30kHz，并且在这种情况下其周期为大约33 μ S。由于这个原因，在使用垂直同步时钟信号和水平同步时钟信号的控制中，难以以高准确度控制μ s单位的非常短的曝光时间。例如，如果将要实现1/16000秒(大约61 μ s)的曝光时间，则当使用在容许的误差范围中产生的垂直同步时钟信号的周期时，存在这样的担心，即周期的变化可能大于曝光时间。另外，即使在水平同步时钟信号的两个时钟周期(66 μ s)中控制快门，待实现的曝光时间的误差也变为10%或更大。如上所述，水平同步时钟信号的周期不能短于特定周期，因此，难以提高准确度。
[0005]考虑到这些情况而提出本技术，并且希望以高准确度控制曝光时间。
[0006]考虑到前述情况，根据本技术的第一实施例，提供一种控制电路及其方法，该控制电路包括:水平同步时钟计数单元，对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。由此，可基于水平同步时钟计数值和高频时钟计数值确定开始和结束曝光的定时。
[0007]另外，高频时钟计数单元可通过使用水平同步时钟计数值变为第一开始设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数。定时确定单元可包括:开始定时确定部分，设置高频时钟计数值变为第二开始设置值的时间作为开始曝光的定时；和结束定时确定部分，在高频时钟计数值的基础上确定结束曝光的定时。由此，可设置使用水平同步时钟计数值变为第一开始设置值的时间作为开始点计数的高频时钟计数值变为第二开始设置值的时间作为开始曝光的定时。
[0008]另外，高频时钟计数单元可还通过使用水平同步时钟计数值变为第一结束设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数。结束定时确定部分可设置高频时钟计数值变为第二结束设置值的时间作为结束曝光的定时。由此，可设置使用水平同步时钟计数值变为第一结束设置值的时间作为开始点计数的高频时钟计数值变为第二结束设置值的时间作为结束曝光的定时。
[0009]另外，当水平同步时钟计数值变为第一结束设置值时，水平同步时钟计数单元可把水平同步时钟计数值设置为初始值。由此，当水平同步时钟计数值变为第一结束设置值时可把水平同步时钟计数值设置为初始值。
[0010]另外，水平同步时钟计数单元可与用于指示开始像素组的操作的定时的垂直同步时钟信号同步地把水平同步时钟计数值设置为初始值。由此，可与垂直同步时钟信号同步地把水平同步时钟计数值设置为初始值。
[0011]另外，控制电路可还包括:倍增电路，倍增水平同步时钟信号的频率以产生高频时钟信号。由此，可产生通过倍增水平同步时钟信号获得的信号作为高频时钟信号。
[0012]另外，根据本技术的第二实施例，提供一种成像装置，包括:像素组，以二维栅格形状排列；水平同步时钟计数单元，对用于指示沿像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。由此，可基于水平同步时钟计数值和闻频时钟计数值确定开始和结束曝光的定时。
[0013]根据本技术，可实现极好的效果，其中能够以高准确度控制成像期间的曝光时间。【专利附图】
【附图说明】
[0014]图1是表示根据第一实施例的成像设备的结构例子的框图；
[0015]图2是表示根据第一实施例的成像装置的结构例子的框图；
[0016]图3是表示根据第一实施例的定时控制电路的结构例子的框图；
[0017]图4是表示根据第一实施例的曝光控制电路的结构例子的框图；
[0018]图5是表示根据第一实施例的像素的等效电路的例子的示图；
[0019]图6是表示根据第一实施例的成像装置的操作的例子的时序图；
[0020]图7是表示由根据第一实施例的成像装置执行的曝光控制的例子的时序图；
[0021]图8是表示由根据第一实施例的成像装置执行的曝光控制的细节的时序图；
[0022]图9是表示当根据第一实施例的成像装置执行扫描时的操作的例子的时序图；[0023]图10是表示根据第一实施例的曝光控制电路的操作的例子的流程图；
[0024]图11是表示根据第一实施例的修改例子的曝光控制电路的结构例子的框图；
[0025]图12是表示根据第二实施例的曝光控制电路的结构例子的框图；和
[0026]图13是表示由根据第二实施例的成像装置执行的曝光控制的例子的时序图。
【具体实施方式】
[0027]以下，将参照附图详细描述本公开的优选实施例。需要注意的是，在本说明书和附图中，具有基本上相同的功能和结构的结构元素由相同的标号表示，并且省略这些结构元
素的重复解释。
[0028]以下，将描述本技术的实施例。将按照下面的次序进行描述。
[0029]1.第一实施例(基于水平同步时钟和高频时钟计数值控制曝光时间的例子)
[0030]2.第二实施例(基于当水平同步时钟计数值是ms时被重置的水平同步时钟计数值来控制曝光时间的例子)
[0031]〈1.第一实施例〉
[0032][成像设备的结构例子]
[0033]图1是表示根据第一实施例的成像设备100的结构例子的框图。成像设备100包括:水平同步时钟产生单元110、照相机控制单元120、成像透镜130、成像处理单元140、显示处理单元150、显示单元160、图像输出单元170、图像记录控制单元180、图像记录单元190和成像装置200。
[0034]水平同步时钟产生单元110通过使用振荡电路等产生水平同步时钟信号hCLK。水平同步时钟信号hCLK是用于指示沿在成像装置200中以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的信号。水平同步时钟产生单元110经信号线119把产生的水平同步时钟信号hCLK提供给成像装置200。
[0035]照相机控制单元120控制总体成像设备100。照相机控制单元120经信号线127把设置的曝光时间提供给成像装置200，该设置的曝光时间是在成像之前预先设置的与快门速度对应的曝光时间。用户能够通过操作布置在成像设备100中的按钮等来改变曝光时间。
[0036]另外，照相机控制单元120产生垂直同步时钟信号vCLK，垂直同步时钟信号vCLK经信号线128被提供给成像装置200。垂直同步时钟信号vCLK是用于指示开始扫描成像装置200的像素组的定时的信号，并例如由软件产生。根据在单个图像中扫描的行或列的数量设置垂直同步时钟信号vCLK的周期。例如，考虑在单个图像中扫描m行并且在每一行中扫描k列。在这种情况下，产生具有扫描k个像素所需的周期的水平同步时钟信号hCLK，并且通过水平同步时钟信号hCLK扫描m行所需的时间被设置为垂直同步时钟信号vCLK的周期。这里，m和k是2或更大的整数。
[0037]另外，照相机控制单元120在由用户对快门按钮的操作或自动拍照器的定时器值的基础上产生用于指示成像的成像控制信号，并经信号线129把成像颜色信号提供给成像装置200。照相机控制单元120产生成像控制信号，例如当执行成像时，成像控制信号被设置为低电平，并且当未执行成像时，成像控制信号被设置为高电平。更具体地讲，例如，照相机控制单元120产生成像控制信号，当按压快门按钮时，成像控制信号被设置为低电平，并且当未按压快门按钮时，成像控制信号被设置为高电平。由此，在成像控制信号被设置为低电平的同时，执行成像。在低电平比单个图像的捕捉时间长的情况下，连续地捕捉多个图像。
[0038]成像装置200把已穿过成像透镜130的光转换成具有与曝光时间对应的电平的电信号。成像装置200包括以二维栅格形状排列的像素组。当由成像控制信号指示开始成像时，成像装置200在设置的曝光时间期间执行像素组的曝光。另外，成像装置200根据垂直同步时钟信号和水平同步时钟信号从像素组读取与曝光时间对应的像素值以便经信号线209输出到成像处理单元140。
[0039]成像透镜130是用于成像的透镜，布置成像透镜130以使穿过成像透镜130的光在成像装置200上形成图像。
[0040]成像处理单元140对从成像装置200读取的图像执行图像处理，诸如去马赛克处理或白平衡处理。成像处理单元140经信号线149把已经受图像处理的图像输出到显示处理单元150和图像记录控制单元180。
[0041]显示处理单元150根据需要对图像执行显示处理，诸如伽马校正处理、颜色校正处理或对比度调整处理。显示处理单元150经信号线159把已经受显示处理的图像输出到显示单元160和图像输出单元170。
[0042]显示单元160在它上面显示从显示处理单元150接收的图像。图像输出单元170把来自显示处理单元150的图像输出到成像设备100的外面。
[0043]图像记录控制单元180经信号线189把从成像处理单元140接收的图像输出到图像记录单元190,并在图像记录单元190中记录图像。图像记录单元190在它里面记录图像。
[0044][成像装置的结构例子]
[0045]图2是表示根据第一实施例的成像装置的结构例子的框图。成像装置200包括:定时控制电路210、行扫描电路220和曝光控制电路240。另外，成像装置200包括:像素阵列260、模数(A/D)转换器270和列扫描电路290。
[0046]定时控制电路210控制每一行和每一列的扫描定时和曝光定时。这个定时控制电路210从水平同步时钟产生单元110接收水平同步时钟信号hCLK，并从照相机控制单元120接收垂直同步时钟信号vCLK和成像控制信号。在由成像控制信号指示成像的同时，定时控制电路210与垂直同步时钟信号vCLK同步地产生曝光定时信号Te和行扫描定时信号Tr0这里，曝光定时信号Te是用于指示执行曝光的定时的信号，并且行扫描定时信号Tr是用于指不沿水平方向开始扫描的定时的信号。根据与产生下一曝光定时信号Te同时产生的行扫描定时信号Tr，读取根据某一曝光定时信号Te曝光的图像。因此，在指示开始成像之后的第一垂直同步时钟信号vCLK的时钟周期中，未完成第一图像的曝光，并且未产生作为根据行扫描定时信号Tr读取的目标的图像。由于这个原因，定时控制电路210不在第一垂直同步时钟信号vCLK的时钟周期中产生行扫描定时信号Tr。
[0047]定时控制电路210把产生的曝光定时信号Te提供给曝光控制电路240。另外，定时控制电路210把产生的行扫描定时信号Tr提供给行扫描电路220。
[0048]另外，在由成像控制信号指示成像的同时，定时控制电路210与水平同步时钟信号hCLK同步地产生列扫描定时信号Tc。这里，列扫描定时信号Tc是用于指示开始扫描属于扫描的行中的每一列的每个像素的定时的信号。定时控制电路210把产生的列扫描定时信号Tc提供给列扫描电路290。
[0049]另外，定时控制电路210产生高频时钟信号fCLK，高频时钟信号fCLK被提供给曝光控制电路240。这里，高频时钟信号fCLK是这样的时钟信号，即其频率高于水平同步时钟信号hCLK的频率。
[0050]行扫描电路220根据行扫描定时信号Tr扫描每一行。当提供行扫描定时信号Tr时，行扫描电路220针对每一行产生用于扫描该行的行扫描信号，并经信号线229-1至229-m顺序地把行扫描信号输出到各个行，由此执行扫描。例如，这些行扫描信号在扫描行时被设置为低电平，并且在不扫描行时被设置为高电平。
[0051]当提供曝光定时信号Te时，曝光控制电路240在水平同步时钟信号hCLK、高频时钟信号fCLK和设置的曝光时间的基础上控制曝光时间。稍后将描述控制曝光时间的方法的细节。
[0052]像素阵列260包括以二维栅格形状排列的多个像素261。每个像素根据行扫描信号输出像素信号，像素信号是具有与曝光时间对应的电势的电信号。例如，当输入低电平的行扫描信号时，像素把像素信号输出到A/D转换器270。
[0053]A/D转换器270接收来自像素阵列260的像素信号，并把像素信号从模拟信号转换成数字信号。A/D转换器270使用例如积分方法:对像素信号的电压求积分，测量时间直至积分值达到预定参考电压，并设置积分值作为像素值。另外，A/D转换器270保存A/D转换的像素值。
[0054]另外，列扫描信号经信号线288-1至288-k被输入到A/D转换器270。列扫描信号是用于把与列对应的像素值输出到A/D转换器270的信号。例如，当输出像素值时，列扫描信号被设置为低电平，并且当不输出像素值时，列扫描信号被设置为高电平。当列扫描信号处于低电平时，A/D转换器270经信号线209输出像素值。
[0055]列扫描电路290根据列扫描定时信号Tc产生列扫描信号，并且读取并输出由行扫描电路220扫描的行中的每个像素的像素值。
[0056][定时控制电路的结构例子]
[0057]图3是表示根据第一实施例的定时控制电路210的结构例子的框图。定时控制电路210包括:行扫描指示单元211、倍增电路212、曝光指示单元213和列扫描指示单元214。
[0058]在由成像控制信号指示成像的同时，行扫描指示单元211与垂直同步时钟信号vCLK同步地产生行扫描定时信号Tr。例如，当成像控制信号处于低电平时，行扫描指示单元211与垂直同步时钟信号vCLK的下降沿同步地产生行扫描定时信号Tr。然而，由于在成像控制信号转变为低电平之后的垂直同步时钟信号vCLK的第一下降沿中未完成曝光，所以行扫描指示单元211不产生行扫描定时信号Tr。行扫描指示单元211把产生的行扫描定时信号Tr提供给行扫描电路220。
[0059]倍增电路212把水平同步时钟信号hCLK倍增预定乘数以产生高频时钟信号fCLK。倍增电路212把产生的高频时钟信号fCLK提供给曝光控制电路240。
[0060]另外，倍增电路212布置在曝光控制单元240的外面，但倍增电路212也可布置在曝光控制单元240的里面。另外，倍增电路212可布置在成像装置200的外面。另外，成像设备100通过水平同步时钟信号hCLK的倍增产生高频时钟信号fCLK，但也可使用与水平同步时钟产生单元110分开地布置的振荡电路等产生高频时钟信号fCLK。
[0061]在由成像控制信号指示成像的同时，曝光指示单元213与垂直同步时钟信号vCLK同步地产生曝光定时信号Te。例如，当成像控制信号处于低电平时，曝光指示单元213与垂直同步时钟信号vCLK的下降沿同步地产生曝光定时信号Te。曝光指示单元213把产生的曝光定时信号Te提供给曝光控制电路240。
[0062]在由成像控制信号指示成像的同时，列扫描指示单元214与水平同步时钟信号hCLK同步地产生行扫描定时信号Tr。例如，当成像控制信号处于低电平时，列扫描指示单元214与水平同步时钟信号hCLK的下降沿同步地产生列扫描定时信号Tc。列扫描指示单兀214把产生的列扫描定时信号Tc提供给列扫描电路290。
[0063][曝光控制电路的结构例子]
[0064]图4是表示根据第一实施例的曝光控制电路240的结构例子的框图。曝光控制电路240包括:相位同步电路244、曝光定时设置寄存器241、水平同步时钟计数器245、高频时钟计数器247和248以及比较单元250。另外，曝光控制电路240包括:AND (逻辑乘积)门257和258以及OR (逻辑和)门259。
[0065]曝光定时设置寄存器241基于设置的曝光时间存储开始曝光和结束曝光的定时的设置值。曝光定时设置寄存器241存储例如开始设置值ms和ns以及结束设置值me和ne。
[0066]开始设置值ms是从曝光定时信号Te的下降沿到曝光开始的时间点计数的水平同步时钟信号hCLK的时钟周期的数量的设置值。结束设置值me是从曝光定时信号Te的下降沿到曝光结束的时间点计数的水平同步时钟信号hCLK的时钟周期的数量的设置值。
[0067]开始设置值ns是从水平同步时钟信号hCLK的时钟周期的数量变为ms的时间到曝光开始的时间点计数的高频时钟信号fCLK的时钟周期的数量的设置值。结束设置值ne是从水平同步时钟信号hCLK的时钟周期的数量变为ms的时间到曝光结束的时间点计数的高频时钟信号fCLK的时钟周期的数量的设置值。
[0068]相位同步电路244在稳定状态下产生与输入的高频时钟信号fCLK的相位同步的信号。例如，相位同步电路244在不分割输入高频时钟信号fCLK的情况下把输入的高频时钟信号fCLK提供给高频时钟计数器247和248。另外，在高频时钟信号fCLK处于足够稳定的状态的情况下，可不在曝光控制电路240中布置相位同步电路244。在这种情况下，来自定时控制电路210的高频时钟信号fCLK被直接输入到高频时钟计数器247和248。
[0069]水平同步时钟计数器245对水平同步时钟信号hCLK的时钟周期的数量进行计数。例如，水平同步时钟计数器245把当曝光定时信号Te下降时的计数值设置为初始值(例如，“O”)，并与水平同步时钟信号hCLK的下降沿同步地增加计数值。由此，对从曝光定时信号Te的下降沿开始的水平同步时钟信号hCLK的时钟周期的数量进行计数。水平同步时钟计数器245把计数值提供给比较单元250作为水平同步时钟计数值CNT_h。另外，水平同步时钟计数器245是在权利要求中定义的水平同步时钟计数单元的例子。
[0070]比较单元250包括比较器251、252、252、253、254、255和256。比较器251比较水平同步时钟计数值CNT_h与开始设置值ms。例如，比较器251把比较结果提供给高频时钟计数器247作为比较结果stat_h0，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。[0071]比较器252比较水平同步时钟计数值CNT_h与结束设置值me。例如，比较器252把比较结果提供给高频时钟计数器248作为比较结果end_h0，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。
[0072]高频时钟计数器247对高频时钟信号fCLK的时钟周期的数量进行计数。例如，高频时钟计数器247把当比较结果stat_h0转变为高电平时的计数值设置为初始值(例如，“I”)，并与高频时钟信号fCLK的下降沿同步地增加计数值。由此，对从水平同步时钟信号hCLK的时钟周期的数量变为ms的时间开始的高频时钟信号fCLK的时钟周期的数量进行计数。高频时钟计数器247把计数值提供给比较器255作为高频时钟计数值CNT_f。
[0073]高频时钟计数器248对高频时钟信号fCLK的时钟周期的数量进行计数。除了当比较结果end_h0转变为高电平时把计数值设置为初始值之外，高频时钟计数器248具有与高频时钟计数器247相同的结构。高频时钟计数器248把计数值提供给比较器256作为高频时钟计数值CNT_f。另外，高频时钟计数器247和248是在权利要求中定义的高频时钟计数单元的例子。
[0074]比较器253比较水平同步时钟计数值CNT_h与通过把“ I ”与开始设置值ms相加获得的值。比较器253把比较结果提供给AND门257作为比较结果stat_hl，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。另夕卜，在图4中未示出把“I”与开始设置值ms相加的加法器。
[0075]比较器254比较水平同步时钟计数值CNT_h与通过把“I”与结束设置值me相加获得的值。例如，比较器254把比较结果提供给AND门258作为比较结果end_hl，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。另外，在图4中未示出把“I”与结束设置值me相加的加法器。
[0076]比较器255比较来自高频时钟计数器247的高频时钟计数值CNT_f与开始设置值ns。例如，比较器255把比较结果提供给AND门257作为比较结果stat_f，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。
[0077]比较器256比较来自高频时钟计数器247的高频时钟计数值CNT_f与结束设置值ne。例如，比较器256把比较结果提供给AND门257作为比较结果end_f，当比较的值彼此一致时该比较结果转变为高电平，并且当比较的值不一致时该比较结果转变为低电平。
[0078]AND门257和258输出输入信号的逻辑乘积。AND门257产生比较结果stat_hl和比较结果stat_f的逻辑乘积。AND门257把产生的逻辑乘积输出到像素阵列260的所有像素作为重置信号PRS，并且还把产生的逻辑乘积输出到OR门259。重置信号pRS是用于把在像素中积累的电荷的量设置为初始值的信号。
[0079]AND门258产生比较结果end_hl和比较结果end_f的逻辑乘积以输出到OR门259。另外，比较单元250、AND门257和AND门258是在权利要求中定义的曝光定时确定单元的例子。
[0080]OR门259输出输入信号的逻辑和。OR门259产生来自AND门257和258的信号的逻辑和，并把逻辑和输出到像素阵列260的所有像素作为发送信号pTR。发送信号pTR是用于在像素中积累光电转换的电荷的信号。
[0081]利用在图4中例示的结构，当水平同步时钟计数值CNT_f变为ms时，高频时钟计数器247开始对高频时钟计数值CNT_f进行计数。另外，当高频时钟计数值CNT_f的计数值变为ns时，AND门257的输出转变为高电平。由此，高电平的重置信号pRS和发送信号PTR被输出到所有像素，在像素中积累的电荷的量被设置为初始值，因此，曝光开始。换句话说，由AND门257确定曝光开始定时，并且电子快门转变为打开状态。
[0082]另外，当水平同步时钟计数值CNT_h变为me时，高频时钟计数器248开始对高频时钟计数值CNT_f进行计数。另外，当高频时钟计数值CNT_f的计数值变为ne时，AND门258的输出转变为高电平。由此，高电平的发送信号pTR被输出到所有像素，积累与曝光时间对应的量的电荷，因此，曝光结束。换句话说，由AND门258确定曝光结束定时，并且电子快门转变为关闭状态。
[0083]另外，水平同步时钟计数器245以及高频时钟计数器247和248中的每一个可以是向下计数器而非向上计数器。另外，曝光控制电路240通过电子快门的打开和关闭控制曝光时间，但可通过机械快门的打开和关闭控制曝光时间。在这种情况下，曝光控制电路240不具有OR门259，并输出AND门257的输出作为用于指示打开机械快门的信号。另外，曝光控制电路240输出AND门258的输出作为用于指示关闭机械快门的信号。
[0084][像素的结构例子]
[0085]图5是表示根据第一实施例的像素261的等效电路的例子的示图。像素261包括:光电二极管262、转移晶体管263、重置晶体管264、浮动扩散层265、放大晶体管266和选择晶体管267。
[0086]光电二极管262把接收的光转换成电荷。转移晶体管263是用于根据发送信号PTR把由光电二极管262转换的电荷传送到浮动扩散层265的元件。转移晶体管263的输入端子连接到光电二极管262的输出端子，并且其输出端子连接到浮动扩散层265。另外，转移晶体管263的栅极端子连接到信号线249-1至249-k之中与列对应的信号线。例如，如果像素261位于第c列(其中，c是I至k的整数)中，则转移晶体管263的栅极端子连接到信号线249-c。当输入高电平的发送信号时，转移晶体管263接通，并且当转移晶体管263接通时，由光电二极管262转换的电荷被传送到浮动扩散层265。
[0087]重置晶体管264是用于根据重置信号pRS把浮动扩散层265的电势设置为初始电势的元件。重置晶体管264的输入端子连接到施加电源电压Vcc的电源端子，并且其输出端子连接到浮动扩散层265。另外，重置信号pRS被输入到重置晶体管264的栅极端子。当输入高电平的重置信号PRS时，重置晶体管264接通。结果，发射在浮动扩散层265中积累的电荷，因此，浮动扩散层265的电势变为初始电势。
[0088]浮动扩散层265积累由转移晶体管263传送的电荷。浮动扩散层265的一端连接到接地端子，并且其另一端连接到转移晶体管263的输出端子、重置晶体管264的输出端子和放大晶体管266的栅极端子。由此，与在浮动扩散层265中积累的电荷的量对应的电势被施加于放大晶体管266的栅极端子。
[0089]放大晶体管266放大施加的电势。放大晶体管266的输入端子连接到电源端子，其输出端子连接到选择晶体管267的输入端子，并且其栅极端子连接到浮动扩散层265。放大晶体管266以预定增益比放大浮动扩散层265的电势以输出到选择晶体管267。
[0090]选择晶体管267根据行扫描信号输出由放大晶体管266放大的电势的电信号。选择晶体管267的输入端子连接到放大晶体管266的输出端子，并且其输出端子连接到信号线249-1至249-k之中与列对应的信号线。例如,如果像素261位于第c列(其中，c是I至k的整数)中，则选择晶体管267的输出端子连接到信号线249-c。另外，选择晶体管267的栅极端子连接到信号线229-1至229-m之中与行对应的信号线。例如，如果像素261位于第r行(其中，r是I至k的整数)中，则选择晶体管267的栅极端子连接到信号线229-r。当输入高电平的行扫描信号时，选择晶体管267接通。结果，具有与光量对应的电势的电信号被从像素261输出到A/D转换器270。
[0091]利用在图5中例示的结构，当重置信号pRS和发送信号pTR都转变为高电平时，在光电二极管262中积累的电荷被传送到浮动扩散层265,并且浮动扩散层265的电势变为初始电势。此时，曝光开始。另外，当在重置信号PRS和发送信号pTR都在预定时间期间转变为低电平之后仅发送信号PTR转变为高电平时，在该时间期间积累的电荷被传送到浮动扩散层265。此时，曝光结束。
[0092][成像装置的操作例子]
[0093]图6是表示根据第一实施例的成像装置200的操作的例子的时序图。当成像控制信号处于低电平时，定时控制电路210与垂直同步时钟信号vCLK同步地产生曝光定时信号Te。另外，当成像控制信号处于低电平并且至少一个图像的曝光结束时，定时控制电路210与垂直同步时钟信号vCLK同步地产生行扫描定时信号Tr。例如，当在时间点t0产生第一曝光定时信号Te时,在产生下一曝光定时信号Te的时间点tl产生第一行扫描定时信号Tr。其后，只要成像控制信号处于低电平，定时控制电路210就与垂直同步时钟信号vCLK同步地产生曝光定时信号Te和行扫描定时信号Tr。另外，在产生行扫描定时信号Tr之后，定时控制电路210与水平同步时钟信号hCLK同步地产生列扫描定时信号Tc。
[0094]图7是表示由根据第一实施例的成像装置200执行的曝光控制的例子的时序图。成像装置200与曝光定时信号Te同步地开始对水平同步时钟信号hCLK的时钟周期的数量进行计数。成像装置200从时钟周期的数量变为开始设置值ms的时间开始对高频时钟信号fCLK的时钟周期的数量进行计数。当时钟周期的数量变为开始设置值ns时，成像装置200开始曝光。
[0095]接下来，成像装置200从水平同步时钟信号hCLK的时钟周期的数量变为结束设置值me的时间开始对高频时钟信号fCLK的时钟周期的数量进行计数。另外，当高频时钟信号fCLK的时钟周期的数量变为结束设置值ne时，成像装置200结束曝光。如上所述，成像装置200以高频时钟信号的周期为单位控制曝光开始和结束定时。例如，如果高频时钟信号fCLK的频率被设置为10MHz，则其周期为100纳秒(ns)。因此，成像装置200能够以高准确度控制μ s单位的非常短的曝光时间，诸如1/16000秒(大约61 μ s)。
[0096]图8是表示由根据第一实施例的成像装置200执行的曝光控制的细节的时序图。在照相机控制单元120把成像控制信号设置为低电平的同时，定时控制电路210与垂直同步时钟信号vCLK同步地产生低电平的曝光定时信号Te。
[0097]当曝光定时信号Te处于低电平时，水平同步时钟计数器245把水平同步时钟计数值CNT_h设置为初始值“I”。另外，当曝光定时信号Te处于低电平时，水平同步时钟计数器245与水平同步时钟信号hCLK的下降沿同步地增加其计数值。
[0098]当水平同步时钟计数值CNT_h变为开始设置值ms时，比较器251输出高电平的比较结果stat_h0。另外，当从该点计数的高频时钟计数值CNT_f变为开始设置值ns时，比较器255输出高电平的比较结果stat_f。重置信号pRS和发送信号pTR通过比较结果stat_f而被转变为高电平，并且曝光开始。
[0099]另外，当水平同步时钟计数值CNT_h变为结束设置值me时，比较器252输出高电平的比较结果end_h0。另外，当从该点计数的高频时钟计数值0阶_^变为结束设置值ne时，比较器256输出高电平的比较结果end_f。发送信号pTR通过比较结果end_f而被转变为高电平，并且曝光结束。[0100]图9是表示当根据第一实施例的成像装置200执行扫描时的操作的例子的时序图。当成像控制信号转变为低电平并且至少一个图像的曝光结束时，定时控制电路210与垂直同步时钟信号vCLK同步地产生低电平的行扫描定时信号Tr。当产生行扫描定时信号Tr时，行扫描电路220与水平同步时钟信号hCLK同步地顺序地把行扫描信号输出到各个行。
[0101]另外，定时控制电路210与水平同步时钟信号hCLK同步地产生低电平的列扫描定时信号Tc。当产生列扫描定时信号Tc时，列扫描电路290产生列扫描信号，列扫描信号被顺序地输出到扫描的行中的各个像素。另外，在图9中，未示出由成像装置200执行的曝光控制操作。
[0102]图10是表示根据第一实施例的曝光控制电路240的操作的例子的流程图。当产生低电平的曝光定时信号Te时，这种操作开始。
[0103]曝光控制电路240把水平同步时钟计数值CNT_h重置为初始值(例如，“I”)(步骤S901)。曝光控制电路240与水平同步时钟信号hCLK同步地增加水平同步时钟计数值CNT_h (步骤 S902)。
[0104]曝光控制电路240确定高频时钟计数值CNT_h是否是开始设置值ms (步骤S903)。如果水平同步时钟计数值CNT_h是开始设置值ms (步骤S903:是)，则曝光控制电路240把高频时钟计数值CNT_f重置为初始值(例如，“I”)(步骤S904)。另外，曝光控制电路240与高频时钟信号fCLK同步地增加高频时钟计数值CNT_f (步骤S905)。
[0105]曝光控制电路240确定高频时钟计数值CNT_f是否是开始设置值ns (步骤S906)。如果确定高频时钟计数值CNT_f不是开始设置值ns (步骤S906:否)，则曝光控制电路240返回到步骤S905。另一方面，如果确定高频时钟计数值CNT_f是开始设置值ns (步骤S906:是)，则曝光控制电路240接通重置信号pRS和发送信号pTR以开始像素的曝光。当高频时钟计数值CNT_f变为ns+Ι时，曝光控制电路240断开重置信号pRS和发送信号pTR(步骤S907)。在步骤S907之后，曝光控制电路240返回到步骤S902。
[0106]如果水平同步时钟计数值CNT_h不是开始设置值ms (步骤S903:否)，则曝光控制电路240确定水平同步时钟计数值CNT_h是否是结束设置值me (步骤S908)。如果水平同步时钟计数值CNT_h不是结束设置值me (步骤S908:否)，则曝光控制电路240返回到步骤S902。另一方面，如果水平同步时钟计数值CNT_h是结束设置值me (步骤S908:是)，则曝光控制电路240把高频时钟计数值CNT_f重置为初始值(例如，“I”)(步骤S909)。曝光控制电路240随后与高频时钟信号fCLK同步地增加高频时钟计数值CNT_f (步骤S910)。
[0107]曝光控制电路240确定高频时钟计数值CNT_f是否是结束设置值ne (步骤S911)。如果高频时钟计数值CNT_f不是结束设置值ne (步骤S911:否)，则曝光控制电路240返回到步骤S910。另一方面，如果高频时钟计数值CNT_f是结束设置值ne (步骤S911:是)，则曝光控制电路240使重置信号pRS保持断开，并且接通发送信号pTR以开始像素的曝光。当高频时钟计数值CNT_f变为ne+Ι时，曝光控制电路240断开重置信号pRS和发送信号pTR(步骤S912)。在步骤S912之后，曝光控制电路240结束单个图像的曝光控制。
[0108]如上所述，根据本技术的第一实施例，成像装置200能够在水平同步时钟信号hCLK和高频时钟信号fCLK的计数值的基础上确定曝光开始和结束定时。高频时钟信号fCLK的频率高于水平同步时钟信号hCLK的频率，因此，与以垂直同步时钟信号vCLK或水平同步时钟信号hCLK的周期为单位执行控制的情况相比，成像装置200能够以更高的准确度控制曝光时间。
[0109][修改例子]
[0110]图11是表示根据第一实施例的修改例子的曝光控制电路240的结构例子的框图。根据修改例子的曝光控制电路240与根据第一实施例的曝光控制电路240的不同之处在于:高频时钟计数器的数量减少。具体地讲，根据修改例子的曝光控制电路240不包括高频时钟计数器247，但进一步包括OR门246。
[0111]OR门246产生比较结果stat_h0和end_h0的逻辑和。OR门246把逻辑和提供给高频时钟计数器248。当OR门246的逻辑和转变为高电平时，高频时钟计数器248把高频时钟计数值CNT_f设置为初始值。高频时钟计数器248把高频时钟计数值CNT_f提供给比较器255和256。利用这种结构，仅使用单个高频时钟计数器。
[0112]〈2.第二实施例〉
[0113]图12是表示根据第二实施例的曝光控制电路240的结构例子的框图。当从曝光定时信号Te的下降沿开始已经过去ms个时钟周期时，根据第一实施例的曝光控制电路240开始对高频时钟计数值CNT_f进行计数。然而，当从曝光定时信号Te的下降沿开始已经过去(ms+me)个时钟周期时,曝光控制电路240可开始对高频时钟计数值CNT_f进行计数。当已经过去(ms+me)个时钟周期时,根据第二实施例的曝光控制电路240开始对高频时钟计数值CNT_f进行计数，这不同于第一实施例。
[0114]具体地讲，根据第二实施例的曝光控制电路240还包括逻辑门249，这不同于第一实施例。
[0115]逻辑门249产生通过使曝光定时信号Te反转获得的信号和比较结果stat_h0的逻辑和以输出到水平同步时钟计数器245。当来自逻辑门249的输出信号转变为高电平时，水平同步时钟计数器245把水平同步时钟计数值CNT_h设置为初始值。由此，当曝光定时信号Te转变为低电平或者水平同步时钟计数值CNT_h变为ms时，水平同步时钟计数值CNT_h被重置。因此，当从曝光定时信号Te的下降沿开始已经过去(ms+me)个时钟周期时，开始高频时钟计数值CNT_f的计数。
[0116]图13是表示由根据第二实施例的成像装置200执行的曝光控制的例子的时序图。成像装置200与曝光定时信号Te同步地开始对水平同步时钟信号hCLK的时钟周期的数量进行计数。当时钟周期的数量变为ms时，成像装置200重置水平同步时钟计数值CNT_h并开始对高频时钟信号fCLK的时钟周期的数量进行计数。当高频时钟信号fCLK的时钟周期的数量变为ns时，成像装置200开始曝光。
[0117]接下来，成像装置200从水平同步时钟信号hCLK的时钟周期的数量变为me的时间开始对高频时钟信号fCLK的时钟周期的数量进行计数。当高频时钟信号fCLK的时钟周期的数量变为ne时，成像装置200结束曝光。[0118]如上所述，根据本技术的第二实施例，当水平同步时钟计数值CNT_h变为ms时，成像装置200能够重置水平同步时钟计数值CNT_h。由此，当从曝光定时信号Te的产生开始已经过去(ms+me)个时钟周期时，成像装置200能够开始对高频时钟信号fCLK的时钟周期的数量进行计数。
[0119]另外，上述实施例显示用于执行本技术的例子，并且实施例中的内容和权利要求中详述本发明的内容分别具有对应关系。类似地，权利要求中详述本发明的内容分别与在本技术的实施例中被给予相同名字的内容具有对应关系。然而，本技术不限于上述实施例，并且可通过在不脱离本技术的精神的范围内以各种方式修改实施例来执行本技术。
[0120]另外，本技术还可如下构造。
[0121](I) 一种控制电路，包括:
[0122]水平同步时钟计数单元，对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；
[0123]高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和
[0124]定时确定单元,在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。
[0125](2)如(I)所述的控制电路，其中所述高频时钟计数单元通过使用水平同步时钟计数值变为第一开始设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数，并且
[0126]其中定时确定单元包括
[0127]开始定时确定部分，设置高频时钟计数值变为第二开始设置值的时间作为开始曝光的定时；和
[0128]结束定时确定部分，在高频时钟计数值的基础上确定结束曝光的定时。
[0129](3)如(2)所述的控制电路，其中所述高频时钟计数单元还通过使用水平同步时钟计数值变为第一结束设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数，并且
[0130]其中结束定时确定部分设置高频时钟计数值变为第二结束设置值的时间作为结束曝光的定时。
[0131](4)如(3)所述的控制电路，其中当水平同步时钟计数值变为第一结束设置值时，水平同步时钟计数单元把水平同步时钟计数值设置为初始值。
[0132](5)如⑴至(4)中任何一项所述的控制电路，其中所述水平同步时钟计数单元与用于指示开始像素组的操作的定时的垂直同步时钟信号同步地把水平同步时钟计数值设置为初始值。
[0133](6)如(I)所述的控制电路，还包括:
[0134]倍增电路，倍增水平同步时钟信号的频率以产生高频时钟信号。
[0135](7) 一种成像装置，包括:
[0136]像素组，以二维栅格形状排列；
[0137]水平同步时钟计数单元，对用于指示沿像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；
[0138]高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和
[0139]定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。
[0140](8) —种曝光控制方法，包括:
[0141]由水平同步时钟计数单元对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值；
[0142]由高频时钟计数单元对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；以及
[0143]由定时确定单兀在闻频时钟计数值的基础上确定开始和结束像素的曝光的定时。
[0144]本公开包含与2012年6月18日提交给日本专利局的日本优先权专利申请JP2012-136493中公开的主题相关的主题，该专利申请的全部内容包含于此。
【权利要求】
1.一种控制电路，包括: 水平同步时钟计数单元，对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值； 高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和 定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。
2.如权利要求1所述的控制电路，其中所述高频时钟计数单元通过使用水平同步时钟计数值变为第一开始设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数，并且 其中定时确定单元包括 开始定时确定部分，设置高频时钟计数值变为第二开始设置值的时间作为开始曝光的定时；和 结束定时确定部分，在高频时钟计数值的基础上确定结束曝光的定时。
3.如权利要求2所述的控制电路，其中所述高频时钟计数单元还通过使用水平同步时钟计数值变为第一结束设置值的时间作为开始点来对高频时钟信号的时钟周期的数量进行计数，并且 其中结束定时确定部分设置高频时钟计数值变为第二结束设置值的时间作为结束曝光的定时。
4.如权利要求3所述的控 制电路，其中当水平同步时钟计数值变为第一结束设置值时，水平同步时钟计数单元把水平同步时钟计数值设置为初始值。
5.如权利要求1所述的控制电路，其中所述水平同步时钟计数单元与用于指示开始像素组的操作的定时的垂直同步时钟信号同步地把水平同步时钟计数值设置为初始值。
6.如权利要求1所述的控制电路，还包括: 倍增电路，倍增水平同步时钟信号的频率以产生高频时钟信号。
7.一种成像装置，包括: 像素组，以二维栅格形状排列； 水平同步时钟计数单元，对用于指示沿像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值； 高频时钟计数单元，对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；和 定时确定单元，在水平同步时钟计数值和高频时钟计数值的基础上确定开始和结束像素的曝光的定时。
8.—种曝光控制方法,包括: 由水平同步时钟计数单元对用于指示沿以二维栅格形状排列的像素组的水平方向开始扫描像素的定时的水平同步时钟信号的时钟周期的数量进行计数，以用作水平同步时钟计数值； 由高频时钟计数单元对具有比水平同步时钟信号高的频率的高频时钟信号的时钟周期的数量进行计数，以用作高频时钟计数值；以及由定时确定单元在高频时钟`计数值的基础上确定开始和结束像素的曝光的定时。
【文档编号】H04N5/235GK103516991SQ201310230756
【公开日】2014年1月15日 申请日期:2013年6月9日 优先权日:2012年6月18日
【发明者】桑添泰嘉 申请人:索尼公司