解调频移键控调制的输入信号的制作方法

本发明通常涉及无线充电系统，更具体的，涉及解调频移键控调制的输入信号。

背景技术：

频移键控(FSK)是通过离散的信号频率变化进行数据通信的技术。最简单的FSK方案是二进制FSK，其中频率在两个频率之间变化以传递二进制数据，但是多于两个频率也可用于FSK调制。

FSK用于多种应用，例如用于控制门锁的无接触钥匙卡、可以附在书本上和提供用于自助式销售的其它产品上的智能ID标记和智能标签、植入式设备(例如植入耳蜗和其它助听设备)、植入式可编程起搏器、以及用于无线充电系统的控制信号。

FSK信号解调器的成本和解调消耗的电力通常是主要设计因素，尤其是如果接收器和FSK解调器处于电池供电设备中。

附图说明

通过参考以下附图中所示的实施例的说明将最好地理解本发明以及其目的和优点。为了清楚和简明例示附图中的元件，不必按比例画出附图中的单元。

图1是根据本发明实施例的无线通信装置中接收器的示意框图，所述无线通信装置中的接收器包括用于解调FSK调制的输入信号的解调器；

图2是根据本发明实施例的解调FSK调制的输入信号的方法的流程图；

图3是图1中的解调器运行中和图2中的方法中出现的信号相对时间的图；

图4是用于提供图1中的解调器的选通信号的模块的示意框图；以及

图5是图4中的模块运行时呈现的信号相对时间的图。

具体实施方式

图1和2各自例示了无线接收器中的解调器100和方法200，用于解调频移键控(FSK)调制的输入信号FSK_IN，所述输入信号FSK_IN的频率在至少第一频率和第二频率F_OP和F_MOD之间变化。在202接收输入信号FSK_IN。在204提供第一信号和第二信号OFSK和DFSK，所述第一信号和第二信号OFSK和DFSK具有比输入信号FSK_IN的第一频率和第二频率F_OP和F_MOD中的较小者的多个周期更大的相对延迟T_DELAY。在206提供连续的相位参考信号FSK_PH0到FSK_PH3，所述连续的相位参考信号FSK_PH0到FSK_PH3具有各自递增地大于相对于第一信号OFSK的最大相位延迟0和ΔT1到ΔT3。在208以第二信号DFSK确定的间隔提供相位参考信号FSK_PH0到FSK_PH3的样本。当信号FSK_PH0到FSK_PH3的样本的相对值在多个间隔期间变化，然后在多个间隔期间保持不变时，在210检测第一频率和第二频率F_OP和F_MOD之间的转换。在212可以解析检测到的FSK数据供接收器使用。

第二信号用于相位参考信号FSK_PH0到FSK_PH3的采样的定时。在方法200的实现示例中，例如100kHz到200kHz频率的FSK信号可以无需使用运行于20MHz或以上的任何高频时钟而解调。高频时钟的成本和电力消耗可以节约下来。方法200的响应时间可以比使用分组时段解调(group period demodulation)的方法更快。

解调器100可以包括：延迟模块102，用于提供第一信号和第二信号OFSK和DFSK之间的相对延迟T_DELAY；用于提供连续的相位参考信号FSK_PH0到FSK_PH3的相移模块104；用于提供相位参考信号的样本的采样模块106；以及用于检测第一频率和第二频率之间的转换的检测器108。

相对于第一信号OFSK的最大相位延迟(ΔT1到ΔT3)可以至少是第一信号的半个周期(T_OP/2)。解调器100可以具有滤波器110，所述滤波器110从相位参考信号样本FSK_PH0到FSK_PH3中排除其延迟(ΔT1到ΔT3)大于第一信号的半个周期(T_OP/2)的信号。

第一信号和第二信号OFSK和DFSK之间的延迟T_DELAY可以包括信号OFSK和DFSK的多个周期N，所述信号OFSK和DFSK的多个周期N足够用于多个相位参考信号FSK_PH0到FSK_PH3反转其相对于第二信号DFSK的相位。

相移模块104可以包括串联连接的多个延迟相位元件(诸如D_PH1到D_PH3)和多个采样元件(诸如S_PH1到S_PH3)，所述串联连接的多个延迟相位元件各自的输出相对于第一信号OFSK具有递增地更大的相位ΔT1到ΔT3，所述多个采样元件用于以第二信号DFSK确定的间隔对延迟相位元件D_PH1到D_PH3各自的输出进行采样。

延迟模块102可以提供相对于第一信号OFSK的第二信号DFSK的延迟T_DELAY作为定义的经过时间。

更具体的，在图1所例示的示例中，FSK调制的输入信号FSK_IN在本示例中是正弦波信号，由过零检测器112转换为方波以提供第一信号OFSK。延迟模块102将第一信号OFSK延迟时间延迟T_DELAY以提供第二信号DFSK。

第一信号OFSK被提供给相移模块104中的延迟相位元件序列(诸如D_PH1到D_PH3)，所述延迟相位元件可以是由例如控制模块116控制的定时激活的缓冲放大器，每个缓冲放大器相对于之前元件引入相同增量的相位延迟，以产生相位参考信号FSK_PH0到FSK_PH3。采样元件(诸如S_PH1到S_PH3)是D触发器，所述D触发器具有连接的数据输入以各自接收相位参考信号FSK_PH0(第一信号OFSK)到FSK_PH3，并且具有连接到延迟模块102的输出的时钟输入，以使得D触发器S_PH0到S_PH3在第二信号DFSK的上升沿采样相位参考信号FSK_PH0到FSK_PH3。信号的样本在多比特总线114上编码为采样数据，并提供给滤波器110，其滤除冗余样本。

在运行时，如图3所示，总线114上的采样数据的值保持不变，而相位参考信号FSK_PH0到FSK_PH3具有相同的第一频率F_OP和相同相位。当相位参考信号FSK_PH0到FSK_PH3的频率改变为第二频率F_MOD时，采样数据的相对值开始在连续周期中改变。随着连续的相位参考信号FSK_PH0到FSK_PH3与用第二信号DFSK的上升沿所形成的时钟同相地断言，采样数据的相对值连续改变。然而，当第二信号DFSK的频率也改变为第二频率F_MOD时，采样数据的相对值停止在连续周期中改变。

这个运行由以下公式表示：

T_DELAY＝N＊T_OP+ΔT_OP

T_DELAY＝N＊T_MOD+ΔT_MOD

ΔT＝ΔT_OP-ΔT_MOD＝N＊(T_MOD-T_OP)

其中T_DELAY是第二信号DFSK相对于第一信号OFSK的延迟，N是第二信号DFSK或第一信号OFSK在延迟T_DELAY中的完整周期的数量，T_OP是第一频率F_OP的时段，T_MOD是第二频率F_MOD的时段，以及ΔT_OP和ΔT_MOD是除了N个周期之外的，各自在第一频率和第二频率F_OP和F_MOD的第二信号DFSK的边沿和第一信号OFSK的对应边沿之间的剩余相位延迟。

在简化示例中，T_DELAY是50.2ns，T_OP是10ns，T_MOD是9.4ns，N是5个完整周期。在第一频率F_OP和第二频率F_MOD之间的时段的差值(T_OP-T_MOD)是0.6ns。然而，剩余相位延迟ΔT_OP和ΔT_MOD是0.2ns和3.2ns(分别为50.2mod10和50.2mod 9.4)。ΔT_OP和ΔT_MOD之间的差值(ΔT_OP-ΔT_MOD)是-3ns，与时段的差值(T_OP-T_MOD)相比放大了5倍而且更易于检测到。将理解第一信号和第二信号OFSK和DFSK之间的时间延迟T_DELAY的值可以选择为适合特定实施例，甚至可以是可编程的以在较大范围频率内调整。

相移模块104中的延迟相位元件序列(诸如D_PH1到D_PH3)的累积延迟至少是第一F_OP和第二频率F_MOD的时段T_OP和T_MOD中较大的一个的半个周期max(T_OP，T_MOD)/2，以检测最大的剩余相位延迟ΔT_OP和ΔT_MOD。如果延迟相位元件序列的累积延迟大于周期T_OP和T_MOD中较大的一个的半个周期max(T_OP，T_MOD)/2，多比特总线114上的采样数据的比特将是冗余的。冗余比特由过滤器110滤除，由选通控制模块116控制。

频移检测器108可以包含简单逻辑，所述简单逻辑检测采样数据连续改变时的时段，采样的数据然后可以在连续周期中停止改变，不需要高速系统时钟。得到的数据可以在包解析模块118中解析，从检测器108传递连续比特的消息供接收器使用。

图4和5例示了选通控制模块116和其操作的示例。选通控制模块116接收第一信号OFSK和相位参考信号，在这种情况下是FSK_PH1到FSK_PH5和FSK_PHn。将第一信号OFSK输入到反相器400，所述反相器400输出是OFSKb。将相位参考信号FSK_PH1到FSK_PHn输入到具有连接到反相器400的输出的时钟输入的各自D触发器402的数据输入，以在反转的信号OFSKb的上升沿(第一信号OFSK的下降沿)对D触发器402的输出采样。相位参考信号FSK_PH1到FSK_PHn中的只有在反转的信号OFSKb断言时也断言的那 些信号会出现在多比特总线404上选通控制模块116的选通信号输出中。在滤波器110中，逻辑元件(诸如与(AND)门)在多比特总线114的数据和多比特总线404的选通信号没有接合的情况下对冗余数据进行掩码。在图5所例示的示例中，相位参考信号FSK_PH1到FSK_PH4在反转的信号OFSKb的正边沿(断言)被断言，并且从D触发器402输出的对应的采样数据信号通过总线404到达频移检测器108。然而，相位参考信号FSK_PH5到FSK_PHn在反转的信号OFSKb的正边沿解除断言，并且从D触发器402的对应的输出的采样数据信号被滤除。

本发明至少可以部分地在包含在计算机系统上运行的计算机程序的永久性机器可读介质中实现，程序至少包括用于执行根据本发明运行于可编程装置(诸如计算机系统)上的方法步骤的代码部分，或者使得可编程装置能够执行根据本发明的设备或系统的功能。

计算机程序是一系列指令，诸如特定应用程序和/或操作系统。计算机程序可以例如包括以下中的一个或者多个：子例程、函数、过程、对象方法、对象实现、可执行应用、小程序、小服务程序、源代码、对象代码、共享库/动态加载库和/或设计用于在计算机系统上执行的其它指令序列。

计算机程序可以内部存储在计算机可读存储介质上，或者通过计算机可读传输介质发送给计算机系统。所有或者一部分计算机程序可以在永久地、可移动地、或者远程地耦合到信息处理系统的永久性机器可读介质上提供。在前述说明中，已经参考本发明特定实施例的具体示例说明了本发明。然而，很明显可以对其做出不同修改和变化，而不脱离附加的权利要求中提出的本发明更宽泛的精神和范围。

在此所述的连接可以是适合从各自节点、元件或者设备接收信号或者发送信号至各自节点、元件或者设备的任意类型的连接，例如通过中间设备。因此，除非暗示或者明确提出，连接可以是直接连接或者间接连接。连接可以参考单个连接、多个连接、单向连接或双向连接来例示或说明。然而，不同实施例可以改变连接的实现。例如可以使用单独的单向连接而不是双向连接，反之亦然。还有，多个连接可以由顺序地或者时分复用方式传输多个信号的单个连接替代。类似的，承载多个信号的单个连接可以分离成承载这些信号的子集的各个不同连接。因此，很多选项存在于信号传输中。

在此所述的每个信号可以设计为正或负逻辑。在负逻辑信号的情况下，信号是低态有效，其中逻辑真状态对应于逻辑电平0。在正逻辑信号的情况下，信号是高态有效，其中逻辑真状态对应于逻辑电平1。注意到在此所述的任意信号可以设计为或者负或者正的逻辑信号。因此在可选实施例中，那些说明为正逻辑信号的信号可以实现为负逻辑信号，那些说明为负逻辑信号的信号可以实现为正逻辑信号。

术语“断言”或者“置位”和“无效”(或者“解除断言”或“清除”)在此用于提到信号、状态比特、或者类似装置呈现自己分别为逻辑真或逻辑假状态时。如果逻辑真状态是逻辑电平一，逻辑假状态就是逻辑电平零。如果逻辑真状态是逻辑电平零，逻辑假状态就是逻辑电平一。

本领域技术人员将认识到逻辑块之间的边界仅仅是例示性的，并且可选实施例可以合并逻辑块或者电路元件或者对逻辑块或者电路元件的功能可选地进行分解。因此，应当理解在此所述的结构仅仅是示例性的，实际上也可以实现很多达到相同功能的其它结构。类似的，达到相同功能的元件的任何设置是有效“相关的”，以完成期望的功能。因此，合并任意两个元件完成特定功能可以视为相互“关联”以完成期望的功能，与结构或者中间元件无关。类似的，如此关联的任意两个元件还可以被视为相互“可操作地连接”、或者“可操作地耦合”以完成期望的功能。

而且，本领域技术人员将认识到上述说明的操作之间的边界仅仅是例示性的。多个操作可以合并到单个操作中，单个操作可以分布于其它多个操作中，操作可以时间上至少部分重叠地执行。而且，可选实施例可以包括特定操作的多个实例，操作的顺序可以在多种不同实施例中改变。

在权利要求中，术语“包括”或“具有”不排除存在权利要求中列出之外的其它元件或步骤。而且，在此使用的术语“一”或“一个”定义为一个或者多个。还有，在权利要求中使用介绍性短语例如“至少一个”和“一个或多个”不应当被解释为暗示由不定冠词“一”或“一个”引入的另一个权利要求元件将包含这种引入的权利要求元件的特定权利要求限制为只包括一个这种元件的发明，即使相同权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词“一”或“一个”。对于使用定冠词的情况也是如此。除非明确说明，术语例如“第一”和“第二”用于这种术语描述的元件之间的任意区分。因此，这些术语不必要解释为指 示这些元件的时间或者其它优先级顺序。在相互不同的权利要求中陈述某些手段的简单事实并不指示着不能有利地使用这些手段的组合。