技术领域
本发明有关于无线通信装置，更具体地，有关于具有将集成处理电路和存
储器嵌入同一封装件(package)的无线通信装置以及具有将射频单元和存储器
嵌入同一半导体装置的无线通信装置。
背景技术：
在无线通信模块中，存储器封装件总是安装在基频处理封装件的外部，其
中，该基频处理封装件用于处理无线通信模块的基频操作。然而，此设置中需
要大量封装引脚来用于存储器封装件与基频处理封装件之间的信号传输。此外，
应当还需要若干PCB导电路径(conductingpath)用于存储器封装件的封装引脚
与基频处理封装件之间的信号传输。存储器封装件与基频处理封装件之间安装
的接口可能占用无线通信模块上的大量面积，因此会导致现代无线通信系统设
计的困难。此外，PCB导电路径还可能引起信号质量较低和操作速度受限。因
此，如何降低无线通信模块的引脚数量从而减少使用PCB导电路径因此降低成
本是无线通信系统领域的重要问题。
技术实现要素：
有鉴于此，本发明提供一种无线通信装置。
本发明提供一种无线通信装置，包括集成处理电路和第一存储器；其中，
集成处理电路包括处理单元以及射频单元；处理单元用于处理无线通信信号；
射频单元用于执行射频信号与基频信号之间的转换，其中，该无线通信信号为
射频信号与基频信号的其中之一或多个；以及第一存储器耦接于集成处理电路，
第一存储器用于存储处理单元使用的数据；其中，集成处理电路与第一存储器
封装于单个封装件内，且该无线通信装置为可穿戴式装置。
本发明另提供一种无线通信装置，包括集成处理电路、射频单元以及第一
存储器；其中，集成处理电路包括处理单元；处理单元用于处理无线通信信号；
射频单元用于执行射频信号与基频信号之间的转换；以及第一存储器，耦接于
集成处理电路，第一存储器用于存储处理单元使用的数据；其中，无线通信信
号为射频信号与基频信号的其中之一或多个，且集成处理电路、射频单元以及
第一存储器封装件于单个封装件内，且该无线通信装置为可穿戴式装置。
本发明再提供一种无线通信装置，包括：集成处理电路，包括处理单元以
及射频单元；其中，该处理单元用于处理无线通信信号；以及该射频单元用于
执行射频信号与基频信号之间的转换，其中，该无线通信信号为该射频信号与
该基频信号的其中之一或多个；以及第一存储器，耦接于该集成处理电路，该
第一存储器用于存储该处理单元使用的数据；其中，该射频单元位于第一封装
件中，该第一存储器位于第二封装件中，且该第一封装件与该第二封装件封装
在单个装置中。
本发明还提供一种无线通信装置，包括：集成处理电路，包括处理单元；
该处理单元用于处理无线通信信号；射频单元，用于执行射频信号与基频信号
之间的转换；以及第一存储器，耦接于该集成处理电路，该第一存储器用于存
储该处理单元使用的数据；其中，该无线通信信号为该射频信号与该基频信号
的其中之一或多个，该射频单元位于第一封装件中，该第一存储器位于第二封
装件中，且该第一封装件与该第二封装件封装在单个装置中。
本发明提供的无线通信装置可减小无线通信装置的尺寸及引脚数目。
附图说明
图1为根据本发明第一实施例的无线通信装置的方块示意图。
图2为根据本发明第二实施例的无线通信装置的方块示意图。
图3为根据本发明一个实施例的半导体装置的示意图。
图4为根据本发明一个实施例的图1中所示的集成处理电路和第一存储器
的第一替换集成设计的示意图。
图5为根据本发明一个实施例的图1中所示的集成处理电路和第一存储器
的第二替换集成设计的示意图。
图6为说明如何确定安装在封装件内的存储器是否为有效存储器的流程图。
图7为根据本发明一个实施例的无线通信装置的方块示意图。
图8为根据本发明另一个实施例无线通信装置的方块示意图。
图9为根据本发明另一个实施例频率控制电路执行跳频控制方法的流程图。
图10为根据本发明一个实施例RF信号的振荡频率和第一存储器的多个工
作频率的频谱示意图。
图11为根据本发明另一个实施例的无线通信装置的方块示意图。
图12为根据本发明一个实施例第一存储器的工作频率的时序示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术
领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。
本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在
功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包含」
为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此
包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二
装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手
段间接地电气连接至第二装置。
请参考图1，图1为根据本发明第一实施例的无线通信装置100的方块示意
图。无线通信装置100包括集成处理电路102、第一存储器104和第二存储器
106。集成处理电路102和第一存储器104封装于单个封装件108内，而第二存
储器106封装于另一个封装件110内。第二存储器106可通过至少一个PCB导
电路径112或适用于封装件108与封装件110之间信号传输的任何其他导电路
径外部耦接于封装件108。集成处理电路102包括处理单元以用于处理无线通信
信号。第一存储器104耦接于集成处理电路102，且第一存储器104用于存储处
理单元在处理无线通信信号或任何其他信号时使用的数据。第二存储器106可
为非挥发性存储器(non-volatilememory)，例如串行闪存、并行闪存等。此外，
第二存储器106可用于存储处理单元使用的数据。例如，当无线通信装置100
电源开启时，首先将第二存储器106中存储的数据转换至第一存储器104，然后
处理单元读取数据以执行无线通信装置100的初始化过程。此外，第二存储器
106的数据可以压缩数据的形式进行存储。应注意的是，处理单元除了处理无线
通信信号之外，也用于执行无线通信装置100的其他功能。例如，可运用处理
单元执行无线通信装置200的应用软件、电话簿或待办清单(to-dolist)的过程
数据等。
在此优选实施例中，第一存储器104可为挥发性存储器(volatilememory)
或非挥发性存储器，其中，挥发性存储器可例如动态随机存取存储器(DRAM)、
伪静态随机存取存储器(pseudoSRAM)等，非挥发性存储器可例如串行闪存、并
行闪存等。传统的第一存储器104设置于集成处理电路102外部，而本实施例
中第一存储器104包含在封装件108中。换句话说，将集成处理电路102和第
一存储器104设置为系统级封装件(system-in-package，SIP)。相应地，集成处
理电路102与第一存储器104之间的接口不需要封装引脚。更具体地，集成处
理电路102和第一存储器104为同一个封装件108中的两个晶片(die)，因此，
通过焊线(bondingwire)而无需PCB导电路径即可实现集成处理电路102与第
一存储器104之间的接口。
由于集成处理电路102与第一存储器104之间的信号转换在封装件108内
部，因此不需要建立集成处理电路102与第一存储器104之间的封装引脚。此
外，也可减少连接封装件108与封装件110进而连接集成处理电路102与第二
存储器106的PCB导电路径112的总数目。例如，如果第二存储器106为串行
闪存，可使用串行外设接口(SerialPeripheralInterface，SPI)式总线接口连接
封装件110与封装件108。其中，SPI总线接口仅需要4至6个引脚。因而也相
应地减少了封装件108与封装件110的引脚总数目。因此，包含集成处理电路
102和第一存储器104的封装件108的尺寸小于具有独立集成处理电路和第一存
储器的传统封装件的总尺寸，且封装件108、PCB导电路径112以及封装件110
的总尺寸也小于具有独立的集成处理电路、第一存储器以及第二存储器的传统
无线通信模块的总尺寸。
由于集成处理电路102和第一存储器104封装在同一个封装件108中，相
较于以PCB导电路径进行连接的传统封装件，集成处理电路102和第一存储器
104之间信号传输的信号质量(例如，信号眼图)可得到改进。此外，在此优选
实施例中，由于集成处理电路102和第一存储器104之间不存在PCB导电路径，
可将第一存储器104升级为具有更高的操作速度来用于增加集成处理电路102
和第一存储器104之间的数据传输速度。应注意的是，将集成处理电路102和
第一存储器104安装于同一个封装件108的另一个优势在于，由于两个晶片的
负载低于两封装件之间的负载，可将集成处理电路102和第一存储器104的驱
动功率设定为低于传统封装件，从而减少了功耗。
在此优选实施例中，无线通信装置100可更包括射频(radiofrequency，RF)
单元和电源管理单元(powermanagementunit，PMU)。RF单元用于执行RF信
号与基频信号之间的转换，其中，集成处理电路102处理的无线通信信号可为
RF信号与基频信号中的一或多个。PMU用于管理集成处理电路102与第一存储
器104中至少一个的功耗。应注意的是，集成处理电路102中可包括RF单元和
/或PMU，RF单元和/或PMU可设置于封装件108的内部或者也可设置于封装
件108外部。例如，在一个实施例中，RF单元和/或PMU安装于集成处理电路
102内部。在另一个实施例中，RF单元和/或PMU安装于封装件108的外部。
请参考图2，图2为根据本发明第二实施例的无线通信装置200的方块示意
图。无线通信装置200包括集成处理电路202、第一存储器204和第二存储器
206。相较于前述的第一实施例，集成处理电路202、第一存储器204和第二存
储器206皆封装在单个封装件208中。集成处理电路202包括处理单元以用于
处理无线通信信号。第一存储器204耦接于集成处理电路202，且第一存储器
204用于存储处理单元在处理无线通信信号或任何其他信号时使用的数据。第二
存储器206耦接于集成处理电路202。此外，第二存储器206可用于存储处理单
元使用的数据。例如，当无线通信装置200电源开启时，首先将第二存储器206
中存储的数据转换至第一存储器204，然后处理单元读取数据以执行无线通信装
置200的初始化过程。此外，第二存储器206的数据可以压缩数据的形式进行
存储。应注意的是，除了处理无线通信信号之外，处理单元也用于执行无线通
信装置200的其他功能。例如，可运用处理单元执行无线通信装置200的应用
软件、电话簿或待办清单的过程数据等。
在此优选实施例中，第一存储器204和第二存储器206可为挥发性存储器
或非挥发性存储器，其中，挥发性存储器可例如DRAM、伪SRAM等，非挥发
性存储器可例如串行闪存、并行闪存等。传统的第一存储器204和第二存储器
206设于集成处理电路202外部，而本实施例中第一存储器204和第二存储器
206包含在封装件208中。第一存储器204也可为非挥发性存储器(例如串行闪
存、并行闪存等)。换句话说，将集成处理电路202、第一存储器204和第二存
储器206设置为系统级封装件。相应地，集成处理电路202与第一存储器204
之间的接口，以及集成处理电路202与第二存储器206之间的接口不需要封装
引脚。更具体地，集成处理电路202、第一存储器204以及第二存储器206为同
一个封装件208中的三个晶片，因此，通过焊线而无需PCB导电路径即可实现
集成处理电路202与第一存储器204之间的接口以及集成处理电路202与第二
存储器206之间的接口。
由于集成处理电路202与第一和第二存储器204、206之间的信号转换在封
装件208内部，不需要建立集成处理电路202与第一和第二存储器204、206之
间的封装引脚。因此可减少封装件208的引脚总数目。因而，包含集成处理电
路202与第一和第二存储器204、206的封装件208的尺寸小于具有独立的集成
处理电路与第一和第二存储器的传统封装件的总尺寸。
类似于前述实施例，相较于以PCB导电路径进行连接的传统封装件，集成
处理电路202与第一和第二存储器204、206之间信号传输的信号质量(例如，
信号眼图)可变得更好。由于集成处理电路202与第一和第二存储器204、206
之间不存在PCB导电路径，可将第一存储器204和第二存储器206升级为具有
更高的操作速度来用于增加集成处理电路202与第一和第二存储器204、206之
间的数据传输速度。此外，可将集成处理电路202与第一和第二存储器204、206
的驱动功率设定为低于传统封装件，从而减少功耗。
无线通信装置200可更包括RF单元和PMU。RF单元和PMU的设置类似
于无线通信装置100的设置，为简洁，在此省略详细描述。
对于图1中所示的实施例，集成处理电路102和第一存储器104可为封装
在同一封装件108中的两个晶片。然而，此仅用于说明之目的，并非意在限制
本发明。图3为根据本发明一个实施例的半导体装置的示意图。半导体装置30
可包括多个半导体封装件301和302，其中，RF单元303可位于半导体封装件
301，且存储器304可位于另一半导体封装件302。举例而言，多个半导体封装
件(例如301和302)可通过使用二维(2D)封装方式或三维(3D)封装方式
封装在单一装置(例如半导体装置30)中。例如，可采用堆叠式组装
(Package-on-Package，PoP)或封装内封装(Package-in-Package，PiP)之类的封
装堆叠技术(packagestackingtechnology)来封装半导体装置30内的半导体封
装件301和302。应注意的是，本发明对实际用于将多个半导体封装件集成在单
一装置的封装方法并无限制。即，具有包括RF单元在内的一个半导体封装件和
包括存储器在内的另一个半导体封装件的单一装置都在本发明的范围内。
根据图3中所示的半导体装置，本发明更提出如图1中所示的半导体封装
件108的替换设计。图4为根据本发明一个实施例的图1中所示的集成处理电
路102和第一存储器104的第一替换集成设计的示意图。图5为根据本发明一
个实施例的图1中所示的集成处理电路102和第一存储器104的第二替换集成
设计的示意图。根据实际设计考量，可将无线通信装置(例如100)修改为具有
半导体装置40或半导体装置50以替代半导体封装件(例如108)。半导体装置
40和50之间的主要区别为RF单元1032的位置。可将RF单元1032配置为执
行RF信号和基带信号间的转换。可将处理单元1031配置为处理处理无线通信
信号，其中无线通信信号可为RF信号和基频信号中的一或多个。对于图4中所
示的实施例，RF单元1032和处理单元1031可都包括在集成处理电路102中，
其中，集成处理电路102可位于半导体封装件401中，且第一存储器104可位
于另一半导体封装件402中。对于图5中所示的实施例，RF单元1032可在集
成处理电路102的外部，集成处理电路102和RF单元1032可位于半导体封装
件501中，且第一存储器104可位于另一半导体封装件402中。
在图4和图5所示的实施例中，RF单元1032和处理单元1031可都位于同
一半导体封装件401/501中。然而，此仅为说明目的，并非用于限制本发明。或
者，可将处理单元1031配置为位于RF单元1032所在的半导体封装件401的外
部。简而言之，采用图3所示的提出的半导体装置的集成处理电路102和第一
存储器104的任意集成设计都在本发明范围内。
在上述实施例中，将存储器(例如第一存储器104和/或第二存储器206)
安装于包括集成处理电路的封装件/半导体装置内可能会产生两个问题。第一个
问题是如何确定安装在封装件/半导体装置内的存储器是否为有效存储器。第二
个问题是当存储器安装在封装件/半导体装置内时如何减少存储器产生的干扰。
对于第一个问题，请参考图6，图36为说明如何确定安装在封装件/半导体
装置内的存储器是否为有效存储器的流程图。对于无线通信装置100的实例，
在可将第一存储器104安装在封装件108(或半导体装置40/50)内之前，可由
例如第一存储器104或无线通信装置100的制造商对第一存储器104执行测试
程序(例如芯片探针(chipprobe,CP))以确定第一存储器104是否为有效记忆
体。当第一存储器104进行测试程序失败时，可丢弃第一存储器104。而当第一
存储器104通过测试程序时，可以识别标记(identification)对第一存储器104
进行签名或标记，其中，该识别标记用于指示第一存储器104为有效存储器。
换言之，如图6所示，可将识别标记看作第一存储器104的有效ID(goodID)。
将第一存储器104识别标记为有效存储器时，经过封装程序(packaging
process)可将第一存储器104与集成处理电路102一起包括在封装件108(或半
导体装置40/50)内从而形成无线通信装置100的至少一部分。当完成封装程序
时，可对封装件108执行另一个测试。在此阶段，可使用测试装置(图未示)
读取第一存储器104的识别标记，即有效ID1042，其中，该测试装置可外部耦
接于封装件108(或半导体装置40/50)。当该测试装置确定第一存储器104中存
在有效ID1042时，可确认至少第一存储器104不是丢弃内存(discarded
memory)。换言之，使用测试装置测试有效ID1042的存在可帮助确认封装在封
装件108(或半导体装置40/50)中的第一存储器104是有效存储器。
确定安装在封装件108(或半导体装置40/50)内的第一存储器104是否为
有效存储器的另一种方法是通过测试电路1022测试第一存储器104的功能从而
确认第一存储器104是否运作良好。应注意的是，如图6所示，在一些实施例
中，可在集成处理电路102内嵌入测试电路1022。更具体地，测试电路1022可
为内嵌于集成处理电路102的内建自测(built-inself-test，BIST)电路。相应地，
上述第一个问题可得到解决。
应注意的是，对有效ID1042进行签名或标记的目的是为了从封装件108(或
半导体装置40/50)中排除故障存储器，而将测试电路1022安装在封装件108
(或半导体装置40/50)内是为了检查第一存储器104是否为有效存储器。此外，
可将有效ID1042和测试电路1022两者，或者仅有效ID1042和测试电路1022
其中之一运用于封装件108(或半导体装置40/50)。在运用有效ID1042和测试
电路1022两者的实施例中，当有效ID1042停止工作或有效ID1042有误时，可
使用测试电路1022来测试第一存储器104的有效性。
对于第二个问题，即当存储器安装在封装件108(或半导体装置40/50)内
时如何减少第一存储器104产生的干扰，至少可提出三种解决此问题的方法。
第一种的方法是调整(例如降低)第一存储器104与集成处理电路102之间所
传输的驱动信号的驱动功率。在一个实施例中，可将驱动功率调整至传输第一
存储器104与集成处理电路102之间的驱动信号可接受的最小驱动功率以在最
小驱动功率下执行存储器读/写操作。图7为根据本发明一个实施例的无线通信
装置400的方块示意图，无线通信装置400使用所述第一种方法减少第一存储
器104产生的干扰。在此实施例中，集成处理电路102可更包括驱动控制电路
1024和边界电路(boundarycircuit)1026，且第一存储器104可更包括边界电路
1044，其中，至少一条焊线114可用于连接边界电路1026和边界电路1044。驱
动控制电路1024可调整边界电路1026和/或边界电路1044产生的驱动信号Sd
的驱动功率。在一个实施例中，驱动控制电路1024可将驱动功率调整为传输第
一存储器104与集成处理电路102之间的驱动信号Sd可接受的最小驱动功率。
当第一存储器104与集成处理电路102之间传输的驱动信号Sd下降时，第一存
储器104产生的干扰会减少。相应地，此设置可减少对无线通信装置400的感
测电路(sensitivecircuit)(例如RF单元1032)产生的干扰。更具体地，在无线
通信装置400中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，
使用RF单元1032执行无线通信装置400的RF信号与基频信号之间的转换。
在此实施例中，RF单元1032外部耦接于集成处理电路102，即RF单元1032
为不同晶片(或不同封装件或相同封装件)，但是，RF单元1032和集成处理电
路102都安装于相同的封装件(或相同装置)内。
无线通信装置400更包括PMU1034。PMU1034可管理集成处理电路102
和/或第一存储器104的功耗。在此实施例中，PMU1034内部耦接于集成处理电
路102。换言之，PMU1034和集成处理电路102安装于同一个晶片内，然而，
本发明并不限于此。
应注意的是，在图7中，尽管运用了测试电路1022，也可通过使用前述方
法在第一存储器104中运用有效ID。因此，可将有效ID和测试电路1022两者，
或者仅有效ID和测试电路1022其中之一运用于封装件108(或半导体装置50)。
如图8所示，减少第一存储器104产生的干扰的第二种方法是使用跳频
(hopping)机制从而避开感测电路(例如RF单元1032)的工作频率。图8为
根据本发明的另一个实施例无线通信装置500的方块示意图。无线通信装置500
使用第二种方法减少第一存储器104产生的干扰。在此实施例中，集成处理电
路102可更包括驱动控制电路1024和边界电路1026，且第一存储器104可更包
括边界电路1044，其中，至少一条焊线114可用于连接边界电路1026和边界电
路1044。驱动控制电路1024可调整边界电路1026和/或边界电路1044产生的
驱动信号Sd的驱动功率。除此之外，集成处理电路102可更包括频率控制电路
1028。频率控制电路1028可用于控制无线通信装置500除感测电路以外多个元
件的工作频率不同于感测电路的工作频率(即振荡频率)。除感测电路以外多个
元件的一个实例为第一存储器104，感测电路的一个实例为RF单元1032。在此
实施例中，频率控制电路1028可为跳频控制电路。请参照图9，图9为根据本
发明另一个实施例频率控制电路1028执行跳频控制方法600的流程图。在实现
相同结果的前提下，图9中所示流程图的步骤无需严格按照图9所示的顺序也
不要求步骤连续，即可将其他步骤置于其中。除此之外，可省略步骤S602。跳
频控制方法600可包括如下步骤：
步骤S602：识别感测电路(例如：RF单元1032)的工作频率F1；以及
步骤S604：控制除感测电路之外的电路(例如第一存储器104)的工作频
率远离工作频率F1。
在步骤S602中，频率控制电路1028可识别感测电路的工作频率F1。更具
体地，在无线通信装置500接收具有振荡频率F1的RF信号之时或之前，频率
控制电路1028可确定该RF信号的振荡频率，即F1。在步骤S604中，当RF
单元1032处理该RF信号时，频率控制电路1028可控制第一存储器104的工作
频率F2不同于RF信号的振荡频率。如图10所示当振荡频率F1变化时，可通
过频率控制电路1028控制第一存储器104的工作频率在多个频率间跳变从而避
开振荡频率F1。图10为根据本发明一个实施例RF信号的振荡频率F1和第一
存储器104的多个工作频率(即F2、F3及F4)的频谱示意图。当RF信号的振
荡频率F1变化时，第一存储器104的工作频率也可进行变化来远离振荡频率F1。
由于现在感测电路的工作频率F1不同于第一存储器104的工作频率F2，因而将
减少对集成处理电路102的功率和信号造成的干扰。更具体地，在无线通信装
置500中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，可使用
RF单元1032执行无线通信装置500的RF信号与基频信号之间的转换。在无线
通信装置500中，RF单元1032内部耦接于集成处理电路102，即RF单元1032
与集成处理电路102为相同晶片(或相同封装件或不同封装件)。
应注意的是，在图8中，尽管在封装件108(或半导体装置40)内仅运用
了有效ID1042，另外，也可使用前述方法在封装件108内安装测试电路。因此，
可将有效ID1042和测试电路两者，或者有效ID1042和测试电路其中之一运用
于封装件108(或半导体装置40)。
如图11所示，解决第一存储器104产生的干扰的第三种方法是使用扩频
(spreadspectrum)机制，从而减少除感测电路(例如RF单元1032)之外至少
一个电路的辐射功率。图11为根据本发明另一个实施例的无线通信装置800的
方块示意图。无线通信装置800使用第三种方法来减少第一存储器104产生的
干扰。在此实施例中，集成处理电路102可更包括驱动控制电路1024和边界电
路1026，且第一存储器104可更包括边界电路1044，其中，至少一条焊线114
可用于连接边界电路1026和边界电路1044。驱动控制电路1024可调整边界电
路1026和/或边界电路1044产生的驱动信号Sd的驱动功率。除此之外，集成
处理电路102可更包括频率控制单元1030。如图12所示，频率控制单元1030
可将无线通信装置800除感测电路之外的多个元件的工作频率扩展为特定频带
Fss。除感测电路之外的多个元件的一个实例是第一存储器104，而感测电路的
一个实例为RF单元1032。图12为根据本发明一个实施例第一存储器104的工
作频率的时序示意图。应注意的是，为简洁，在此较佳实施例中，第一存储器
104的工作频率也标记为F2。此外，在此实施例中，频率控制电路1030可为扩
频控制电路。例如，当RF单元1032处理所接收的RF信号时，频率控制电路
1030可缓慢地调整第一存储器104的工作频率F2，如图12所示，将第一存储
器104的工作频率F2从特定频带Fss的较低频带Fssl变为较高频带Fssu。通过
此方法，第一存储器104的工作频率F2的能量可均匀地分配在特定频带Fss中，
因此，可减少第一存储器104的工作频率F2造成的对集成处理电路102的功率
和信号造成的干扰。
此外，将第一存储器104放置在远离感测电路(例如RF单元1032)的位
置也可以帮助减少第一存储器104对感测电路产生的干扰。更具体地，在无线
通信装置800中，感测电路比数字电路更敏感，可用于处理模拟信号。例如，
使用RF单元1032执行无线通信装置800的RF信号与基频信号之间的转换。
在无线通信装置800中，RF单元1032内部耦接于集成处理电路102，即RF单
元1032与集成处理电路102为相同晶片。
而且，在图11中，尽管在封装件108(或半导体装置40)内仅运用了有效
ID1042，也可使用上述方法在封装件108(或半导体装置40)内安装测试电路。
因此，可将有效ID1042和测试电路两者，或者有效ID1042和测试电路其中之
一运用于封装件108。
应注意的是，尽管上述的用于解决如何确定安装在封装件(或半导体装置)
内的存储器是否为有效存储器以及如何减少由存储器产生的干扰的多种方法是
结合无线通信装置100、400、500以及800进行描述的，所属领域的技术人员
应理解上述多种方法也可运用于无线通信装置200或者RF电路和存储器位于同
一个封装件(或半导体装置)的任何其他无线通信装置来解决类似问题。无线
通信装置的示例可包括移动电话、平板电脑及可穿戴式装置(wearabledevice)。
在无线通信装置100、200、400、500、800或集成处理电路和存储器位于同一
个封装件(或具有RF电路和存储器位于同一装置)的任何其他无线通信装置中
运用的一种或多种上述方法都属于本发明的范围。而且，上述有效ID、测试电
路、驱动控制电路、频率控制电路、RF单元、第一存储器、第二存储器以及PMU
的设置并不限于图1-图8及图11所示的设置。所属领域的技术人员应理解根据
无线通信装置的实际设计需求也可对设置进行重新设置或修改。此外，在图8
和图11中，尽管频率控制电路1028和1030、驱动控制电路1024以及RF单元
1032安装于集成处理电路102之内，频率控制电路1028和1030、驱动控制电
路1024以及RF单元1032也可设置为外部耦接于集成处理电路102但位于同一
个封装件108(或半导体装置40/50)内部，或选择性省略上述装置。频率控制
电路1028和1030、驱动控制电路1024以及RF单元1032也可设置为外部耦接
于封装件108(或半导体装置40/50)。
简而言之，本发明在封装件中包括至少一个存储器，且该封装件(或半导
体装置)还包括处理无线通信信号的集成处理电路，由此可减少无线通信装置
的成本并改进信号质量和工作速度。此外，本发明还揭示了多种方法来解决如
何确定安装在封装件(或半导体装置)内的存储器是否为有效存储器以及存储
器安装于封装件(或半导体装置)之内时如何减少存储器产生的干扰。
任何所属技术领域的技术人员根据本发明的精神而轻易完成的改变或均等
性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。