技术领域本实用新型整体涉及图像传感器，更具体地讲，涉及包含具有可调节的体偏置电压的像素的图像传感器。
背景技术：
图像传感器常用于捕获图像的电子器件，诸如蜂窝电话、照相机和计算机。常规的图像传感器使用互补金属氧化物半导体(CMOS)技术或电荷耦合装置(CCD)技术在半导体基板上制造。图像传感器可包括图像传感器像素的阵列，每个像素包括光电二极管和其他可操作电路，诸如形成于基板的晶体管。使用CMOS图像传感器捕获图像通常涉及使用电子卷帘快门(ERS)算法成功复位、整合并且读取图像传感器上的单行图像像素。在传统的ERS算法中，行复位和读取通常在给定的时间对单行进行。行复位是指通过将电荷存储节点复位到给定电压来准备用于光捕获的像素的操作。行读取是指对已曝光所需持续时间的图像像素的操作，其涉及对给定行的像素列取样以及将与暴露期间像素存储的电荷量相关的值转换为数字信号。图像传感器通常包括具有钉扎电压的光电二极管，该钉扎电压是由光电二极管的掺杂水平设定的设计参数。在正常操作期间，首先使用晶体管电路将光电二极管节点复位到钉扎电压。然后允许光子进入光电二极管区域达预定的时间量。光子在光电二极管区域内部被转换为电子，而这些电子降低了复位钉扎电压。在该过程中，存储的总电荷Q通常被称为饱和满阱容量(SFW)，并取决于光电二极管的阱容量。当处于读取存储信号的时间时，光电二极管节点处的存储电荷Q通过另外的晶体管电路传输到浮动扩散节点。像素设计应使可从光电二极管传输到浮动扩散节点的电荷Q的数量最大化。否则，电荷回流表现为图像质量损失。或者，图像传感器通常以全局快门(GS)模式运行。在该模式中，通常在邻近光电二极管的基板的前表面形成附加的二极管和附加的传输栅极。在GS中，所有光电二极管累积的电荷以一个全局脉冲传输到重复二极管，并且重复二极管以ERS模式逐行读取。可降低捕获的信号Q的噪声有多个来源。暗电流是指从非光子源生成并且被光电二极管捕获的电子。暗电流可来自多个来源，包括：由于植入物和等离子体损坏造成的硅缺陷、光电二极管空间中的金属污染物、雪崩和/或齐纳高场电子空穴对生成、SRH电子空穴对生成、陷阱相关的带间隧穿(BTBT)、光电二极管和浮动扩散两侧的传输栅极感应BTBT等等。为了实现高图像质量，必须减小暗电流。在GS像素中，重复二极管必须在整个读取时间期间保持电荷传输。任何电荷干扰均为全局快门效率(GSE)形式的额外噪声。获得非常高的GSE是所期望的。因此，期望能够在不牺牲图像质量的情况下实现高光电二极管阱容量和最小噪声。CMOS图像传感器在移动通讯行业广泛用于蜂窝电话和PDA应用。这些产品需要低能耗来延长电池寿命。由于钉扎和电荷传输的限制，不容易通过调整像素操作电压来降低电压。还希望在不降低图像质量的情况下，通过降低最大像素操作电压来减小功率。
技术实现要素：
本实用新型的目的之一是提供改进的图像传感器。根据本实用新型的一个方面，提供一种图像传感器像素，所述图像传感器像素包括：光电二极管，所述光电二极管具有第一端子和第二端子；源极跟随器晶体管，所述源极跟随器晶体管具有栅极端子、第一端子和第二端子，所述栅极端子可操作以耦合至所述光电二极管的所述第一端子，所述第一端子耦合至电源；多个晶体管，所述多个晶体管耦合至所述源极跟随器晶体管的所述第二端子，其中所述多个晶体管中的至少一者具有栅极端子，所述栅极端子可操作以接收接地电源电压；以及体偏置控制电路，所述体偏置控制电路将控制电压提供给所述光电二极管的所述第二端子，所述控制电压不同于所述接地电源电压。在一种实施方式中，所述体偏置控制电路被配置为将所述控制电压调节为小于所述接地电源电压的负电压水平。在一种实施方式中，所述体偏置控制电路被配置为将所述控制电压仅偏置为小于所述接地电源电压的负电压水平。在一种实施方式中，所述图像传感器像素还包括：浮动扩散区域，所述浮动扩散区域耦合至所述源极跟随器晶体管的所述栅极；以及电荷传输晶体管，所述电荷传输晶体管耦合于所述光电二极管的所述第一端子和所述浮动扩散区域之间，其中所述电荷传输晶体管具有栅极，所述栅极可操作以使所述光电二极管与所述浮动扩散区域耦合或去耦合。在一种实施方式中，所述图像传感器像素还包括：存储区域，所述存储区域不同于所述浮动扩散区域并且电容耦合至所述体偏置控制电路。在一种实施方式中，所述电荷传输晶体管耦合于所述浮动扩散区域和所述存储区域之间，所述图像传感器像素还包括：额外的电荷传输晶体管，所述额外的电荷传输晶体管耦合于所述存储区域和所述光电二极管的所述第一端子之间。在一种实施方式中，所述体偏置控制电路被配置为，在第一像素操作期间，将所述控制电压偏置为不同于所述接地电源电压，并且在第二像素操作期间，将所述控制电压偏置为等于所述接地电源电压。根据本实用新型的另一方面，提供一种成像系统，所述成像系统包括：中央处理单元；存储器；透镜；输入-输出电路；以及成像设备，其中所述成像设备包括：排列成行和列的像素阵列；第一底板偏置控制电路，所述第一底板偏置控制电路将第一体偏置控制信号提供给所述阵列中的第一行像素；以及第二底板偏置控制电路，所述第二底板偏置控制电路将第二体偏置控制信号提供给所述阵列中的第二行像素。在一种实施方式中，所述第一底板偏置控制电路可操作以将所述第一体偏置控制信号调节为接地信号水平，同时所述第二底板偏置控制电路将所述第二体偏置控制信号调节为小于所述接地信号水平的负信号水平。在一种实施方式中，所述阵列中的每个像素均还包括电荷传输晶体管，其中当所述第一行中的至少一个电荷传输晶体管接通时，所述第一底板偏置控制电路将所述第一体偏置控制信号调节为负信号水平，并且其中当所述第二行中的所述至少一个电荷传输晶体管断开时，所述第二底板偏置控制电路将所述第二体偏置控制信号调节为接地信号水平。本实用新型的一个有益的技术效果是能够获得改进的图像传感器。附图说明图1是根据一个实施例的示例性电子器件的示意图。图2A是具有光电二极管和单个浮动扩散节点的常规图像像素电路的示意图。图2B是示出在断开和接通的条件下，图2A示出的常规图像像素电路的电荷传输栅极的势阱示意图。图3A是根据一个实施例的具有光电二极管、存储节点、浮动扩散节点和底板偏置控制电路的示例性图像像素电路的示意图，并且该底板偏置控制电路被连接到光电二极管以及存储节点和浮动扩散节点的电容存储元件。图3B是示出在断开和接通的条件下，图3A示出的示例性图像像素电路中电荷传输栅极的势阱的示意图。图4是根据本实用新型的一个实施例的涉及图像像素信号生成和传输的示例性步骤的流程图，其中图像像素可采用图3的实施例。图5是根据一个实施例的示例性图像像素的阵列示意图，其中每个图像像素均具有光电二极管和单个浮动扩散节点，并且其中每行均具有底板偏置控制电路，该底板偏置控制电路被连接到光电二极管和行内每个图像像素中浮动扩散节点的电容存储元件。图6是根据本实用新型的一个实施例的涉及图像像素信号生成和传输的示例性步骤的流程图，其中图像像素可采用图5的实施例。图7是根据一个实施例的曲线图，其绘制了图像传感器内掺杂物浓度对光电二极管基板深度的曲线。图8是根据一个实施例的采用图3和5的图像像素的处理器系统的框图。具体实施方式本实用新型的实施例涉及图像传感器，更具体地讲，涉及包含具有可调节的体偏置电压的像素的图像传感器。本领域技术人员将认识到，本实用新型的示例性实施例可在缺少一些或所有这些具体详情的情况下实施。在其他情况下，为了避免不必要地混淆本实用新型的实施例，未详细描述熟知的操作。电子器件诸如数字照相机、计算机、蜂窝电话以及其他电子器件均包括聚集入射光以捕获图像的图像传感器。图像传感器可包括成像像素的阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换为图像信号的光电二极管。图像传感器可具有任意数量的像素(如，几百或几千像素或更多)。例如，典型的图像传感器可具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路，诸如用于操作成像像素的电路，以及用于读取光敏元件生成的电荷所对应的图像信号的读取电路。图1是根据一个实施例的示例性电子器件的示意图。图1的成像系统10可以是便携式成像系统，诸如照相机、蜂窝电话、摄像机或捕获数字图像数据的其他成像设备。照相机模块12可用于将入射光转换为数字图像数据。照相机模块12可包括透镜阵列14和对应的图像传感器阵列16。透镜阵列14和图像传感器阵列16可以安装在共同的组件中，并且可为处理电路18提供图像数据。处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、存储装置诸如随机访问存储器和非易失性存储器等)，并且可使用从照相机模块12分离的和/或形成照相机模块12的部分(如，形成集成电路的部分的电路，所述集成电路包括图像传感器阵列16或与图像传感器阵列16相关的模块12内的集成电路)的部件实施。如果需要，经照相机模块12捕获和处理的图像数据可使用处理电路18进一步处理和存储。如果需要，可使用耦合至处理电路18的有线和/或无线通信路径将处理图像数据提供给外部设备(如，计算机或其他装置)。图像传感器阵列16可包含单个图像传感器阵列，所述传感器被构造为通过为每个图像传感器提供颜色滤光片来接收给定颜色的光。例如，用于图像传感器中的图像传感器像素阵列的颜色滤光片可以是红色滤光片、蓝色滤光片和绿色滤光片。每个滤光片均可形成颜色滤光片层，该颜色滤光片层覆盖阵列中各个图像传感器的图像传感器像素阵列。也可使用其他滤光片，诸如白色滤色片、双频IR截止滤色片(如，允许LED光源发出的可见光和一系列红外光透过的滤色片)等。图2A是具有光电二极管和单个浮动扩散节点的常规图像像素电路的示意图。如图2A所示，像素200包括光电二极管(PD)202、传输晶体管204、源极跟随器(SF)晶体管208、行选择晶体管216、复位晶体管222、电源电压214、光电二极管电压节点210、接地电压(VGND)212、浮动扩散(FD)节点220、电容存储元件206和列线218。列线218耦合至多个信号评估晶体管是公知的，所述信号评估晶体管形成列读取电路，以评估信号输出。光电二极管202在基板的掺杂区域中累积光生电荷。光电二极管202的负端子耦合至接地电压VGND。当被传输控制信号TX激活时，光电二极管202中累积的电荷通过传输晶体管204从光电二极管电压节点210选择性传输到浮动扩散节点220。使用电容元件206将电荷保持在浮动扩散节点220。电容元件206的负端子耦合至接地电压VGND。源极跟随器晶体管208的栅极端子耦合至浮动扩散节点220。从而，浮动扩散节点220处的电荷控制允许通过源极跟随器晶体管208的电源电压214的大小。当激活的行选择晶体管216选定包含像素200的具体行时，通过源极跟随器晶体管208的信号在列线218上传输到列读取电路。传输晶体管204的栅极端子耦合至传输控制信号线，用于接收传输控制信号TX，从而控制光电二极管202与浮动扩散节点220的耦接。接收电源电压214的节点通过复位晶体管222耦合至浮动扩散节点220。复位晶体管222的栅极端子耦合至复位控制线，用于接收复位控制信号RES，以控制复位操作，其中电源电压214馈送到浮动扩散节点220。使行选择信号RS生效，以激活行选择晶体管216。虽然未示出，但行选择信号RS通过公用线被提供给阵列中相同行的所有像素。RES和TX信号以类似的方式被提供给阵列中相同行的所有像素。电源电压214通过晶体管208和216耦合至列线218。列线218耦合至阵列中相同列的所有像素，其下端通常具有电流阱。来自像素200的信号通过列线218被选择性馈送到列读取电路。可以ERS两步相关双采样(CDS)过程从像素200读取值。首先，通过激活复位晶体管222和传输晶体管204将浮动扩散节点220和光电二极管电压节点210设定为复位电压。复位电压通过列读取电路读取，从而得到准确的复位电压。在复位之前的电荷累积期间，光电二极管202累积来自入射光的电荷。在复位电压采样后，激活传输晶体管204，并且来自光电二极管162的电荷通过传输晶体管204传输到浮动扩散节点220。所传输的光电二极管电荷改变了浮动扩散节点220的复位电压水平。电压的改变控制了源极跟随器晶体管208的栅极，并且对应的信号通过行选择晶体管216传输到列线218。这是由列读取电路采样的第二信号。两种读取信号之间的差异允许CDS准确测定累积的光电二极管电荷。像素200中PD电荷的两种情况如图2B所示，其中垂直维度显示像素(势阱)内的电压水平，水平维度通过图2A的PD202、传输晶体管204和FD220显示像素横截面位置。区域202b和220b显示其中TX处于断开状态204b的情况，同时区域202c和220c显示其中TX处于接通状态204c的情况。通过调节TX分别处于接通和断开这两种状态来接通或断开PD202与FD220的耦合。在累积期间，当TX断开时，PD202b可完全饱和。在202b中，饱和PD电荷(也称为满阱)由电压水平VGND和VPIN确定。除电压水平之外，光电二极管掺杂水平也有助于满阱容量。在复位后，FD220b处于VAA。当TX处于接通状态204c时，允许PD电荷202b流入FD节点220b。如图所示，从PD传输的最大FD电荷230c由VPIN和VAA电压水平确定。PD202c设计为完全清空并达到电压VPIN，同时FD220c设计为完全收集可能已由饱和PD202b收集的所有电荷230c。电荷守恒决定了最大PD202b电荷必然等于最大FD电荷230c。为了完全传输电荷，TX的接通状态204c必须将传输晶体管表面势垒降低至小于或等于VPIN的电压水平。在图2A的像素200中，将接地电压VGND馈送到光电二极管202和电容元件206的负端子。VGND由在通用基板上构造的其他像素晶体管和列读取电路共有。图2B示出了三个电压VGND、VPIN和VAA如何控制像素200的阱容量和电荷传输操作。在该布置方式中，在不增加钉扎电压(可解释为增加电源电压214的大小)的情况下不能增加光电二极管202的电荷存储容量。以这样的方式增加图像传感器的最大电压要求不是所期望的，因为它增加了图像传感器消耗的功率，并增加了处理复杂性和图像传感器的成本。因此，在不增加系统的最大电压要求情况下，采用提高光电二极管的电荷存储容量的方法将是所期望的。图3A是根据一个实施例的具有光电二极管、存储节点、浮动扩散节点和底板偏置控制电路的示例性图像像素电路的示意图，并且该底板偏置控制电路被连接到光电二极管以及存储节点和浮动扩散节点的电容存储元件。如图所示，图3A是全局快门操作的实施例。像素电路的底板可以或可以不是其他基于制造选项的像素晶体管共有的。底板可以不是用于评估像素输出电压的其他列读取电路共有的。如图3A所示，图像像素300可包括光电二极管302、光电二极管电压节点303、存储信号SG控制的存储栅极晶体管304、可耦合至电容存储元件308的存储节点306、传输信号TX控制的传输栅极310、可耦合至电容存储元件312的浮动扩散节点318、复位信号RES控制的复位晶体管314、源极跟随器晶体管320、可由行选择信号RS控制的行选择晶体管322、可在电压节点316处施加的电源电压VAA、列线324以及底板偏置控制电路326，该底板偏置控制电路可生成偏置电压VBB，并且可通过线327耦合至光电二极管302、电容存储元件308和电容存储元件312。在图3A中，全局快门元件存储栅极304、存储节点306和电容元件308是任选的，并且PD电压节点303可直接连接到传输晶体管310，以构造卷帘快门像素。应当理解，图3A示出了单个像素300操作的电路，并且在实际使用中，可存在排列成M行和N列的M×N像素阵列，其中使用行和列选择电路访问阵列的像素。底板偏置控制电路326可生成恒定的或可调节的偏置控制信号VBB。然后，可通过线327将可调节的偏置控制信号VBB馈送到光电二极管302、电容存储元件308和电容存储元件312。可调节的VBB信号提供了两种操作模式。在第一模式中，VBB电压可在整个像素操作期间保持负恒定电压。芯片级负电压发生器可将整个像素阵列偏置到通用电压。在该模式中，应当指出的是，通过保持VBB为负电压，可在不增加电源电压VAA的情况下增加光电二极管302的电荷存储容量。在第二模式中，VBB可在电荷传输和复位操作期间调节为负电压，然后可在电荷累积和读取期间改为接地电压水平，以允许减少氧化物和结之间的电压下降，提高可靠性并进一步减小反向偏置结泄漏电流。在该模式中，应当指出的是，在复位和电荷传输期间，通过保持VBB为负电压，可在不增加电源电压VAA的情况下增加光电二极管302的电荷存储容量。当被存储控制信号SG激活时，光电二极管302可将入射光子转换为电子，电子可通过存储栅极晶体管304被选择性传输到存储节点306。存储控制信号SG的电压可在断开存储栅极晶体管304的负水平和接通存储栅极晶体管304的正水平之间变化。源极跟随器晶体管320可使其栅极端子连接到浮动扩散节点318，从而可控制节点318处出现的信号。当被传输信号TX激活时，存储节点306的内容可通过传输晶体管310被选择性传输到浮动扩散节点318。传输信号TX的电压水平可包括确保传输晶体管310处于适当的接通和断开状态所需的负电压和正电压水平。当激活的行选择晶体管322选定包含像素300的具体行时，源极跟随器晶体管320放大的信号可在列线324上被传输到列读取电路。列读取电路驻留在图像传感器芯片上的一定位置，在该位置基板与像素阵列基板是隔离的。因此，这两个基板可被偏置为两个不同的电势。光电二极管302可使光生电荷累积在基板的掺杂区域中。应当理解，除光电二极管之外，像素300可包括光电门或其他光电转换装置，以作为光生电荷的初始收集器。还应当理解，可在第一基板区域中构造PD302，同时可在第二基板区域中构造晶体管314、320和322，所述第二基板区域与所述第一基板区域隔离。在其他实施例中，浮动扩散节点318可具有两个扩散基板部件：第一基板部件和第二基板部件，所述第一基板部件以VBB耦合至第一基板区域的底板，所述第二基板部件以VGND耦合至第二基板区域。这样，第二基板区域可具有恒定电压水平，同时第一基板区域可在不同的电压水平之间调节。可使行选择信号RS选择性生效，以激活行选择晶体管322。虽然未示出，可通过公用线将行选择信号RS提供给阵列中相同行的所有像素。可以类似的方式将RES、TX和SG信号提供给阵列中相同行的所有像素。节点316处的电源电压VAA可通过复位晶体管314耦合至浮动扩散节点318，也可通过源极跟随器晶体管320和行选择晶体管322耦合至列线324。复位晶体管314的栅极端子可耦合至复位控制线，用于接收复位控制信号RES，以控制复位操作，其中将电源电压VAA连接到浮动扩散节点318。列线324可耦合至阵列中相同列的所有像素，其下端通常具有电流阱。来自像素300的信号可通过列线324被选择性耦合至列读取电路。图3A中示出的示例性电路的阱容量增加和电荷传输在图3B中示出。图3B是卷帘快门像素的实施例，该卷帘快门像素不具有存储二极管和相关的元件(如，图3A中的存储栅极晶体管304、存储节点306、电容元件308)。在图3B示出的实施例中，节点303被直接连接到传输栅极310。在图3B中，垂直维度示出了像素的电势，同时水平维度示出了沿着PD302、节点303、传输栅极310和FD318的像素位置。所示的两种情况包括传输栅极310处于断开状态和接通状态。与图2B相比，图3B中存在额外电压水平–VBB，其为施加的负反馈偏压。与VGND相比，其为负电压，因此在图3B示出为–VBB。出于说明的目的，图3B还示出了两个钉扎电压VPIN和VPIN2<VPIN。TX304b栅极电压必须设计为使PD302b和FD318b之间的屏障保持足够高，以防止泄漏，因此现在其必须接近-VBB电压水平，如图2B所示。将传输晶体管310设计和偏置为常断状态可自动满足该条件。PD电荷302b可由–VBB和VPIN确定，其大于图2B中PD电荷202b的值。如果图3B中VPIN2的电压水平小于图2B中的VPIN，则可以通过选择VBB，使PD电荷302b变大。当TX304c栅极电压被设定为高电压水平时，将所收集的电荷排空至FD节点318c。该传输电荷330c存储于FD节点318c中，导致FD节点电压从VPIN2变为VAA。因此，耦合至源极跟随器的列读取电路可读取更高的电荷，而无需增加电压水平VAA。应当指出的是，当VBB施加到PD302时，添加图3A所示的存储二极管元件不会改变基本FD节点电压漂移。每个像素300还可包括多个信号转换晶体管(未示出)，当接地电压供应到晶体管栅极时，根据光电二极管302中累积的电荷生成二元信号。在第一种情况下，将恒定的负反馈偏压施加到像素，以增加像素容量。在第二种情况下，将可在负电压和接地电压之间变化的可变反馈偏压施加到适当修改的像素，以增加像素容量以及其他性能指标。图4是涉及使用结合图3A描述的图像像素类型生成和传输图像像素信号的示例性步骤的流程图。在步骤402，可对像素进行复位操作，同时使偏置电压VBB保持负电压水平。例如，在复位操作期间，可通过激活复位晶体管314、传输晶体管310和存储栅极晶体管304使存储节点306、浮动扩散节点318和光电二极管电压节点303复位。在该示例性复位操作期间，VBB可保持负电压。在步骤404，电荷可累积于光电二极管，同时VBB保持接地。例如，在电荷累积期间，光电二极管302可累积来自入射光的电荷，同时通过底板偏置控制电路326将VBB设定为接地。在步骤406，电荷可从光电二极管传输到存储节点，同时VBB保持负电压水平。例如，可激活存储栅极晶体管304，并且来自光电二极管302的电荷通过存储栅极晶体管304传输到存储节点306，同时将VBB设定为负电压水平。在步骤408，电荷可从存储节点传输到浮动扩散节点，同时VBB保持负电压。例如，在电荷传输到存储节点306后，可激活传输晶体管310，并且电荷可传输到浮动扩散节点318，同时将VBB设定为负电压水平。在步骤410，电荷可以输出信号的形式通过接通行选择晶体管从浮动扩散节点传输，同时VBB保持接地。例如，电荷可被源极跟随器晶体管320放大，并且通过行选择晶体管322传输到列线324，同时将VBB设定为接地。或者，图4是涉及使用恒定负反馈偏压生成和传输图像像素信号的示例性步骤的流程图。在像素的整个操作期间，VBB可保持恒定负电压。在步骤402，可对像素进行复位操作，同时使偏置电压VBB保持负电压水平。例如，在复位操作期间，可通过激活复位晶体管314、传输晶体管310和存储栅极晶体管304使存储节点306、浮动扩散节点318和光电二极管电压节点303复位。在步骤404，电荷可累积于光电二极管，同时VBB为负电压。例如，在电荷累积期间，光电二极管302可累积来自入射光的电荷，同时VBB为恒定负电压。在步骤406，电荷可从光电二极管传输到存储节点，同时VBB保持负电压水平。例如，可激活存储栅极晶体管304，并且来自光电二极管302的电荷通过存储栅极晶体管304传输到存储节点306，同时VBB为负电压水平。在步骤408，电荷可从存储节点传输到浮动扩散节点，同时VBB保持负电压。例如，在电荷传输到存储节点306后，可激活传输晶体管310，并且电荷可传输到浮动扩散节点318，同时VBB为负电压水平。在步骤410，电荷可以输出信号的形式通过接通行选择晶体管从浮动扩散节点传输，同时VBB保持负电压。例如，电荷可被源极跟随器晶体管320放大，并且通过行选择晶体管322传输到列线324，同时VBB为恒定负电压。所有必要的装置均设计为在所需的水平运行，其中将基板偏置到负电压。在多基板构造中，耦合至图3A的列线324的列读取电路可始终驻留在GND电压。该GND电压为芯片级参考电压。列读取电路非常复杂，因为其包括CDS电路、比较器、电平移位电路和列存储器电路，以将非常小的SF输出模拟电压变化转换为多比特数字电压。在本领域中，已知1伏特SF输出电压幅摆可转换为列读取电路中的10比特或12比特数字输出。列读取电路在每个读取循环期间运行，并且由于需要高像素操作电压VAA，消耗了大量电源。因此，如果需要，可交换由于–VBB而产生的PD存储增加，以减小VAA，从而降低功耗。图5是根据一个实施例的示例性图像像素的阵列示意图，其中每个图像像素具有光电二极管和单个浮动扩散节点，并且其中每行具有底板偏置控制电路，该底板偏置控制电路被连接到光电二极管和行内每个图像像素中浮动扩散节点的电容存储元件。如图5所示，阵列可包括多个行(其中每行包含可生成可调节的偏置电压的底板偏置控制电路(如，可调节的偏置电压VBB1和VBB2可分别由包含于行500和501内的控制电路504-1和504-2的体偏置生成))、行选择信号控制的行选择线(如，可使行选择信号RS1和RS2生效，以控制行选择线532-1和532-2)、多个列线(如，列线518-1和518-2)和多个像素(如，像素500-1和501-1)。每个像素的内容均在像素500-1中详细显示，并且可包括光电二极管510、光电二极管电压节点521、传输晶体管522、复位晶体管506、源极跟随器晶体管514、行选择晶体管516、电源电压节点508、浮动扩散节点520和电容存储元件512。每个像素500-N还可包括多个信号转换晶体管(未示出)，当接地电压供应到晶体管栅极时，根据光电二极管510中累积的电荷生成二元信号。将VBB1调节为负电压，特别是在电荷传输和复位操作期间，可在不提高节点508处电源电压的情况下，帮助增加光电二极管510的电荷存储容量。在第一实施例中，VBB1可在整个像素操作期间保持恒定负电压。在第二实施例中，VBB1可在电荷累积和读取期间改为接地电压水平，以允许减少氧化物和结之间的电压下降，提高可靠性并进一步减小反向偏置结泄漏电流。像素500-1可使用类似于图2的像素200的ERS过程传输图像像素信号，不同的是光电二极管510和电容存储元件512与底板偏置控制电路504-1耦接。在所述第一实施例中，图5中的所有底板偏置控制电路可由像素阵列500的通用电路共有。在所述第二实施例中，如图5所示，像素阵列的每个行均包含其自身的底板偏置控制电路504。允许每行以这种方式生成单独的可调节的偏置电压VBB，确保了相同的体偏置施加到给定行中的每个像素，使像素阵列能够以卷帘快门模式运行，其中不同的行具有不同的VBB水平。电荷的累积以及从PD510通过传输栅极522传输到FD520类似于图3B的势阱示意图和说明。图6是根据本实用新型的恒定反馈偏压实施例的涉及图像像素信号的生成和传输的示例性步骤的流程图，其中图像像素可采用图5的实施例。在步骤602，可对像素进行复位操作，同时使偏置电压VBB1保持负电压水平。例如，在像素500-1的复位操作期间，可通过激活复位晶体管506和传输晶体管522来使浮动扩散节点520和光电二极管电压节点521复位。VBB1可在该示例性复位操作期间保持负电压。在步骤604，电荷可累积于光电二极管，同时VBB1保持相同的负电压。例如，在电荷累积期间，光电二极管510可累积来自入射光的电荷，同时通过底板偏置控制电路504-1使VBB1保持负值VBB1。在步骤606，电荷可从光电二极管传输到浮动扩散节点，同时VBB1保持负电压。例如，在累积期后，可激活传输晶体管522，并且电荷可传输至浮动扩散节点520，同时VBB1保持负电压水平。在步骤608，电荷可以输出信号的形式通过接通行选择晶体管从浮动扩散节点传输，同时VBB1继续保持负电压VBB1。例如，电荷可被源极跟随器晶体管514放大，并且通过行选择晶体管516传输到列线518-1，同时VBB1为负电压。耦合至行选择晶体管516输出518-1的列电路可包括电压评估电路。可在基板上构造列电路，该基板与通过底板偏置控制电路504-1控制为负电压VBB1的基板去耦合。列电路基板在像素阵列的整个操作期间保持恒定接地电势VGND。因此，与生成电压信号的像素阵列相比，列线518-1上的电压信号可使用在不同基板电势下运行的电路进行评估。根据本实用新型的不同反馈偏压实施例，图6示出的流程图可采用图5的实施例。在步骤602，可对像素进行复位操作，同时使偏置电压VBB1保持负电压水平。例如，在像素500-1的复位操作期间，可通过激活复位晶体管506和传输晶体管522来使浮动扩散节点520和光电二极管电压节点521复位。VBB1可在该示例性复位操作期间保持负电压。在步骤604，电荷可累积于光电二极管，同时VBB1保持接地。例如，在电荷累积期间，光电二极管510可累积来自入射光的电荷，同时通过底板偏置控制电路504-1将VBB1设定为接地。在步骤606，电荷可从光电二极管传输到浮动扩散节点，同时VBB1保持负电压。例如，在累积期后，可激活传输晶体管522，并且电荷可传输到浮动扩散节点520，同时将VBB1设定为负电压水平。在步骤608，电荷可以输出信号的形式通过接通行选择晶体管从浮动扩散节点传输，同时VBB1保持接地。例如，电荷可被源极跟随器晶体管514放大，并且通过行选择晶体管516传输到列线518-1，同时将VBB1设定为接地。耦合至行选择晶体管516输出518-1的列电路可包括电压评估电路。可在基板上构造列电路，该基板与控制为底板偏置控制电路诸如504-1和504-2的所述多个VBB负电压水平的基板去耦合。在像素阵列的整个操作期间，列电路基板可保持恒定接地电势VGND。因此，与不同的像素阵列底板电压相比，列线518-1上的电压信号可在恒定的接地基板电势下通过电路操作进行评估。图7是根据一个实施例的曲线图，其绘制了图像传感器内掺杂物浓度对光电二极管基板深度的曲线。该曲线图示出了施加到两个对应的光电二极管的两个浓度分布曲线702和704。分布曲线702对应于被构造为在负偏置电压VBB下运行的光电二极管掺杂分布曲线。分布曲线704对应于被构造为仅在接地偏置电压VGND下运行的光电二极管的掺杂分布曲线，该接地偏置电压高于分布曲线702对应的二极管运行的负偏置电压VBB。如图7所示，与光电二极管整个深度的分布曲线704的掺杂浓度相比，分布曲线702的掺杂浓度增加。应当指出的是，通过增加光电二极管的掺杂浓度，以在负偏置电压下运行，可增加光电二极管的满阱容量。在图7中，最靠近基板表面的植入物层是P+钉扎层，其任何一个底板电压基本上均不变。表面P+钉扎层之下的植入物层是N-型，并且其浓度有助于满阱容量。应当理解，植入物类型极性和偏置电压极性可颠倒，以实现N+钉扎层处于表面的反馈偏置P-型掺杂光电二极管。图8是根据一个实施例的采用图3A、3B和5的图像像素的处理器系统的框图。装置884可包括装置10(图1)的元件或这些元件的任何相关子集。处理器系统800是可包括成像设备884的具有数字电路的示例性系统。在不受限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统以及其他采用成像设备的系统。处理器系统800可以是数字静态或视频摄像机系统，其可包括由透镜896所表示的一个或多个透镜，该透镜用于在按下快门释放按钮898时，将图像聚焦到一个或多个图像传感器阵列，诸如图像传感器阵列16(图1)。处理器系统800可包括中央处理单元，诸如中央处理单元(CPU)894。CPU894可以是微处理器，它控制相机功能和一个或多个图像流功能，并通过总线(诸如总线890)与一个或多个输入/输出(I/O)设备886通信。成像设备884还可通过总线890与CPU894通信。系统800可包括随机访问存储器(RAM)892和可移动存储器888。可移动存储器888可包括通过总线890与CPU894通信的闪存存储器。成像设备884可在单个集成电路或不同芯片上与CPU894相组合，而存储器可有可无。尽管总线890被示为单总线，但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。已经描述了各种实施例来说明具有图像传感器模块的成像系统。图像传感器模块可包括图像传感器像素阵列和一个或多个透镜，该透镜将光聚焦到图像传感器像素阵列(如，排列成行和列的图像像素)。图像传感器像素阵列可包括被构造为以全局快门或卷帘快门模式运行的硬件。每个像素可耦合至底板偏置控制电路，以将可调节的偏置电压提供给光电二极管和电容存储元件。图像传感器像素可包括浮动扩散区域、具有第一端子和第二端子的光电二极管、耦合于光电二极管的第一端子和浮动扩散区域之间的电荷传输晶体管以及可将控制电压提供给光电二极管的第二端子的体偏置控制电路，所述控制电压与接地电源电压不同。图像传感器像素的浮动扩散区域可电容耦合至体偏置控制电路。在一个实施例中，图像传感器像素可包括不同于浮动扩散区域并且电容耦合至体偏置电路的存储区域。电荷传输晶体管可耦合于浮动扩散区域和存储区域之间。在该实施例中，图像传感器像素可包括额外的电荷传输晶体管，其耦合于存储区域和光电二极管的第一端子之间。在一个实施例中，体偏置控制电路可经过配置而将控制电压调节为小于接地电源电压的负电压水平。在另一个实施例中，体偏置控制电路可经过配置而将控制电压仅偏置为小于接地电源电压的负电压水平。在又另一个实施例中，体偏置控制电路可被配置为，在第一像素操作期间，将控制电压偏置为不等于接地电源电压，并且在第二像素操作期间，将控制电压偏置为等于接地电源电压。在另一个实施例中，图像像素可具有浮动扩散区域和光电二极管，该光电二极管通过电荷传输晶体管耦合至浮动扩散区域。图像像素可通过以下方式运行：将电荷累积于光电二极管，将接地电压供应给电荷传输晶体管的栅极，同时光电二极管累积电荷，并且通过体偏置控制电路将不等于接地电压的控制电压提供给光电二极管。当电荷累积于光电二极管时，体偏置控制电路可用于将控制电压调节为等于接地电压。光电二极管可具有第一端子和第二端子，所述第一端子耦合至电荷传输栅极，并且所述第二端子耦合至体偏置控制电路。体偏置控制电路可用于将控制电压调节为小于接地电压，或可用于将控制电压调节为等于接地电压。在复位阶段，体偏置控制电路可用于将控制电压调节为小于接地电压。可将正电压供应给电荷传输晶体管的栅极，以接通电荷传输晶体管。当电荷传输晶体管接通时，来自光电二极管的累积电荷可从光电二极管传输到浮动扩散区域。当来自光电二极管的累积电荷被传输到浮动扩散区域时，体偏置控制电路可用于将控制电压调节为小于接地电压。在另一个实施例中，图像像素可包括不同于浮动扩散区域的存储区域和额外的电荷传输晶体管。来自光电二极管的电荷可通过该额外的电荷传输晶体管传输到所述存储区域。来自所述存储区域的电荷可通过电荷传输晶体管传输到浮动扩散区域。体偏置控制电路可用于将控制电压调节为小于接地电压，同时通过另外的电荷传输晶体管将电荷从光电二极管传输到存储区域。系统可包括中央处理单元、存储器、透镜、输入-输出电路和成像设备。成像设备可包括排列成行和列的像素阵列、第一底板偏置控制电路和第二底板偏置控制电路，所述第一底板偏置控制电路为阵列中的第一行像素提供第一体偏置控制信号，所述第二底板偏置控制电路为阵列中的第二行像素提供第二体偏置控制信号。第一行的每个像素均可包括p-型端子，以接收来自第一底板偏置控制电路的第一体偏置控制信号。第二行的每个像素均可包括p-型端子，以接收来自第二底板偏置控制电路的第二体偏置控制信号。第一体偏置控制信号可不同于第二体偏置控制信号。可操作第一底板偏置控制电路以将第一体偏置控制信号调节为接地信号水平，同时第二底板偏置控制电路将第二体偏置控制信号调节为小于接地信号水平的负信号水平。阵列中的每个像素均可包括电荷传输晶体管。当第一行中的至少一个电荷传输晶体管接通时，第一底板偏置控制电路可将第一体偏置控制信号调节为负信号水平。当第二行中的至少一个电荷传输晶体管断开时，第二底板偏置控制电路可将第二体偏置控制信号调节为接地信号水平。在一个实施例中，图像传感器可包括像素和多个信号转换晶体管。像素可通过以下方式运行：将电荷累积于光电二极管，将接地电压供应给电荷传输晶体管的栅极，同时光电二极管累积电荷，并且通过体偏置控制电路将不等于接地电压的控制电压提供给光电二极管。在另一个实施例中，控制电压可小于接地电压。当将接地电压施加到信号转换晶体管的栅极时，信号转换晶体管可根据累积于光电二极管中的电荷生成二元信号。光电二极管可具有第一端子和第二端子，所述第一端子耦合至电荷传输栅极，并且所述第二端子耦合至体偏置控制电路。可将正电压供应给电荷传输晶体管的栅极，以接通电荷传输晶体管。当电荷传输晶体管接通时，来自光电二极管的累积电荷可从光电二极管传输到浮动扩散区域。在另一个实施例中，像素可包括不同于浮动扩散区域的存储区域和额外的电荷传输晶体管。来自光电二极管的电荷可通过该额外的电荷传输晶体管传输到所述存储区域。来自所述存储区域的电荷可通过电荷传输晶体管传输到浮动扩散区域。根据本实用新型的一个方面，提供一种图像传感器像素，所述图像传感器像素包括：光电二极管，所述光电二极管具有第一端子和第二端子；源极跟随器晶体管，所述源极跟随器晶体管具有栅极端子、第一端子和第二端子，所述栅极端子可操作以耦合至所述光电二极管的所述第一端子，所述第一端子耦合至电源；多个晶体管，所述多个晶体管耦合至所述源极跟随器晶体管的所述第二端子，其中所述多个晶体管中的至少一者具有栅极端子，所述栅极端子可操作以接收接地电源电压；以及体偏置控制电路，所述体偏置控制电路将控制电压提供给所述光电二极管的所述第二端子，所述控制电压不同于所述接地电源电压。在一种实施方式中，所述体偏置控制电路被配置为将所述控制电压调节为小于所述接地电源电压的负电压水平。在一种实施方式中，所述体偏置控制电路被配置为将所述控制电压仅偏置为小于所述接地电源电压的负电压水平。在一种实施方式中，所述图像传感器像素还包括：浮动扩散区域，所述浮动扩散区域耦合至所述源极跟随器晶体管的所述栅极；以及电荷传输晶体管，所述电荷传输晶体管耦合于所述光电二极管的所述第一端子和所述浮动扩散区域之间，其中所述电荷传输晶体管具有栅极，所述栅极可操作以使所述光电二极管与所述浮动扩散区域耦合或去耦合。在一种实施方式中，所述图像传感器像素还包括：存储区域，所述存储区域不同于所述浮动扩散区域并且电容耦合至所述体偏置控制电路。在一种实施方式中，所述电荷传输晶体管耦合于所述浮动扩散区域和所述存储区域之间，所述图像传感器像素还包括：额外的电荷传输晶体管，所述额外的电荷传输晶体管耦合于所述存储区域和所述光电二极管的所述第一端子之间。在一种实施方式中，所述体偏置控制电路被配置为，在第一像素操作期间，将所述控制电压偏置为不同于所述接地电源电压，并且在第二像素操作期间，将所述控制电压偏置为等于所述接地电源电压。根据本实用新型的另一方面，提供一种操作具有浮动扩散区域和光电二极管以及多个信号评估晶体管的图像像素的方法，所述光电二极管通过电荷传输晶体管耦合至所述浮动扩散区域，所述信号评估晶体管通过源极跟随器晶体管耦合至所述浮动扩散区域，所述方法包括：使用所述光电二极管累积电荷；在所述光电二极管累积电荷的同时，将接地电压供应给所述电荷传输晶体管的栅极和所述多个信号评估晶体管中的一者或多者；以及将控制电压提供给具有体偏置控制电路的所述光电二极管，其中所述控制电压不同于所述接地电压。在一种实施方式中，所述光电二极管具有第一端子和第二端子，所述第一端子耦合至所述电荷传输栅极，所述第二端子耦合至所述体偏置控制电路。在一种实施方式中，所述方法还包括：使用所述体偏置控制电路将所述控制电压调节为小于所述接地电压。在一种实施方式中，所述方法还包括：使用所述体偏置控制电路将所述控制电压调节为等于所述接地电压。在一种实施方式中，所述方法还包括：在复位阶段，使用所述体偏置控制电路将所述控制电压调节为小于所述接地电压。在一种实施方式中，所述方法还包括：将正电压供应给所述电荷传输晶体管的所述栅极，以接通所述电荷传输晶体管；当所述电荷传输晶体管接通时，将所述累积的电荷从所述光电二极管传输到所述浮动扩散区域；以及当所述电荷传输晶体管将所述累积的电荷从所述光电二极管传输到所述浮动扩散区域时，使用所述体偏置控制电路将所述控制电压调节为小于所述接地电压。在一种实施方式中，所述方法还包括：在所述电荷累积于所述光电二极管中的同时，使用所述体偏置控制电路将所述控制电压调节为等于所述接地电压。在一种实施方式中，所述图像像素还包括不同于所述浮动扩散区域的存储区域和额外的电荷传输晶体管，所述方法还包括：通过所述额外的电荷传输晶体管将来自所述光电二极管的电荷传输到所述存储区域；通过所述电荷传输晶体管将来自所述存储区域的电荷传输到所述浮动扩散区域；以及当通过所述额外的电荷传输晶体管将来自所述光电二极管的电荷传输到所述存储区域时，使用所述体偏置控制电路将所述控制电压调节为小于所述接地电压。根据本实用新型的另一方面，提供一种系统，所述系统包括：中央处理单元；存储器；透镜；输入-输出电路；以及成像设备，其中所述成像设备包括：排列成行和列的像素阵列；第一底板偏置控制电路，所述第一底板偏置控制电路将第一体偏置控制信号提供给所述阵列中的第一行像素；以及第二底板偏置控制电路，所述第二底板偏置控制电路将第二体偏置控制信号提供给所述阵列中的第二行像素。在一种实施方式中，所述第一行中的每个像素均包括接收来自所述第一底板偏置控制电路的所述第一体偏置控制信号的p-型端子，并且其中所述第二行中的每个像素包括接收来自所述第二底板偏置控制电路的所述第二体偏置控制信号的p-型端子。在一种实施方式中，所述第一体偏置控制信号不同于所述第二体偏置控制信号。在一种实施方式中，所述第一底板偏置控制电路可操作以将所述第一体偏置控制信号调节为接地信号水平，同时所述第二底板偏置控制电路将所述第二体偏置控制信号调节为小于所述接地信号水平的负信号水平。在一种实施方式中，所述阵列中的每个像素均还包括电荷传输晶体管，其中当所述第一行中的至少一个电荷传输晶体管接通时，所述第一底板偏置控制电路将所述第一体偏置控制信号调节为负信号水平，并且其中当所述第二行中的所述至少一个电荷传输晶体管断开时，所述第二底板偏置控制电路将所述第二体偏置控制信号调节为接地信号水平。根据本实用新型的另一方面，提供一种操作具有像素和多个信号转换晶体管的图像传感器的方法，所述方法包括：使用所述像素中的光电二极管累积电荷；通过所述多个信号转换晶体管从所述光电二极管累积的电荷生成二元信号，其中将接地电压供应给所述多个信号转换晶体管的一个或多个栅极，以生成所述二元信号；以及将控制电压提供给具有体偏置控制电路的所述光电二极管，其中所述控制电压不等于所述接地电压。在一种实施方式中，所述光电二极管具有第一端子和第二端子，所述第一端子耦合至电荷传输栅极，所述第二端子耦合至所述体偏置控制电路。在一种实施方式中，所述控制电压小于所述接地电压。在一种实施方式中，所述光电二极管还包括浮动扩散区域、不同于所述浮动扩散区域的存储区域和额外的电荷传输晶体管，所述方法还包括：通过所述额外的电荷传输晶体管将来自所述光电二极管的电荷传输到所述存储区域；以及通过所述电荷传输晶体管将来自所述存储区域的电荷传输到所述浮动扩散区域。以上所述仅是说明本实用新型的原理，并且在不脱离本实用新型范围和实质的情况下，本领域内的技术人员可以做出各种修改。上述实施例可以单独实施，也可以任意组合实施。