本实用新型的实施例总体上涉及集成电路，并且在特定实施例中涉及例如收发器系统中的低功耗振荡器。
背景技术：
收发器系统通常包括用于生成处于有用频率(例如，千兆赫兹量级)的本地振荡器信号的本地振荡器，以特别地允许执行频率变换。
图1表示常见的本地振荡器DIS0的一个示例。
本地振荡器DIS0包括振荡器模块OSC0，在该振荡器模块OSC0中并联安装的电感性元件L0和电容性元件C0形成本身已知的常规LC谐振器，从而在电感性元件L0的端子处生成振荡信号V1。
这样的振荡器模块OSC0的元件L0和C0通常被选择为满足特别是相位噪声、能量消耗与占据的表面积之间的折衷。
由电流源I供应的维持放大器(sustaining amplifier)SUST允许通过补偿电阻性损耗来保持信号V1的振荡。
这样的设置在相位噪声、能量消耗以及由电路的表面积方面提供了良好的性能。
分频器fDiv划分电感性元件L0上存在的振荡信号的频率，以便LC谐振器可以被配置为生成处于较高频率的振荡信号V1。实际上，这使得可以减小由电感性元件L0占据的表面积并且可以减小振荡器OSC0与分频器fDiv的输出信号或该信号的放大版本之间的耦合，因为由OSC0和fDiv递送的信号的基本频率不同。
本地振荡器信号LO通常以方波电压的形式在分频器fDiv的输出处被递送。
为了产生这样的信号，分频器fDiv必须在其输入处接收如下的信号：该信号的振幅显著高于其所包括的晶体管的阈值。
然而，高振幅信号加重了fDiv的输入级的晶体管上的“变容二极管”效应，即，加重了其输入阻抗的电容性分量的变化，这导致在振荡器OSC0处添加了相位噪声。更广泛地，这种效应也出现在连接到LC谐振器的所有其他部件上，诸如出现在维持放大器SUST和振幅控制器MCTR上。因此，这样的本地振荡器DIS0通常设置有缓冲放大器ISO，缓冲放大器ISO既用于将LC谐振器与分频器fDiv的输入隔离，又用于针对分频器fDiv的输入要求从振荡信号V1生成具有足够振幅的放大信号V2。
实际上，缓冲放大器ISO的输入处的电容值对“变容二极管”效应来说足够小且足够不敏感，以致不与LC谐振器相干扰。
另一方面，这种类型的缓冲放大器ISO具有增益随着很多因素(诸如，温度、其输入处的信号的频率、或制造的异常)可变的缺点。此外，这种类型的缓冲放大器ISO倾向于降低其输入处的信号的占空比(即，处于高电平状态的时间与信号的周期之间的比率)。
技术实现要素：
因此，通常的解决方案在于过大地设置缓冲放大器ISO的尺寸，使得它对这些因素不那么敏感。然而，过大地设置缓冲放大器ISO的尺寸可能产生不期望的过多的能量消耗。
因此，根据一个方面，提供了一种本地振荡器设备，该本地振荡器设备包括：具有并联安装的第一电感性元件和电容性元件的振荡器模块，以及耦合到振荡器模块以用于递送本地振荡器信号的分频器。
根据该方面的一般特征，本地振荡器设备包括自耦变压器，该自耦变压器包括第一电感性元件和两个第二电感性元件，两个第二电感性元件分别耦合到第一电感性元件的端子并且分别耦合到自耦变压器的两个输出端子，输出端子还被耦合到分频器的输入端子。
这里要追述的是，自耦变压器是其中初级电路和次级电路具有公用部分的变压器。
因此，自耦变压器的两个第二电感性元件供应足以满足分频器输入处的上述要求的增加了的振幅振荡。
这克服了对缓冲放大器的需要，同时保持了振荡器模块中的低振荡水平、适当的相位噪声和不变的被占据的表面积。
此外，自耦变压器使得可以通过将输出端子放置在除第一电感性元件的端子之外的位置处来获得集成电路的架构中的新的自由度。
例如，第一电感性元件的端子位于自耦变压器的外围的第一侧上，并且输出端子均位于自耦变压器的外围的另一侧上。
有利地，输出端子位于自耦变压器的外围的关于自耦变压器的中心点与第一侧相对的第二侧上。
自耦变压器的中心点可以是例如几何中心，诸如自耦变压器的对称中心。
这允许将变压器的输出端子放置在更便于连接到分频器的输入端子的位置处，并且因此节省了空间。此外，这使得可以避免通常由耦合到其端子的大量且冗长的导电轨道引入的振荡器模块的品质因子劣化。
根据一个实施例，其中第一电感性元件包括具有交错的线圈形状的平坦的第一导电轨道，并且第二电感性元件均包括具有线圈形状的平坦的第二导电轨道，第二导电轨道彼此交错并且位于第一电感性元件的外围上，第二导电轨道的宽度与第一导电轨道的宽度之比有利地在0.1与0.7之间。
实际上，第二电感性元件可以包括比第一电感性元件的轨道窄的轨道，而不限制振荡器模块的品质因子，特别地因为在输出端子上递送的功率与振荡器模块所需的功率相比较是低的。
因此，初始由第一电感性元件单独占据的表面积在这里基本上不变。
根据一个实施例，其中分频器被配置为划分振幅大于阈值振幅的信号的频率，振荡器模块被配置为在第一电感性元件的端子上生成振幅小于阈值振幅的振荡信号，并且自耦变压器被配置为在输出端子上生成振幅大于阈值振幅的、振荡信号的放大信号。
本地振荡器设备有利地以集成的方式被实现在集成电路内。
一种收发器系统，包括旨在发射和接收射频信号的天线、耦合到天线的发射链和接收链，该收发器系统有利地包括耦合到发射链和接收链的如上文所定义的本地振荡器设备。
诸如移动电话或触摸平板的电子装置有利地包括这样的收发器系统。
因此，本实用新型的实施例限制了这种类型的本地振荡器的能量消耗，而没有降低其性能。
附图说明
本实用新型的其他优点和特征将在仔细查阅实施例的详细描述(绝不是限制性的)和附图之后变得明显，在附图中：
图1如先前描述的那样表示常规的本地振荡器；以及
图2至图5表示本实用新型的实施例的示例。
具体实施方式
图2表示例如以集成的方式被实现在集成电路内的本地振荡器设备DIS。
本地振荡器设备DIS包括振荡器模块OSC，振荡器模块OSC包括LC谐振器类型的并联安装的第一电感性元件L和电容性元件C。
电容性元件C可以例如包括经由可控开关耦合或不耦合到第一电感性元件L的并联的基本电容性元件的组。这显著地使得可以调节电容性元件C的电容值。
振荡器模块OSC以通常的方式在第一电感性元件L的端子La和Lb上生成振荡信号V3。振荡信号V3的振幅可以例如是0.5伏特。
振荡器模块OSC还包括由电流源I供应并且与LC谐振器并联连接的维持放大器SUST。维持放大器SUST允许通过以下来保持信号V3的振荡：补偿电阻性损耗，以及经由振幅控制器MCTR调节电流I而控制振荡振幅。
本地振荡器设备DIS包括分频器fDiv，分频器fDiv在该示例中被配置为传送相位正交的两个本地振荡器输出信号LO1、LO3，以及分别与相位正交的信号LO1、LO3相位相反的两个本地振荡器信号LO2、LO4。
在分频器fDiv的输出处的信号LO1-LO4的频率与在分频器fDiv的两个输入IN1、IN2之间存在的信号V4的频率成比例。
例如，分频器可以将其输入上的信号V4的频率除以2或4。
例如以CMOS技术实现的分频器fDiv，为了其操作需要振幅大于阈值振幅的输入信号。
该阈值振幅特别地源于保证CMOS晶体管的切换所需的阈值电压，并且必须例如大于1伏特。自耦变压器TR使得可以从由振荡器设备OSC生成的、振幅水平小于阈值振幅的振荡信号V3在自耦变压器TR的输出端子OUT1、OUT2上生成信号V4，信号V4的振幅水平大于分频器fDiv的输出处的阈值振幅。
自耦变压器TR包括作为初级电路的第一电感性元件L以及包括两个第二电感性元件L1、L2的次级电路。第二电感性元件L1、L2分别耦合到第一电感性元件L的端子La、Lb，并且分别耦合到自耦变压器TR的两个输出端子OUT1、OUT2。
自耦变压器TR的输出端子OUT1、OUT2直接耦合到分频器fDiv的输入端子IN1、IN2，以将信号V4发射到分频器fDiv的输入端子IN1、IN2。
图3表示根据本实用新型被有利地集成到关于图2所描述的设备DIS中的自耦变压器TR的实施例。
自耦变压器TR包括由第一导电轨道PC实现的第一电感性元件L，第一导电轨道PC例如由金属制成并且位于集成电路的第一互连层级中。
自耦变压器TR还包括由相应的第二导电轨道PC1、PC2实现的两个第二电感性元件L1、L2，相应的第二导电轨道PC1、PC2例如由金属制成并且位于集成电路的第一互连层级中。
在关于图3的描述中，第一电感性元件L可以由术语初级电路来指定，并且第二电感性元件L1、L2可以由术语次级电路来指定。
初级电路L的导电轨道PC被实现在平面P中，并且具有交错的线圈形状。
更准确地说，从端子La开始的导电轨道PC遵循如下的线路直到端子Lb：该线路在其第一半部分中具有在第一方向上缠绕的八边形形状的线圈，并且然后在其第二半部分中具有在相同的方向上以与该线路的第一半部分的线圈的绕线交错的方式缠绕的八边形形状的线圈。
导电轨道PC包括n个线圈(即，n个盘绕)，n是整数，其中在图3的表示中n＝2。
金属轨道PC的宽度例如在10μm与20μm之间。
次级电路包括彼此交错并位于第一电感性元件L的外围上的两个第二导电轨道PC1和PC2。
这些第二导电轨道中的第一个第二导电轨道PC1也被实现在平面P中，并且具有从端子OUT1开始直到端子La的、在相同的第一方向上缠绕的、八边形形状的线圈。导电轨道PC1形成第二电感性元件中在第一电感性元件L的端子La上耦合到第一电感性元件L的第一个第二电感性元件L1。
这些第二导电轨道中的第二个第二导电轨道PC2也被实现在平面P中，并且具有从端子Lb开始直到端子OUT2的、在第一方向上以与第一个第二导电轨道PC1的绕线交错的方式缠绕的、也为八边形形状的线圈。导电轨道PC2形成第二电感性元件中在第一电感性元件L的端子Lb上耦合到第一电感性元件L的第二个第二电感性元件L2。
次级电路的导电轨道PC1、PC2各自包括例如n/2个线圈，n是初级电路的导电轨道PC的线圈的数目。
此外，次级电路的导电轨道PC1、PC2可以比初级电路的导电轨道PC窄，例如按照在0.1与0.7之间的宽度比。
自耦变压器TR在图3所表示的示例中具有整体八边形的形状，但可以具有其他形式，例如，方形或圆形。位于自耦变压器TR的中间的点O表示中心点。中心点O基本上是自耦变压器形状的对称点，在端子及附近的交叉点的位置处。
八边形轮廓Lim限定了针对自耦变压器TR的保护区域，在该保护区域之内，除振荡器的信号以外的任何信号被排除。
因此，在图3中可以看出，自耦变压器TR的第二电感性元件L1、L2的实现基本上不会占据比由电感性元件L单独占据的表面积更多的表面积。
因此，在初级电路中具有n个线圈并且次级电路的每个电感性元件L1、L2中具有n/2个线圈的本示例中，经由自耦变压器TR的电磁耦合，输出端子OUT1、OUT2之间的电压V4可以表达为：V4＝(1/2)*V3+V3+(1/2)*V3＝2*V3。
自耦变压器TR的电感性元件L、L1、L2的尺寸被设置，以使得信号V3针对振荡器模块OSC例如关于相位噪声和表面积占用而被优化，并且使得信号V4的振幅至少等于分频器fDiv的阈值振幅。
此外，在图3所表示的示例中，第一电感性元件的端子La、Lb位于自耦变压器TR的外围上的八边形的第一侧上。
输出端子OUT1、OUT2位于与第一侧相对的一侧上。输出端子OUT1、OUT2可以特别地根据与线圈的数目和集成电路的架构有关的要求而位于自耦变压器TR的另一侧上，并且不一定位于同一侧上。
在这样的配置中，可以将分频器fDiv放置在自耦变压器的输出OUT1、OUT2侧上，这使得可以减轻第一电感性元件的端子La、Lb上的负载拥塞并且可以减小将振荡器模块OSC特别地链接到分频器fDiv的输入的电路径的大小。
图4表示例如被配置为以千兆赫量级的频率进行通信的收发器系统SYS的简化示例，该收发器系统SYS有利地包括如先前关于图2和图3所描述的本地振荡器设备DIS。
收发器系统SYS包括接收级RX和发射级TX。
接收级RX常规地包括低噪声放大器LNA，低噪声放大器LNA将由天线ANT接收的信号发射到对称-不对称变压器BLN(根据常用术语为“巴伦(balun)”)。
在巴伦变压器BLN的输出处，信号处于差分模式，并且信号的每个差分分量通过混频器MIX1而与设备DIS的分频器fDiv的输出处供应的本地振荡器信号LORX混合，这使得可以执行(例如，基带中的)频率变换。
变换后的信号然后由处理器MTS处理，处理器MTS例如部分地由处理器(例如，基带处理器)内的软件来实现。
发射级TX包括功率放大器PA，功率放大器PA被配置为在天线ANT上生成放大的发射信号，发射信号的载波频率是设备DIS的分频器fDiv的输出处供应的本地振荡器信号LOTX的频率。
在功率放大器PA的输入处接收的信号是由借助于本地振荡器信号LOTX对从例如基带处理器的处理器MTS发出的信号进行的射频域中的频率变换而产生的。
图5表示设置有先前详细描述的射频通信系统SYS的实施例的电子装置APP的一个示例(在这里是移动电话)。本领域技术人员将清楚，根据本实用新型的射频通信系统SYS或本地振荡器设备DIS的实施例可以被包括本文未描述的任何其他类型的装置或其他已知系统中。
此外，本实用新型不限于上文所描述的实施例，而是包含所有变型，例如已经通过示例的方式给出的自耦变压器的架构、振荡设备或者射频系统的各种部件。