专利名称：用来降低异步器中的抖动的装置的制作方法
背景技术：
本发明涉及异步器领域，特别涉及通过降低输出抖动的方式，特别是通过降低由异步器输入中的位和字节调整(justification)所导致的输出抖动的方式来实现异步器的装置。
抖动是用来表示在信号比特率的某个频率上的波动的一个术语。人们已经知道对联接同步数字分层(SDH)网络或同步光纤网络(SONET)和准同步数字分层(PDH)网络的异步器的输出抖动进行控制是有必要的。异步器用于从SDH信号中提取特定的PDH信号。由于SDH源利用位调整来编码SDH信号中的PDH信号，或者由于一些上行SDH源使用字节调整来解决时钟间的时钟紊乱或频率偏移，所以提供PDH信号的异步器的输出中可能带有无法接受的抖动。
基本上，异步器的功能是从具有附加部分和有效负荷、并以PDH数据作为它的有效负荷的一个帧结构中所包括的合成信号中提取特定部分或分支。然后，异步器只把PDH数据读入到它能够以特定的输出速率输出PDH数据的一个缓冲区中。当然，输出速率是输入数据速率的分数，但输出速率必须足够大以便使缓冲区不要产生溢出，其中输入数据速率即异步器读取合成信号的速率。由于要输出的数据是无规律地到达的，甚至在异步器无任何时钟紊乱或位或字节调整上行情况下，为了以一个平滑、固定的速率输出数据位，异步器也必须使用缓冲区。数据到达缓冲区的平均速率必须等于数据从缓冲区被读出的速率。由于上行位和字节调整，所以异步器必须补偿数据到达缓冲区的速率中所附带的紊乱。
例如，对应于E1 PDH信号、属于SDH信号一部分的分支单元-12(TU-12)部分可以通过由异步器提取的一个SDH信号的TU-12部分来传输并由异步器提供给一个PDH网络。E1信号是欧洲的主要速率PDH信号，它被声称具有2．048兆比特／秒的比特率。SDH信号和PDH信号都是用包括附加部分和有效负荷部分的帧形式来组织的。SDH信号源可以编码TU-12部分帧的有效负荷中的E1信号，并有时用位调整(正或负)来调整它接收E1数据的速度。
位调整可以是正也可以是负的。在负位调整中，除了有效负荷之外，提供用于传输E1数据的TU-12帧的源有时还利用一些附加部分来传输E1数据，因此提高了输出速率，这是因为要与它接收E1数据的速率保持一致。另外，源有时并没有利用全部的TU-12有效负荷来传输E1数据，因此降低了它输出E1信号的速度，这同样是因为为了与它接收E1数据的速率保持一致。这个过程被称为正位调整。
在提供TU-12信号的源输出上，位调整并不以抖动的方式出现，这是因为位都是被填充到总是具有相同的字节数的TU-12帧中。但是在从TU-12帧中提取E1信号的过程中，异步器会碰到具有不同位数的E1数据块，其中块与块之间的不同是由位和字节调整所导致的。在将E1信号提供给PDH网络的过程中，异步器在把调整位泄漏到PDH网络上时就产生了输出抖动。
在从SDH信号的TU-12部分中提供E1信号的情况下，术语抖动表示控制PDH网络输出的时钟中的一些频率上的所有波动。(低频波动被称为“漂移”。)抖动性能在ITU-T推荐G．783，“同步数字分层(SDH)设备功能块的特性”，1994中给予了说明，在此作为参考。
被称为分支单元-12(TU-12)部分的SDH信号的部分包括PDH信号数据以及附加位。在现有技术中，同在本发明中一样，除PDH数据之外的所有SDH位都被从一个异步器中提取出来。要进行此操作，异步器一般有一个缓冲区，并首先利用一个时钟只把PDH数据写入到缓冲区中，此时钟的间隔仅与异步器节的完整输入的SDH同步传输模块-N(STM-N)信号的TU-12部分对应。然后，利用一个电路来检测SDH信号的附加位和调整位以及TU-12时钟信号，异步器创建进一步分割的时钟，它仅对应于由SDH信号的TU-12部分传输的E1PDH数据。利用这个二次分割的时钟，异步器只把输入信号中的PDH数据写入到它的缓冲区中。
为了以一个近似恒定的速率来时钟触发缓冲区输出数据，异步器必须平滑二次分割的写时钟来产生一个固定(无分割)读取时钟，用于输出PDH数据。为了以防止缓冲区溢出的一个速率来提供这一平滑输出，现有技术的异步器可以使用包括稳定时钟信号的锁相环(PLL)，它从此时钟信号中提取数据输出的速率。
现有技术还经常使用至少具有一个模拟部件的锁相环，模拟部件包括相位检测器、滤波器和压控振荡器。在典型的模拟／数字PLL中，相位检测器和滤波器是数字的，而压控振荡器(VCO)则是模拟的。所有这些PLL的性能随时间、温度和电压的波动而变化。显然全数字PLL用相应的数字部件取代了模拟部件。例如，一个全数字PLL利用数字控制的振荡器取代了VCO，而它的性能对时间、温度和电压波动要不敏感得多。全数字锁相环的其它优点还包括较窄的带宽、较高的操作频率和较高阶的环路。W．t．Greer，Jr．，“Digital Phase-Locked Loops Move Into AnalogTerritory”，Electronic Design，3月31，1982，pp．95-100。
因此，现有技术要么提供很好的抖动控制和不想要的复杂性，要么则提供不充分的抖动控制。所需要的异步器要具有很好的抖动性能且具有较低的复杂性，以便容易实现。
技术方案本发明是用于异步器中的一个装置，它通过尽量少地暂时提高或降低异步器的输出速度来降低异步器输出中的抖动、因异步器必须补偿输入调整位或输入调整字节所必然产生的抖动、或输入信号中的抖动。
有些输入信号的调整位来源于产生异步器中信号输入的网点所进行的位调整。一般来说，通过位调整，可以对较高速率的信号进行编码来传输较低速率的信号。使用本发明的装置的异步器有一个合成SDH或STM-1信号作为输入，它包括一个较高速率的信号作为它的某个组成部分，并从高速信号中提取出一个恢复的时钟信号来传输低速信号。低速信号包括附加部分和有效负荷。尽管根据所发生的上行位和字节调整的不同，对于任何帧，某些有效负荷可能没被使用，或者某些附加部分可能没被使用来传输要输出的PDH数据，但异步器从低速信号中提取出一个PDH信号，在此称为低速信号数据，且大部分数据由低速信号的有效负荷传输，因此，使用本发明的异步器一般将首先分割完整输入的信号，只产生携带感兴趣低速信号的部分信号，然后从部分信号中只提取感兴趣的低速信号，然后仍然必须调节填充到部分信号中的所有额外位或漏掉的位来补偿高速和低速信号在同量方面的差异。
根据本发明的异步器适合于象它处理输入位调整一样，对输入字节调整进行简单处理，同步合成信号的上行源用字节调整来补偿时钟紊乱或时钟频率偏移。
如果在输入信号中没有抖动并且在输入信号中不包括位调整，本发明将简单地时钟触发异步器的位缓冲区将低速输出信号的位以一个固定速率输出，此固定速率即低速输出信号所希望的速率。因此，位缓冲区和正常的输出时钟都是在输入信号中没有输入抖动或位调整的情况下产生异步器的平滑输出所需要的。
但为了补偿位和字节调整，本发明利用与输入部分信号中所包括的调整位有关的信息和与缓冲区状态有关的信息来确定，在通过调节时钟相位暂时提高或降低输出时钟速度之前要等待多长时间。等待周期在此别称为“泄漏间隔”。装置利用一种算法来进行此确定操作，这种算法可产生装置在再次通过改变时钟相位来调整输出时钟之前所要等待的理想最长可能泄漏间隔。由于输入调整比特率在连续改变，因此泄漏间隔也在连续改变，这是根据以下表达式确定的N／(MBavg)其中N是设计者指定的整数，M是与触发从位缓冲区输出数据的低速输出信号时钟的理想速率fL相比，装置运行的内部时钟比它快的数量(用每秒的脉冲数表示)，而Bavg是最近所观察到的平均输入调整比特率。另外，根据本发明，响应提前或延迟输出时钟相位的命令，本发明对输出时钟的相位提前或延迟一定量，此量由下式表示N／(MfL)其中N一般是一个比M小得多的数，这样每个泄漏间隔对输出时钟的相位最多只调整输出时钟周期的一个很小的部分。
输入信号上的抖动只在从位缓冲区中提取输出时才加以考虑，而此时输出速率控制自动变为滤除输入抖动的一个滤波器。
本发明提供几种有益特征。它不需要利用整数或浮点数乘法和除法单元，而是可以利用简单的数字部分，如加法器、比较器、计数器和寄存器来实现。它既可以操作一个内部时钟也可以操作一个外部时钟进行输入；外部时钟输入可以同时为几个异步器服务。它为孤立的单指针或双指针动作提供低输出抖动。它可以快速响应输入调整比特率中的很大变化，从而避免缓冲区溢出／下溢。除非同步外，它还适合于应用程序，如再定时等。在利用本发明输出从SDH信号的TU-12部分中提取的E1 PDH信号的一个异步器的仿真中，根据本发明的一个异步器满足在ITU-T推荐G．783中所指定的所有四个检测序列的抖动需要。
附图的简单描述参考以下结合附图所给出的详细描述，发明的上述和其它目的、特性和优点将更明显，其中
图1是利用本发明的一个异步器的框图；图2是表示本发明的操作的过程流图；图3中的图表示最大抖动和泄漏一个位所需时间与泄漏间隔的函数关系，其中本发明的内部时钟与理想输出信号时钟频率fL的比M的值为50。
实现发明的最好形式参考图1，本发明被表示为异步器10中的一个锁相环16。异步器从一个合成信号中提取一个分量SH，然后从此分量中提取低速部分SL，并最终将其作为它在一个实质频率fL上的输出。但异步器有时暂时改变它产生输出SL位的速率。在输出频率fL中的这些波动允许异步器补偿位和字节调整以及输入信号SH中的抖动。
当在一个高速信号SH中有低速信号SL的编码时，在高速信号的有效负荷中就会有一些字节为空，并且有时高速信号的有效负荷中会有一些字节被用来传输低速信号的数据，且有时当高速信号的有效负荷中有其它字节编码使用这些调整位时，本发明可以发挥其作用。
根据本发明使用锁相环的异步器包括一个位缓冲区14用来收集输出信号SL的位。锁相环16提示以实质频率fL从位缓冲区输出，但将随时增加或降低输出实质脉冲之间的时间来补偿位填充。暂时增加或降低输出之间的时间一般是通过提前或延迟数控振荡器(DCO)19的输出(脉冲)相位来实现的，数控振荡器是锁相环16的一部分。
泄漏电路(滤波器)17控制DCO，并根据在异步器的输出信号SL中产生低抖动的算法，命令它提前或延迟它的输出相位。要不是输入信号SH分量中的调整，泄漏电路17一般不会命令DCO19提前或延迟它的输出相位。然后，异步器10将以频率fL产生输出相位上没有任何暂时改变、即没有任何输出抖动的输出信号SL。因为在附加和调整检测单元12以及缓冲区输入时钟13的动作下，SL输出信号的所有数据都被分级存放在位缓冲区14中，此数据以一个平均速率被集中，此速率等于从DCO19到达位缓冲区来提供位缓冲区输出SL信号的脉冲的频率，所以可以达到此目的。
SL数据根据一个二次分割的时钟被写入到位缓冲区中。异步器10接收恢复合成信号的SH分量的一个时钟信号作为输入。恢复SH分量的这个时钟信号一般是由异步器10外部的一个恢复时钟电路11提供的。在异步器内部，附加部分和调整检测单元12确定附加位在整个合成信号中的位置并将附加位的位置提供给缓冲区输入时钟13，它也接收恢复时钟11提供的SH时钟信号。
OJDC12和缓冲区输入时钟13决定了在高频SH信号中怎样对SL信号进行编码。使用本发明的异步器的SH信号适合于由帧组成，每一帧都包括多行的附加部分和有效负荷字节列。尽管有时某些SL信号可以由SH信号帧的附加部分传输，但低速信号SL一般是在SH的有效部分内部传输的，如下面所述。
OJDC12读取高速信号每一帧的附加部分来确定调整位和字节是如何被使用的，并将调整位的数目和符号作为输出。例如，如果一个字节被用来降低SL的位速率(即将字节留为空)，那么接着OJDC将把它的输出减去8个位。OJDC还把SH信号的附加位的位置作为输出。缓冲区输入时钟13利用附加位的位置和恢复时钟11提供的SH时钟信号来确定什么时候命令位缓冲区14写入来自输入信号的数据和SH部分，以便结束只有SL数据的情况，它表示要输出的PDH数据，包括所有负调整位(用来传输PDH数据的SL附加位)。
位缓冲区14将位缓冲区的写入地址和读取地址作为输出。然后，利用位缓冲区14提供的写入地址和读取地址，并利用OJDC 12提供的调整位的数目和符号，锁相环16具有足够的信息来通知位缓冲区什么时候写出一位SL数据以便使位速率实质为希望的SL位速率(即fL)，而且任何正或负调整的使用都是为了使输出抖动最小。
在锁相环16中，希望检测器18利用写地址和读地址来提供缓冲区填充，即有关缓冲区状态的信息，用它足够确定缓冲区与设计定额相比是满足还是不满足。泄漏电路17利用缓冲区填充和调整位的数目和符号(来自OJDC12)来做两件事1)确定是否提前或延迟DCO19的相位；以及2)确定在提前或延迟相位之前要等多长时间。
如果缓冲区填充比定额多，那么泄漏电路将命令DCO 19提前它的输出信号相位。这将导致一个脉冲比正常情况更快到达位缓冲区14，因此暂时提高了SL数据输出的速率。不管泄漏电路结束的调整位的数目和符号是什么，都将出现这个结果。调整位信息只被泄漏电路用来确定在向DCO发出下一个相位命令之前要等待多长时间。
用这种方法来确定缓冲区填充信息很重要，因为它对数据如何到达位缓冲区相对不敏感。在最佳实施例中，写地址和读地址是在异步器接收到输入信号每一帧一定数目的字节之后被提供给相位检测器的。例如，在高速信号是STM-1信号的情况下，在接收到第三个A2字节之后，相位检测器将对缓冲区填充采样，这种采样一般可以滤除缓冲区填充中只由帧结构所导致的波动效果。
泄漏电路17在前一泄漏间隔结束之前，部分地根据下面的表达式来计算泄漏间隔N／(MBavg)其中N是设计人员指定的整数，M是DCO时钟频率与输出SL信号的频率fL的比值，Bavg是最近确定的平均输入调整比特率。因此，如果输入信号包括几个调整位，那么泄漏间隔将更长。
泄漏间隔一般是根据上面所提供的公式来给出的。但是一定要理解，尽管泄漏间隔可以数学表达，但在没有计算一个代数表达式所需要的部件的情况下，仍然可以实现本发明。另外可以实现基于表格的泄漏电路，例如，用调整位(代替位速率)的数目和符号作为索引来选择泄漏间隔。
很明显从以上所述的内容可以看出，根据本发明的异步器还可以包括一种故障保险模式，它的泄漏间隔足够小，使得异步器能够适应大于基本标准所允许的最大值的偏移。换句话说，为了避免在时钟偏移大于标准所允许的值的最坏的情况下，缓冲区产生下溢或溢出，在必须等待较小的泄漏间隔之后，异步器将进入一种故障保险模式，在此模式下，它将更加快速地执行相位改变。由于每个相位改变可以使异步器提高或降低数据被读出缓冲区的速率，所以进入到故障必须的小泄漏间隔模式既可以补偿太高的数据输入速率，也可以补偿太低的数据输入速率。为了确定是否要进入故障保险模式，异步器将通过不少于一个的门限量来检查缓冲区填充是否高于或低于定额填充。如果这种情况发生，异步器将放弃上述正常操作模式下的泄漏间隔计算，至少到缓冲区填充被恢复为正常操作范围时。显然，退回到故障保险模式即为异步器输出中的不可接受的抖动。
图2为锁相环后所跟的步骤，根据本发明，在所示的一个泄漏间隔期间，以泄漏电路在步骤21接收到每段长度为I的Q个子间隔的的一个窗口的第i个子间隔的调整位Ji的数目和符号开始。泄漏电路一般根据步骤21对第i个子间隔计算和记录平均输入调整比特率Bi。理解本发明可以用索引表格来代替计算代数表达式的分量实现非常重要；因此，Bi可以利用表格从Ji直接确定，而不是泄漏电路必须计算一个商来确定。
在步骤22，泄漏电路被标识为已经记录了Q个子间隔内的平均输入调整比特率；泄漏电路然后计算输入调整比特率在Q个子间隔上的平均，获得Q个子间隔的滑动窗口值。Q个子间隔的滑动窗口总长度对应于符合本发明的泄漏间隔的最小长度。因此，由于对泄漏电路所用的最小泄漏间隔来说，输入调整比特率太大，即这一最小泄漏间隔具有每个长度为I的Q个子间隔的长度，本发明意味着可能有不可接受的抖动。
步骤23表示的是根据设计者指定的整数N和DCO内部时钟频率与输出频率fL的比M，用代数方法确定泄漏间隔。在本发明中，N与M的比值是一个小分数，一般为1／50。在步骤24，泄漏间隔和缓冲区填充被用来确定是否要发送一条命令来提前或延迟DCO的相位以及发送对应此确定的一条命令。如果在上一次泄漏间隔结束之前，缓冲区填充比定额大，那么本发明的锁相环将把发送到位缓冲区的脉冲的相位提前步骤24所示的值，即N／(MfL)这个值与N与M的比值成正比并与输出信号的频率fL成反比。由于N与M的比值一般是一个很小的分数，而且输出频率fL的倒数是输出频率信号的周期，因此，相位被提前或延迟的量只是输出信号周期的一个很小的分数值。
在最佳实施例中，N的值是1或更小。对大于1的N值来说，相位的提前或延迟更大，结果异步器需要更少的时间来泄漏一个位(既可用正检测也可以用负检测)。泄漏一个位的时间是异步器把输出时钟相位提前或延迟整整一个周期所需的时间，即1／fL。因此如果在每个长度都为L的连续泄漏间隔之后命令将相位改变N／(MfL)，那么泄漏一个位所需的时间为(SL的周期／每条命令的相位改变)·命令之间的时间=1/fLN/(MfL)L=MNL]]>参考图3，图中所示为在用异步器来从一个SDH输入信号的TU-12部分中提供一个E1 PDH信号(2．048MHz)的情况下，设计者将使用的一个图。在此将比值M选择为50。在此情况下，设计者将利用图3的图来确定如何量化可能的泄漏间隔值，图表示的是最大抖动和泄漏一个位的时间与泄漏间隔的函数关系。换句话说，在最佳实施例中，异步器不会在连续范围上改变泄漏间隔，而是将从有限个可能值中选择一个作为泄漏间隔值，即量化值。
根据与输出信号相关的输入信号的特征和想要的抖动性能，设计者可能要确定6到12个泄漏间隔量化值，每一个值都与不同的操作模式相关联。为了处理孤立调整，设计者要把与大约(1／M)个单位间隔(UI)的最大抖动值对应的一个泄漏间隔包括为模式，其中一个单位间隔是输出信号的周期，即1／fL。
注意在图3中，提供泄漏一个位所需的时间的曲线是根据以下关系从泄漏间隔中提取的Tleok=M·LfL]]>由于(对N=1)泄漏一个位需要M个相位改变，所以它需要一个泄漏间隔(并利用转换因子I／fL从单位间隔转换为秒数)。当泄漏间隔变大时，最大抖动值渐渐逼近I／M(用单位间隔表示)，或者对图3所示的情况，逼近值．02UI。
为防止缓冲区下溢或溢出，设计者还要包括一种具有泄漏一个位所需时间的模式，此时间比补偿SDH和PDH时钟所允许的最大频率偏移值所需要的最小值要小，即设计者应该包括这样一种模式，它允许泄漏位比实际需要稍快一点。在与图3对应的中请的最佳实施例中，使用了泄漏间隔模式。模式1的泄漏间隔为29，952UI；模式2为11，520UI；模式3为8，192UI；模式4为3，584UI；模式5为2，560UI；模式6为256UI。泄漏电路每0．5秒计算一次最后6秒钟的输入调整比特率。
从所述中可以很明显地看出本发明的异步器可以用来平滑任何系统中与位调整或字节调整相关的抖动，其中的同步合成信号包括要从中提取准同步信号的分支信号。所述的任何内容都不能被解释为限制本发明用于特定的信号数据结构。
还应该明白上述安排仅仅是本发明的原理应用举例。特别是，如上述内容所建议的，可以根据本发明利用不带任何整数或浮点数乘法或除法单元的泄漏电路来控制抖动。泄漏电路可以利用简单的数字部件如加法器、比较器、计数器和寄存器来实现。在此实现方式中，泄漏电路一般通过简单地确定在长度I的第i个子间隔中的净调整位，用计算IBi来代替计算Bi，其中I是固定的子间隔长度。接下来，泄漏电路计算Q个子间隔的滑动窗口的所有子间隔的和，而不用将其除以滑动窗口的长度。最后，泄漏电路利用一个表格来映射计算所得的和与泄漏间隔模式的对应关系。在不偏离本发明的精神和范围的前提下，熟练的技术人员可以设计多种更改和变动安排，所附的权利要求将覆盖这些更改和安排。
权利要求
权利要求书1、一种异步器中所用的装置，用来控制异步器输出中的抖动，其中异步器用来从输入高速信号SH中提取低速信号SL，其中两种信号都按连续的数据帧的方式组织，每一帧的高速信号用于调整，高速信号包括每一帧的附加部分和有效负荷部分，每一帧的附加部分表示在帧中的调整机会的使用，异步器包括一个位缓冲区以及使位缓冲区把低速信号SL的所有位且只把低速信号SL的位写进它的内部存储器的装置，因此导致位缓冲区的某个缓冲区填充，当SL信号的位被从位缓冲区读出时，缓冲区填充减少，异步器还包括根据SH帧的附加部分中的编码使用每一SH帧中的调整机会的装置，控制抖动的装置包括a)一个相位检测器，它响应位缓冲区提供的对确定缓冲区填充有用的信号，用来提供缓冲区填充的标识；b)一个泄漏电路和一个数控振荡器(DCO)，泄漏电路对每一帧响应标识帧中的调整应用的一个信号，泄漏电路用来提供一个控制信号来调节DCO的输出相位，DCO用来提供用于时钟触发数据从位缓冲区输出的脉冲，其中泄漏电路根据标识调整应用的且在滑动时间窗口中接收到的信号来确定平均输入调整比特率，然后确定一个对应的泄漏间隔，它标识要等待多长时间再发出下一个控制信号来调节DCO的相位，且其中DCO有一装置可以以实质比低速信号SL的速率fL大的一个速率MfL进行时钟触发，其中泄漏电路在向DCO发送相位调节命令之前要等待直到前一泄漏间隔结束。
2.权利要求1所述的装置，其中每一相位调节命令不管是提前还是延迟相位，都对相位调节相同量。
3.权利要求1所述的装置，其中DCO调节相位的量总是N／(MfL)。
4.权利要求3所述的装置，其中泄漏间隔是根据表达式N／(MBavg)确定的，其中N是一个小于M的整数，Bavg是由泄漏电路所估计的在最近的时间间隔内所发生的平均输入调整比特率。
5.权利要求4所述的装置，其中泄漏间隔值被量化，以便只提供有限多个预定泄漏间隔模式，泄漏电路可以从中选择进行操作。
6.权利要求5所述的装置，其中缓冲区填充是在携带SL数据的一帧的预定数目的字节到达缓冲区之后确定的，因此生成缓冲区填充信息，它对仅由数据填充到缓冲区内和数据被读出缓冲区的速率的不同所导致的缓冲区填充中的变化较不敏感。
全文摘要
用于异步器中的一种装置,用来使异步器的输出抖动最小。异步器被设定包括一个位缓冲区用来存放要输出的数据。本发明的装置和方法利用与输入调整位或输入调整字节有关的信息以及缓冲区状态来确定在从位缓冲区发送一条命令来暂时加速或延迟下一数据单元的输出之前可能的最长等待时间。这一加速或延迟是通过往位缓冲区发送一个相位上有少量偏移的时钟信号来产生的,因此在异步器的输出时钟的许多周期上扩展了输入正或负调整位或字节的效果。
文档编号H04L7/00GK1204906SQ9810785
公开日1999年1月13日 申请日期1998年5月7日 优先权日1998年5月7日
发明者克里斯·B·奥特里, 亨利·W·L·欧文, 迈克尔·沃尔夫 申请人:阿尔卡塔尔-阿尔斯托姆通用电气公司