用来进行去偏斜控制的方法与装置的制造方法
【技术领域】
[0001] 本发明涉及解决具备多个线道（Lane)的电子装置的数据偏斜值ataSkew),尤其 涉及一种用来进行去偏斜控制值e-skewControl)的方法及装置。
【背景技术】
[0002] 数据偏斜值ataSkew)是具备多个线道（Lane)的传统电子装置于进行数据传 输时可能出现的问题之一。例如；该传统电子装置可具备快速外围组件互连（Peripheral ComponentInterconnectExpress，PCIExpress;可简称为"PCIe")端口，W供和外部装置 沟通。又例如；该传统电子装置可具备快速外围组件互连总线，W供该传统电子装置中的多 个内部模块之间的沟通。依据相关技术，该传统电子装置的架构往往需要各种额外的控制 机制，W期解决数据偏斜的问题。然而，新的问题诸如一些副作用就衍生出来了。例如：一种 传统的方法建议采用不同时钟相位来尝试采样，W取得分别对应于上述不同时钟相位的多 个采样结果，并在该多个采样结果当中尝试找到正确的采样结果，该会造成整个硬件架构 (尤其是缓冲器的大小、时钟源的大小）过大，且相关成本亦对应地增加。另一种传统的方 法建议在该传统电子装置的物理层当中采用不同的时钟域（ClockDomain)来写入、且采用 相同的时钟域来读取，该会造成整个硬件架构过于复杂，尤其是需要利用许多额外的控制 信号来控管数据流。另一种传统的方法建议将某一个预定符元（symbol)直接移到第一个 位，该会造成该传统电子装置无法相容于新架构，且会造成相当长的等待时间（Latency)。 因此，需要一种新颖的方法来提升数据传输的效能。
【发明内容】
[0003] 本发明之一目的在于提供一种用来进行去偏斜控制值e-skewControl)的方法及 装置，W解决上述问题。
[0004] 本发明之一目的在于提供一种用来进行去偏斜控制的方法及装置，W提升数据传 输的效能。
[0005] 本发明之一目的在于提供一种用来进行去偏斜控制的方法及装置，W在不造成额 外的副作用的状况下提升电子装置的效能。
[0006] 本发明的优选实施例中提供一种用来进行去偏斜控制的方法，该方法系应用于 一电子装置，该方法包含有下列步骤：分别于该电子装置的多个线道（Lane)进行符元 (Symbol)检测，W决定一特定符元分别在该多个线道中的位置；依据该特定符元分别在该 多个线道中的位置，选择性地重新排列该多个线道中的解码数据，W产生分别对应于该多 个线道的多组去偏斜数据；W及藉由缓冲处理该多组去偏斜数据来选择性地延迟该多组去 偏斜数据的输出时间，W控制该多组去偏斜数据各自的开头同时输出。
[0007] 本发明的优选实施例中提供一种用来进行去偏斜控制的装置，该装置包含一电子 装置的至少一部分，该装置包含有；多个符元检测器；多个去偏斜电路，禪接至该多个符元 检测器；W及一控制电路，禪接至该多个去偏斜电路。该多个符元检测器系用来分别于该电 子装置的多个线道进行符元检测，w决定一特定符元分别在该多个线道中的位置。另外，该 多个去偏斜电路系用来依据该特定符元分别在该多个线道中的位置，选择性地重新排列该 多个线道中的解码数据，W产生分别对应于该多个线道的多组去偏斜数据。此外，该控制电 路系用来藉由缓冲处理该多组去偏斜数据来选择性地延迟该多组去偏斜数据的输出时间， W控制该多组去偏斜数据各自的开头同时输出。
[0008] 本发明的好处之一是，本发明的方法与装置能提升数据传输的效能。另外，相较于 相关技术，本发明的方法与装置能在不造成额外的副作用的状况下提升电子装置的效能。 尤其是，依据本发明的方法与装置所实现的电子装置不会有整个硬件架构过大的问题、也 不会有整个硬件架构过于复杂（例如需要利用许多额外的控制信号来控管数据流）的问 题、更不会有等待时间过长的问题。
【附图说明】
[0009] 图1为依据本发明一第一实施例的一种用来进行去偏斜控制值e-skewControl) 的装置的示意图。
[0010] 图2为依据本发明一实施例的一种用来进行去偏斜控制的方法的流程图。
[0011] 图3绘示图2所示方法在一实施例中所涉及的控制方案，其中该控制方案系W图 1所示装置当中关于某一线道（Lane)的实施细节为例。
[0012] 图4绘示图3所示的桶移位器炬arrel化ifter)的实施细节。
[0013]图5绘示图3所示控制方案在一实施例中所涉及的一部分信号。
[0014] 图6绘示图5所示实施例中的另一部分信号，其中图5所示的时钟信号亦绘示于 图6W供作为时序参考。
[0015] 图7绘示图5所示实施例中的另一部分信号，其中图5所示的时钟信号亦绘示于 图7W供作为时序参考。
[0016] 图8绘示图3所示控制方案在另一实施例中所涉及的一部分信号。
[0017]图9绘示图8所示实施例中的另一部分信号，其中图8所示的时钟信号亦绘示于 图9W供作为时序参考。
[0018]图10绘示图8所示实施例中的另一部分信号，其中图8所示的时钟信号亦绘示于 图10W供作为时序参考。
[0019]图11绘示图8所示实施例中的另一部分信号，其中图8所示的时钟信号亦绘示于 图11W供作为时序参考。
[0020] 【符号说明】
[0021] 100用来进行去偏斜控制的装置
[0022] 110电子装置的物理层
[0023] 120电子装置的介质访问控制层
[0024] 122-0，122-1，…，l22_n符元检测器
[00幼 124解码器
[0026] 126-0,126-1，…，126-n去偏斜电路
[0027] 128控制电路
[0028] 200用来进行去偏斜控制的方法
[0029] 210符元检测步骤
[0030] 220选择性地重新排列解码数据的步骤
[0031] 230选择性地延迟输出时间的步骤
[0032] 310第一部分电路
[0033] 320第二部分电路
[0034] 322桶移位器
[0035] 324合并单元
[0036] 330第兰部分电路
[0037] 331,333,DFFD型触发器
[0038] 332, 334,MUX多工器
[0039]com_det_0,com_det_l，…，
[0040]com_det_n特定符元检测信号
[0041]com_det_lane_0,com_det_lane_l,…，
[0042]com_det_lane_n调准标志信号
[0043]com_post_0,com_post_l，…，
[0044]com_poSt_n，
[0045]com_post_lat_0,com_post_lat_l,…，
[0046]com_post_lat_n符元检测器的输出信号
[0047]Data_in_0,Data_in_l，Data_in_2，
[0048]Data_in_3,Data_in_4,Data_in_5，
[0049]Data_in_6,Data_in_7桶移位器的数据输入端子
[0050]Data_out_0，Data_out_l，Data_out_2，
[0051]Data_out_3,Data_out_4,Data_out_5,
[0052]Data_out_6,Data_out_7桶移位器的数据输出端子
[005引 error_flag错误标志信号
[0054]Iarge_skew_det_lane_0，
[0055]large_skew_det_lane_l,…，
[0056]large_skew_det_lane_n大偏斜标志信号
[0057]PCLK时钟信号
[0058]pwr_rst_n重设信号
[0059]RxData_0,RxData_l，…，RxData_n符兀检测器的输入信号
[0060]RxData_0_r，RxData_l_r，…，
[0061]RxData_n_rD型触发器的输出信号
[006引RxData_align_0,RxData_align_l，…，
[006引 RxData_align_n控制电路的输出信号
[0064]RxData_align_tmp_n多工器的输出信号
[0065]RxData_sft_0,RxData_sft_l,…，
[006引 RxData_sft_n去偏斜电路的输出信号
[0067] RxData_sft_0_r，RxData_sft_l_r，…，
[006引 RxData_sft_n_r，
[0069]RxData_align_tmp_n_rD型触发器的输出信号
[0070]Sel巧:0]选择信号
[0071]Sel[0]，Sel[l]，Sel[2]选择信号的位
【具体实施方式】
[0072] 图1为依据本发明一第一实施例的一种用来进行去偏斜控制值e-skewControl) 的装置100的示