与线道n)进行去偏斜。
[0099] 请注意，该预定值可等同于四个符元时间。该只是为了说明的目的而已，并非对本 发明的限制。例如：控制电路128中针对线道nO的多组D型触发器化F巧的组数（或延迟 级数）可W增加，W增加控制电路128针对线道nO的最大延迟能力，其中每多增加一组D 型触发器（亦即，延迟级数每多增加一级）可W再多延迟一个时钟周期。此状况下，该预定 值可W对应地增加，其中该预定值的增加量可W对应于控制电路128中针对线道nO的多组 D型触发器化F巧的组数的增加量（或延迟级数的增加量）。尤其是，该预定值的增加量可 W是控制电路128中针对线道nO的多组D型触发器化FF}的组数的增加量（或延迟级数 的增加量）的四倍。
[0100] 图5绘示图3所示控制方案在一实施例中所涉及的一部分信号，而图6绘示图5 所示实施例中的另一部分信号，并且图7绘示图5所示实施例中的另一部分信号，其中图5 所示的时钟信号PCLK亦绘示于图6与图7W供作为时序参考。基于图1、图3、与图4所示 架构W及上列各个实施例的说明，本实施例当中属于上述的调准电路的各个信号可依据图 2方法200而产生。为了简明起见，本实施例与前述实施例/变化例相仿之处不再重复费 述。
[0101]图8绘示图3所示控制方案在另一实施例中所涉及的一部分信号，而图9绘示图 8所示实施例中的另一部分信号，且图10绘示图8所示实施例中的另一部分信号，并且图 11绘示图8所示实施例中的另一部分信号，其中图8所示的时钟信号PCLK亦绘示于图9、 图10、与图11W供作为时序参考。基于图1、图3、与图4所示架构W及上列各个实施例的 说明，本实施例当中属于上述的调准电路的各个信号可依据图2方法200而产生。
[0102] 在本实施例中，装置100切换大偏斜标志信号Iarge_skew_det_lane_0的逻辑值， W指出线道0的数据偏斜过大。另外，装置100没有切换大偏斜标志信号large_skew_det_ lane_l的逻辑值，该表示线道1的数据偏斜没有过大。为了简明起见，本实施例与前述实施 例/变化例相仿之处不再重复费述。
[0103]W上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修 饰，皆应属本发明的涵盖范围。
【主权项】
1. 一种用来进行去偏斜控制的方法，该方法应用于电子装置，该方法包含有下列步 骤： 分别于该电子装置的多个线道进行符元检测，以决定特定符元分别在该多个线道中的 位置； 依据该特定符元分别在该多个线道中的位置，选择性地重新排列该多个线道中的解码 数据，以产生分别对应于该多个线道的多组去偏斜数据；以及 藉由缓冲处理该多组去偏斜数据来选择性地延迟该多组去偏斜数据的输出时间，以控 制该多组去偏斜数据各自的开头同时输出。2. 如权利要求1所述的方法，其中依据该特定符元分别在该多个线道中的位置选择性 地重新排列该多个线道中的解码数据以产生分别对应于该多个线道的该多组去偏斜数据 的步骤还包含： 依据该特定符元分别在该多个线道中的位置，利用分别对应于该多个线道的多个桶移 位器选择性地重新排列该多个线道中的解码数据以产生分别对应于该多个线道的该多组 去偏斜数据。3. 如权利要求2所述的方法，其中该多个线道包含特定线道；以及依据该特定符元分 别在该多个线道中的位置选择性地重新排列该多个线道中的解码数据以产生分别对应于 该多个线道的该多组去偏斜数据的步骤还包含： 当该特定符元在该特定线道中的位置并非位于预定位置时，依据该特定符元在该特定 线道中的位置重新排列该特定线道中的解码数据，以产生对应于该特定线道的特定组去偏 斜数据。4. 如权利要求1所述的方法，其中藉由缓冲处理该多组去偏斜数据来选择性地延迟 该多组去偏斜数据的输出时间以控制该多组去偏斜数据各自的开头同时输出的步骤还包 含： 利用分别对应于该多个线道的多个D型触发器来缓冲处理该多组去偏斜数据，以选择 性地延迟该多组去偏斜数据的输出时间。5. 如权利要求4所述的方法，其中藉由缓冲处理该多组去偏斜数据来选择性地延迟 该多组去偏斜数据的输出时间以控制该多组去偏斜数据各自的开头同时输出的步骤还包 含： 利用该多个D型触发器中的一组D型触发器，将该多组去偏斜数据中的一组偏斜数据 延迟一个时钟周期；以及 选择性地取得该组D型触发器的输入与输出，以供进一步使用。6. 如权利要求5所述的方法，其中藉由缓冲处理该多组去偏斜数据来选择性地延迟 该多组去偏斜数据的输出时间以控制该多组去偏斜数据各自的开头同时输出的步骤还包 含： 利用该多个D型触发器中的另一组D型触发器，将该多组去偏斜数据中的该组偏斜数 据再多延迟一个时钟周期；以及 选择性地取得该另一组D型触发器的输入与输出，以供进一步使用。7. 如权利要求1所述的方法，其中依据该特定符元分别在该多个线道中的位置选择性 地重新排列该多个线道中的解码数据以产生分别对应于该多个线道的该多组去偏斜数据 的步骤、以及藉由缓冲处理该多组去偏斜数据来选择性地延迟该多组去偏斜数据的输出时 间以控制该多组去偏斜数据各自的开头同时输出的步骤在该电子装置的一介质访问控制 层中进行。8. 如权利要求7所述的方法，其中该电子装置包含多个时钟域（Clock Domain);以及 分别在该电子装置的该多个线道进行该符元检测以决定该特定符元分别在该多个线道中 的位置的步骤还包含： 自该电子装置的物理层接收时钟信号以及分别对应于该多个线道的多个数据信号，以 供进行该符元检测，其中该时钟信号属于该多个时钟域中的一特定时钟域。9. 如权利要求1所述的方法，其还包含： 当检测到该特定符元分别在该多个线道中的位置并不对应于同一时钟周期、且该多个 线道之中的任一线道的数据偏斜超过预定值，终止对该线道进行去偏斜。10. 如权利要求1所述的方法，其中该电子装置符合快速外围组件互连PCI Express标 准。11. 一种用来进行去偏斜控制的装置，该装置包含电子装置的至少一部分，该装置包含 有： 多个符元检测器，用来分别于该电子装置的多个线道进行符元检测，以决定特定符元 分别在该多个线道中的位置； 多个去偏斜电路，耦接至该多个符元检测器，用来依据该特定符元分别在该多个线道 中的位置，选择性地重新排列该多个线道中的解码数据，以产生分别对应于该多个线道的 多组去偏斜数据；以及 控制电路，耦接至该多个去偏斜电路，用来藉由缓冲处理该多组去偏斜数据来选择性 地延迟该多组去偏斜数据的输出时间，以控制该多组去偏斜数据各自的开头同时输出。12. 如权利要求11所述的装置，其中该多个去偏斜电路中的每一去偏斜电路包含桶移 位器；以及依据该特定符元分别在该多个线道中的位置，该多个去偏斜电路利用各自的桶 移位器选择性地重新排列该多个线道中的解码数据以产生分别对应于该多个线道的该多 组去偏斜数据。13. 如权利要求12所述的装置，其中该多个线道包含特定线道，并且该多个去偏斜电 路包含对应于该特定线道的特定去偏斜电路；以及当该特定符元在该特定线道中的位置并 非位于预定位置时，该特定去偏斜电路依据该特定符元在该特定线道中的位置重新排列该 特定线道中的解码数据，以产生对应于该特定线道的特定组去偏斜数据。14. 如权利要求11所述的装置，其中该控制电路利用分别对应于该多个线道的多个D 型触发器来缓冲处理该多组去偏斜数据，以选择性地延迟该多组去偏斜数据的输出时间。15. 如权利要求14所述的装置，其中该控制电路利用该多个D型触发器中的一组D型 触发器，将该多组去偏斜数据中的一组偏斜数据延迟一个时钟周期；以及该控制电路选择 性地取得该组D型触发器的输入与输出，以供进一步使用。16. 如权利要求15所述的装置，其中该控制电路利用该多个D型触发器中的另一组D 型触发器，将该多组去偏斜数据中的该组偏斜数据再多延迟一个时钟周期；以及该控制电 路选择性地取得该另一组D型触发器的输入与输出，以供进一步使用。17. 如权利要求11所述的装置，其中该电子装置的介质访问控制层包含该多个去偏斜 电路以及该控制电路。18. 如权利要求17所述的装置，其中该电子装置的该介质访问控制层包含多个时钟 域；以及该多个符元检测器自该电子装置的物理层接收时钟信号以及分别对应于该多个线 道的多个数据信号，以供进行该符元检测，其中该时钟信号属于该多个时钟域中的特定时 钟域。19. 如权利要求11所述的装置，其中当检测到该特定符元分别在该多个线道中的位置 并不对应于同一时钟周期、且该多个线道之中的任一线道的数据偏斜（Data Skew)超过一 预定值，该装置终止对该线道进行去偏斜。20. 如权利要求11所述的装置，其中该电子装置符合快速外围组件互连PCI Express 标准。
【专利摘要】本发明提供一种用来进行去偏斜控制的方法与装置，该方法应用于一电子装置，该方法包含有下列步骤：分别在该电子装置的多个线道进行符元检测，以决定一特定符元分别在该多个线道中的位置；依据该特定符元分别在该多个线道中的位置，选择性地重新排列该多个线道中的解码数据，以产生分别对应于该多个线道的多组去偏斜数据；以及藉由缓冲处理该多组去偏斜数据来选择性地延迟该多组去偏斜数据的输出时间，以控制该多组去偏斜数据各自的开头同时输出。
【IPC分类】G06F13/38
【公开号】CN104978292
【申请号】CN201410205750
【发明人】张竞升, 胡元民
【申请人】智原科技股份有限公司
【公开日】2015年10月14日
【申请日】2014年5月15日
【公告号】US20150293175