频模块还包括射频信号处理芯片；
[0056]所述射频信号处理芯片，用于将所述处理器绑定到N根天线上的N个合并信号分别处理成N个射频信号；
[0057]每个天线组映射到一个天线端口 ；
[0058]第一天线，具体用于将所述射频信号处理芯片对绑定到所述第一天线上的合并信号处理得到的射频信号，通过所述第一天线所属的天线组映射到的天线端口输出。
[0059]结合第二方面和第二方面的第一种至第四种可能的实现方式中的任意一种，在第二方面的第五种可能的实现方式中，第一天线，具体用于:
[0060]确定所述第一天线的发射功率；
[0061]将所述处理器绑定到所述第一天线上的合并信号基于确定的所述发射功率输出；
[0062]所述发射功率为所述处理器绑定到所述第一天线上的合并信号中包括的UE特征信号的功率叠加。
[0063]第三方面，本发明实施例提供了一种信号输出方法，包括:
[0064]生成多个UE基带信号；
[0065]对生成的多个UE基带信号分别添加射频特征，得到多个UE特征信号；
[0066]根据得到的多个UE特征信号，生成N个信号组，其中每个信号组由多个UE特征信号中的至少一个构成，且N个信号组构成的UE特征信号集合与得到的多个UE特征信号构成的集合相同；分别对N个信号组中包括的UE特征信号进行合并，并将合并得到的N个合并信号分别绑定到N个射频单元上；
[0067]其中，每个信号组内包括的UE特征信号在设定的功率识别时长内的峰值功率之和与平均功率之和的比值不大于设定的峰值平均功率比PAPR阈值；
[0068]将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出。
[0069]结合第三方面，在第三方面的第一种可能的实现方式中，根据得到的多个UE特征信号，生成N个信号组，分别对N个信号组中包括的UE特征信号进行合并，并将合并得到的N个合并信号绑定到不同的N个射频单元上，包括:
[0070]根据得到的多个UE特征信号，生成M个第一信号组，其中每个第一信号组由多个UE特征信号中的至少一个构成，且M个第一信号组构成的UE特征信号集合与得到的多个UE特征信号构成的集合相同；所述M为射频单元组的数量，每个射频单元组包括至少一个射频单元；
[0071]将生成的不同第一信号组绑定到不同的射频单元组，并针对每个射频单元组分别执行:
[0072]根据设置的功率识别时长、PAPR阈值、以及该射频单元组包括的射频单元的数量n，将绑定到该射频单元组的第一信号组中包括的UE特征信号划分成η个第二信号组，使得任一个第二信号组内包括的UE特征信号在所述功率识别时长内的峰值功率之和与平均功率之和的比值不大于所述PAPR阈值；
[0073]分别对划分得到的η个第二信号组中包括的UE特征信号进行合并，并将合并得到的η个合并信号绑定到该射频单元组包括的η个射频单元上；
[0074]其中，针对不同射频单元组分别得到的η个第二信号组的数量之和，为所述N个信号组。
[0075]结合第三方面，在第三方面的第二种可能的实现方式中，所述方法还包括:
[0076]加速生成多个UE基带信号。
[0077]结合第三方面和第三方面的第一种至第二种可能的实现方式中的任意一种，在第三方面的第三种可能的实现方式中，生成多个UE基带信号，包括:
[0078]根据设置的业务模型或安装的应用APP，生成多个UE物理层信号；
[0079]对生成的每个所述UE物理层信号进行基带处理，得到多个UE基带信号。
[0080]结合第三方面的第一种可能的实现方式，在第三方面的第四种可能的实现方式中，
[0081 ] 每个射频单元组映射到一个天线端口，每个射频单元连接一根物理天线；
[0082]将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出，包括:
[0083]通过射频信号处理芯片将绑定到第一射频单元上的合并信号处理成射频信号；
[0084]通过所述第一射频单元连接的物理天线和所述第一射频单元所属的射频单元组映射到的天线端口，将所述射频信号输出。
[0085]结合第三方面和第三方面的第一种至第四种可能的实现方式中的任意一种，在第三方面的第五种可能的实现方式中，将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出，包括:
[0086]确定第一射频单元的发射功率；
[0087]将绑定到所述第一射频单元上的合并信号基于确定的所述发射功率，通过所述第一射频单元连接的天线输出；
[0088]所述发射功率为绑定到所述第一射频单元上的合并信号中包括的UE特征信号的功率叠加。
[0089]利用本发明实施例提供的方案，通过对输出的UE信号进行分组，将功率相近的UE信号进行合并后从同一根天线输出，解决了从空口输出大量UE信号时其中的小功率UE信号失真的问题。
【附图说明】
[0090]图1为本发明实施例提供的一种信号输出装置的功能框图；
[0091]图2为本发明实施例中UE虚拟模块的结构示意图；
[0092]图3为本发明实施例提供的一种板卡的结构示意图；
[0093]图4为本发明实施例提供的一种信号输出方法的流程图。
【具体实施方式】
[0094]本发明实施例提供了一种信号输出装置、板卡和方法，通过对输出的UE信号进行分组，将功率相近的UE信号进行合并后从同一根天线输出，解决了从空口输出大量UE信号时其中的小功率UE信号失真的问题。
[0095]下面结合说明书附图和各实施例对本发明技术方案进行说明。
[0096]参阅图1，图1为本发明实施例中信号输出装置的功能框图，所述装置包括如下结构:UE虚拟模块11，信道模拟模块12，信号分组转换模块13和射频模块14。
[0097]UE虚拟模块11，用于生成多个UE基带信号。
[0098]信道模拟模块12，用于对所述UE虚拟模块11生成的多个UE基带信号分别添加射频特征，得到多个UE特征信号。
[0099]射频模块14，所述射频模块包括N个射频单元141。
[0100]需要说明的是，这里所谓的N个射频单元141，指的是根据测试需求设置的在本次测试中所述装置可用的射频单元141的数量，所述射频模块14实际包括的射频单元141的总数量可以多于所述N。
[0101]信号分组转换模块13，用于根据所述信道模拟模块12得到的多个UE特征信号，生成N个信号组，其中每个信号组由多个UE特征信号中的至少一个构成，且N个信号组构成的UE特征信号集合与所述信道模拟模块12得到的多个UE特征信号构成的集合相同；分别对N个信号组中包括的UE特征信号进行合并，并将合并得到的N个合并信号分别绑定到所述射频模块14包括的N个射频单元141上；其中，每个信号组内包括的UE特征信号在设定的功率识别时长内的峰值功率之和与平均功率之和的比值不大于设定的峰值平均功率比(英文:Peak to Average Power Rat1，简称:PAPR)阈值。
[0102]所述射频模块14，用于将所述信号分组转换模块13绑定到N个射频单元141上的合并信号分别通过N个射频单元141连接的天线输出。
[0103]下面分别对各个模块进行描述:
[0104]一、UE虚拟模块11
[0105]参阅图2，所述UE虚拟模块11可以采用“中央处理单元(英文:CentralProcessing Unit，简称:CPU)+DSP 和 / 或 FPGA” 的架构，其中，
[0106]CPU111，用于生成多个UE基带信号。
[0107]DSPl 12和/或FPGAl 13，用于对所述CPUlll生成多个UE基带信号的过程进行加速。
[0108]本发明实施例在CPU内通过软件程序实现基带信号处理的功能，即采用了所谓的“软基带”的架构，以及利用DSP和/或FPGA对CPU生成基带信号的过程中涉及的全部算法或部分算法(如信道估计与均衡、信道译码等大运算量的算法)进行加速，即采用了所谓的“硬加速”的架构。而【背景技术】中提及的采用“DSP+FPGA”的UE模拟设备，则是在DSP和FPGA中实现基带信号的处理和相关算法的加速，采用的是“硬基带”的架构。在DSP和FPGA等硬件条件相同的情况下，本发明实施例采用的“软基带+硬加速”的架构，相比传统的“硬基带”的架构，具有更强的处理能力，从而能够支持模拟更大数量的UE基带信号。
[0109]可选的，在生成多个UE基带信号时，所述UE虚拟模块11可以根据设置的业务模型或所述装置安装的应用(英文-Applicat1n，简称:APP)，生成多个UE物理层信号，然后对生成的每个所述UE物理层信号进行基带处理，从而得到多个UE基带信号。
[0110]所谓的基带处理，包括了加校验、编码、交织、加扰、调制、资源映射、扩频和旋转等操作，是比较成熟的技术，本发明不作详述。
[0111]其中，所述设置的业务模型由测试需求决定，用于模拟不同的实际通信业务