到多个UE基带信号。
[0149]可选的，所述射频模块32还包括至少一个射频信号处理芯片323，每个射频信号处理芯片323连接到一个或多个天线321上；
[0150]所述射频信号处理芯片323，用于将所述处理器31绑定到N根天线321上的N个合并信号分别处理成N个射频信号；
[0151]每个天线组322可以映射到一个天线端口 ；
[0152]第一天线321，具体用于将所述射频信号处理芯片323对绑定到所述第一天线321上的合并信号处理得到的射频信号，通过所述第一天线321所属的天线组322映射到的天线端口输出。其中，所述第一天线321可以是N根天线321中的任意一根天线321。
[0153]可选的，所述第一天线321，具体用于:确定所述第一天线321的发射功率；将所述处理器31绑定到所述第一天线321上的合并信号基于确定的所述发射功率输出；所述发射功率为所述处理器31绑定到所述第一天线321上的合并信号中包括的UE特征信号的在各个频段上的功率叠加。
[0154]应理解，在本发明实施例中，该存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。
[0155]该总线除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图中将各种总线都标为总线。
[0156]在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本发明实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
[0157]参阅图4所示，本发明再一实施例提供了一种信号输出方法，该方法的实施流程如下:
[0158]步骤401:生成多个UE基带信号。
[0159]步骤402:对生成的多个UE基带信号分别添加射频特征，得到多个UE特征信号。
[0160]步骤403:根据得到的多个UE特征信号，生成N个信号组，其中每个信号组由多个UE特征信号中的至少一个构成，且N个信号组构成的UE特征信号集合与得到的多个UE特征信号构成的集合相同；分别对N个信号组中包括的UE特征信号进行合并，并将合并得到的N个合并信号分别绑定到N个射频单元上；其中，每个信号组内包括的UE特征信号在设定的功率识别时长内的峰值功率之和与平均功率之和的比值不大于设定的PAPR阈值。
[0161]步骤404:将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出。
[0162]可选的，步骤403可以通过如下过程实现:
[0163]首先，根据得到的多个UE特征信号，生成M个第一信号组，其中每个第一信号组由多个UE特征信号中的至少一个构成，且M个第一信号组构成的UE特征信号集合与得到的多个UE特征信号构成的集合相同；所述M为射频单元组的数量，每个射频单元组包括至少一个射频单元。
[0164]然后，将生成的不同第一信号组绑定到不同的射频单元组，并针对每个射频单元组分别执行:
[0165]根据设置的功率识别时长、PAPR阈值、以及该射频单元组包括的射频单元的数量n，将绑定到该射频单元组的第一信号组中包括的UE特征信号划分成η个第二信号组，使得任一个第二信号组内包括的UE特征信号在所述功率识别时长内的峰值功率之和与平均功率之和的比值不大于所述PAPR阈值。
[0166]最后，分别对划分得到的η个第二信号组中包括的UE特征信号进行合并，并将合并得到的η个合并信号绑定到该射频单元组包括的η个射频单元上；其中，针对不同射频单元组分别得到的η个第二信号组的数量之和，为所述N个信号组。
[0167]可选的，所述方法还包括:
[0168]可以通过DSP和/或FPGA，对步骤401中所述生成多个UE基带信号的处理过程进行加速。
[0169]可选的，步骤401中在生成多个UE基带信号时，可以先根据设置的业务模型或安装的APP，生成多个UE物理层信号，然后对生成的每个所述UE物理层信号进行基带处理，得到多个UE基带信号。
[0170]可选的，本发明实施例中，每个射频单元组映射到一个天线端口，每个射频单元连接一根物理天线。
[0171]相应的，步骤404中在将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出时，可以通过射频信号处理芯片将绑定到第一射频单元上的合并信号处理成射频信号，然后通过所述第一射频单元连接的物理天线和所述第一射频单元所属的射频单元组映射到的天线端口，将所述射频信号输出。其中，所述第一射频单元可以是N个射频单元中的任意一个射频单元。
[0172]可选的，步骤404中在将绑定到N个射频单元上的N个合并信号分别通过N个射频单元连接的天线输出时，可以确定第一射频单元的发射功率，然后将绑定到所述第一射频单元上的合并信号基于确定的发射功率，通过所述第一射频单元连接的天线输出；其中，所述发射功率为绑定到所述第一射频单元上的合并信号中包括的UE特征信号的功率叠加。
[0173]综上所述，本发明实施例提供的技术方案，通过对输出的UE信号进行分组，将功率相近的UE信号进行合并后从同一根天线输出，使得从同一根天线输出的UE信号具有优化的PAPR值，从而解决了从空口输出大量UE信号时其中的小功率UE信号失真的问题；此夕卜，本发明实施例在CPU内通过软件程序实现基带信号处理的功能，在DSP和/或FPGA中对CPU执行基带处理的算法进行加速，这种“软基带+硬加速”的处理架构，相比传统的“硬基带”的架构，具有更强的处理能力，从而能够支持模拟更大数量的UE基带信号。
[0174]本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
[0175]本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0176]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0177]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0178]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0179]显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种信号输出装置，其特征在于，包括: 用户设备UE虚拟模块，用于生成多个UE基带信号； 信道模拟模块，用于对所述UE虚拟模块生成的多个UE基带信号分别添加射频特征，得到多个UE特征信号； 射频模块，所述射频模块包括N个射频单元； 信号分组转换模块，用于根据所述信道模拟模块得到的多个UE特征信号，生成N个信号组，其中每个信号组由多个UE特征信号中的至少一个构成，且N个信号组构成的UE特征信号集合与所述信道模拟模块得到的多个UE特征信号构成的集合相同；分别对N个信号组中包括的UE特征信号进行合并，并将合并得到的N个合并信号分别绑定到所述射频模块包括的N个射频单元上； 其中，每个信号组内包括的UE特征信号在设定的功率识别时长内的峰值功率之和与平均功率之和的比值不大于设定的峰值平均功率比PAPR阈值； 所述射频模块，用于将所述信号分组转换模块绑定到N个射频单元上的合并信号分别通过N个射频单元连接的天线输出。2.如权利要求1所述的装置，其特征在于，所述信号分组转换模块，具体