一种音频多载波调制、解调装置及系统的制作方法
【技术领域】
[0001]本发明涉及音频多载波调制、解调通信技术领域，特别是涉及一种音频多载波调制、解调装置及系统。
【背景技术】
[0002]随着无线音频作为数据通讯的通道越来越多的应用在智能平台的周边设备，如无线音频key、无线音频刷卡器等，而目前普遍采用的是单载波应用，由于智能终端的频响特性不一致、频率低导致利用单载波进行数据的调制、解调兼容性低、传输速率慢。
【发明内容】
[0003]本发明提供了一种音频多载波调制、解调装置及系统，能够实现数据多载波的调制和解调，提高传输速率及提升兼容性。
[0004]本发明提供一种音频多载波调制、解调装置，其包括:音频输入模块，用于对音频信号进行输入、放大及解调；音频输出模块，用于对音频信号进行调制、转换及输出；主控模块，该控模块分别与音频输入模块及音频输出模块连接，用于控制音频输入模块和音频输出模块及存储数据；其中，音频输入模块包括模拟输入模块及至少一路解调模块，模拟输入模块的输出端连接解调模块的输入端，解调模块的输出端连接至主控模块；其中，解调模块包括用于完成多载波滤波、滤除非频率段内数据的IIR滤波模块和用于实现PSK解调基制的PSK解调基制模块，IIR滤波模块的输入端连接模拟输入模块的输出端，IIR滤波模块的输出端连接PSK解调基制模块的输入端，PSK解调基制模块的输出端连接主控模块。
[0005]其中，PSK解调基制模块包括依次连接的混频DDC单元、至少一个13阶FIR滤波单元、至少一个降采样单元、至少一个21阶FIR滤波单元、ATAN角度计算单元及相位差计算单元。
[0006]其中，至少一个13阶FIR滤波单元包括I路13阶FIR滤波单元及Q路13阶FIR滤波单元；至少一个降采样单元包括I路降采样单元及Q路降采样单元；至少一个21阶FIR滤波单元包括I路21阶FIR滤波单元及Q路21阶FIR滤波单元。
[0007]其中，解调模块为一路解调模块时利用分时复用来完成多载波的解调；解调模块为多路解调模块时则根据载波数设置多路解调。
[0008]其中，模拟输入模块包括依次连接的音频输入、VGA模块及AD模块，AD模块的输出端连接于IIR滤波模块的输入端。
[0009]其中，音频输出模块包括相连的模拟输出模块及调制模块，其中:调制模块用于完成2路及2路以上的多路载波的调制，其包括依次连接的SMOOTH模块、NC0模块、Att模块及Dai模块，该SMOOTH模块的输入端与主控模块的输出端连接，用于根据PSK模式查找初始相位，并做斜波平滑；NC0模块用于完成计算角度的正弦值；Att模块用于完成增益调整各路载波正弦值并累加；Dai模块为数据寄存器输出DAC ;模拟输出模块包括相互连接的音频输出和DA模块，DA模块的输入端与Dai模块的输出端连接。
[0010]其中，音频输出为有线音频输出、无线音频输出或有线音频和无线音频选择输出。
[0011]其中，装置为音频key、音频刷卡器、音频支付终端、基于音频的门禁或身份认证设备。
[0012]本发明还提供一种音频多载波调制、解调系统，该系统至少包括音频主设备和音频从设备，音频主设备和音频从设备之间通过音频连接，且音频主设备或音频从设备为以上内容中任一项所描述的音频多载波调制、解调装置。
[0013]其中，音频主设备和所述音频从设备之间通过有线音频或无线音频连接，音频工作范围为20Hz至22KHz。
[0014]通过上述方案，本发明的有益效果是:本发明通过设置PSK解调基制模块实现多载波音频数据的解调和调制，提高传输速率及提升兼容性。
【附图说明】
[0015]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0016]图1是本发明实施例的音频多载波的调制、解调装置的结构示意图；
[0017]图2是图1中PSK解调基制模块的结构示意图；
[0018]图3是图2中ATAN角度计算单元的平面直角坐标系的示意图；
[0019]图4是本发明实施例的音频多载波的调制、解调系统的结构示意图。
【具体实施方式】
[0020]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0021]请参见图1所示，图1是本发明实施例的音频多载波的调制、解调装置的结构示意图。如图1所示，本实施例所揭示的音频多载波的调制、解调装置1包括:音频输入模块10、主控模块20及音频输出模块30 ;其中，主控模块20分别与音频输入模块10和音频输出模块30连接，用于控制音频输入模块10和音频输出模块30及存储数据。
[0022]在本实施例中，音频输入模块10用于对音频信号进行输入、放大及解调，其包括模拟输入模块11及解调模块12，解调模块12利用分时复用来完成多个载波的解调。其中，模拟输入模块11的输出端连接解调模块12的输入端，解调模块12的输出端连接主控模块20。模拟输入模块11包括依次连接的音频输入101、VGA (Variable Gain Amplifier，可变增益放大器，全文中简称VGA)模块111及AD (Analog to Digital，模数转换，全文中简称AD)模块121,解调模块12包括IIR(Infinite Impulse Response,无限脉冲响应，全文中简称IIR)滤波模块102及PSK (Phase Shift Keying，相移键控，全文中简称PSK)解调基制模块103，其中，AD模块121的输出端连接IIR滤波模块102的输入端，IIR滤波模块102的输出端连接PSK解调基制模块103的输入端，PSK解调基制模块103的输出端连接主控模块20。在其他实施例中，本领域的普通技术人员完全可以设置至少一个解调模块12，根据载波数设置多路解调，例如两个解调模块12。
[0023]在本实施例中，音频输入101用于输入音频信号，VGA模块111用于对输入的音频信号进行放大，AD模块121用于对放大后的音频信号进行转换，以将音频信号转换成数字信号。IIR滤波模块102从AD模块121获取数字信号，用于完成多载波滤波、滤除非频率段内数据，PSK解调基制模块103获取IIR滤波模块102处理后的信号，以用于对音频信号进行PSK解调基制解调，并将解调后的信号传输至主控模块20，主控模块20获取PSK解调基制模块103解调后的信号，并对该信号进行处理、控制输出内容至音频输出模块30，此外，主控模块20也可以根据存储的数据进行控制输出信号至音频输出模块30。
[0024]如图2所示，PSK解调基制模块103包括依次连接的混频DDC(Digital downconverter,数字下变频，全文中简称 DDC)单兀 113、13 阶 FIR(Finite Impulse Response,有限长单位冲激响应，全文中简称FIR)滤波单元123、降采样单元133、21阶FIR滤波单元143、ATAN(反正切，全文中简称ATAN)角度计算单元153及相位差计算单元163。其中，13阶FIR滤波单元123包括I路13阶FIR滤波单元123a及Q路13阶FIR滤波单元123b ；降采样单元133包括I路降采样单元133a及Q路降采样单元133b ；21阶FIR滤波单元143包括I路21阶FIR滤波单元143a及Q路21阶FIR滤波单元143b。在其他实施例中，本领域的普通技术人员完全设置PSK解调基制模块103包括至少一个13阶FIR滤波单元123、至少一个降采样单元133以及至少一个21阶FIR滤波单元143，例如PSK解调基制模块103包括两个13阶FIR滤波单元123、两个降采样单元133以及两个21阶FIR滤波单元143。
[0025]其中，混频DDC单元113与IIR滤波模块102连接，混频DDC单元113用于对IIR滤波模块102处理后的信号进行混频，以产生I路信号及Q路信号，I路信号通过I路13阶FIR滤波单元123a、I路降采样单元133a以及I路21阶FIR滤波单元143a，Q路信号通过Q路13阶FI