专利名称：电路模块的制作方法
相关申请的交叉参照本申请请求于2005年3月11日提交的标题为“电路模块”的美国专利申请No.11/077,935的优先权，该申请是于2003年9月10日的标题为“耦合器资源模块”的美国申请No.10/659,542的后续申请。
背景技术：
20世纪50年代年早期平面传输媒介的发展对微波电路和元件封装技术产生了巨大影响。微波印刷电路工程以及带状线和微带线的支持分析理论以很快的步伐产生。早期的带状线电路设计几乎全部专注于无源电路设计，例如定向耦合器、功率分配器、滤波器和天线反馈网络的设计。这些早期的实现需要被装在大金属壳内而且还需由同轴连接器加以连接。
为减少尺寸和重量，已研制出无壳体并无连接器的耦合器。这些后来的实现有时被称为“薄膜条体(filmbrids)”并包括通过熔融或用热塑或热固膜粘合在一起的层叠带状线组件内。之后在诸如这些器件所使用的介电材料以及微波电路制造工艺本身的领域内继续改进。对微波集成电路发展和应用的历史纵览参见H.Howe，Jr.的”Microwave Integrated Circuits-An Historical Perspective”，IEEE Trans.MTT-S，MTT第32卷，第991-996页，1984年9月；以及R.M.Barrett的”Microwave PrintedCircuit-The early years”，IEEE Trans.MTT-S，MTT第32卷，第983-990页，1984年9月。
已在各种应用中将带状线和微带线集成入外壳和封装，或作为单片式集成在共衬底上。集成和封装方法影响系统接口和安装、以及模块处理后加工温度的能力(即带状线和微带线的后制造)以及模块的操作热管理能力(即，它的热传递能力)。通常的部件集成技术要使用例如环氧树脂、粘合剂和焊料将其粘合。在某些情况下，使用环氧树脂、粘合剂和焊料和/或其它粘合剂的模块在后续处理步骤中会被暴露在高温或其它处理条件下。这些后续处理步骤必须与用来形成模块的粘合剂和粘合材料相兼容。例如，当使用传统的环氧树脂、粘合剂和焊料形成模块时，则需要避免会导致模块粘合劣化的高温后加工。
人们期望能经受广泛制造工艺并在广泛制造工艺下仍能保持其集成性的平面信号和处理模块。因此就需要将耦合器电路、DC隔离结构、阻抗匹配网络、偏置去耦合结构和RF负载端集成入模块化的平面结构内，从而能承受例如高温处理或该模块在其制造完成后可能遇到的其它处理步骤。这些处理例如会在微波模块与电路组件中其它部件集成的时候产生。此外，还需要通过附加耦合组件的后制造元件就能方便地定制耦合电路。
发明内容
已公开了一种可用于例如集成微波耦合器、DC隔离结构、阻抗匹配网络、偏置去耦合结构和RF负载端和放大电路的耦合模块。这种在本文中也被称为“资源模块”的模块具有多层模块体系结构，该体系结构包括彼此粘合在一起，并在某些实现中粘合于金属凸缘的多电路层。所述金属凸缘可用于器件附着和热管理并作为封装接口用于安装。该资源模块包括器件附着区(也被称为贯通衬底层的“资源井”或“空腔”)。该资源井允许器件附至模块并在模块本身形成之后将这些器件耦合至资源模块内的电路。即附加的器件能在所述资源模块的各层粘合之后被附加至资源井中。在某些实现中，资源井包括井内的附着点，藉此所附加的器件就能与在所述资源模块介电层中形成的耦合器电路进行信号连接，并且还能耦合至所述模块的金属凸缘。该模块可为各种微波电路应用提供公共平台，还能用于通过允许例如高温器件附着处理以及最优操作热学管理来提供极大自由度的系统接口和安装方法。通过将多种电路和电路元件附加到资源模块，以及将电路附加到表面层上暴露的触点，就能定制这种共用平台。这些电路元件可包括微波电路、晶体管、变容二极管、PIN二极管和肖特基二极管。
在一实现中，所述耦合组件包括以层叠排列粘合在一起的多个复合衬底层和一个(可选)凸缘层。该衬底层被放置在凸缘层顶部并且包括连接至信号输入和信号输出的固定嵌入式信号处理电路(例如，带状线阻抗匹配电路)。电路中第二“可调谐”或“可调节”区域例如微带线阻抗匹配电路耦合在所述固定的嵌入式信号处理电路和贯穿所述衬底层某区域形成的空腔之间。该空腔暴露出耦合至可调节的嵌入式电路的信号连接端。这些信号连接端与可调节的嵌入式电路相耦合，而且它们在粘合各衬底层之后能够将电路元件附加给所述组件。所述可调节嵌入式电路还能耦合至所述固定的嵌入式电路并且能在所述衬底表面的接触区域上附加电路元件(例如，电阻器和电容器)以定制所述可调节电路。在一个实现中，可配置该组件以使得所述固定的嵌入式电路呈现所述组件的信号输入和信号输出端处的预定阻抗，并还呈现在所述可调节嵌入式电路处的预定阻抗特性。随后，例如可通过附加电容性和电阻性元件来“调谐”所述可调节嵌入式电路以提供所述固定的嵌入式电路和耦合在所述资源井内任何电路元件之间的阻抗匹配。由此，这一实现就能提供通过所述空腔内附加带有不同阻抗的元件而可被轻易定制的模块，同时还能提供对外部器件呈现标准化阻抗的组件。
该实现可包括下列特征的一个或多个。嵌入式信号处理电路(包括例如微波耦合器电路、阻抗匹配电路、DC隔离电路、偏置去耦合电路和/或RF负载端)可包括耦合至信号输入并耦合至在空腔内暴露出的第一信号连接端的第一信号处理电路；以及耦合至信号输出并耦合至在空腔内暴露出的第二信号连接端的第二信号处理电路。该空腔可配置为接受所附加的电路元件，诸如微波电路、晶体管、变容二极管、PIN二极管、肖特基二极管或其它电路元件。还可在空腔内暴露出导电端，并且这些导电端与组件外表面上的导电端相耦合以提供附加至空腔的电路元件和外部信号源之间的信号连接。
这些实现还可包括下列特征中的一个或多个。空腔可以暴露出凸缘层顶面能将所附加的电路元件耦合(例如，电气耦合或热耦合)至凸缘层。该凸缘层可由基本同质的金属芯形成。可将电镀金属(例如镍、金或其它防止金属芯氧化的金属)附加至凸缘层表面。可以使用经由通孔的电镀在衬底层之间形成互连。
耦合组件的制造包括对衬底层钻孔以创建多个通孔并在衬底层上形成切口。放置这些切口使得当以叠层排列的衬底层熔化时，所述切口就能形成贯通衬底层并暴露较低层(例如，凸缘层)顶面的空腔。在某些实现中，最顶层可以在粘合期间覆盖所述空腔并在随后被钻孔或碾磨以“打开”空腔和/或暴露出较低衬底层的区域，而在其他实现中，最顶层可能已经具有空腔和/或其他预碾磨的较低层暴露区以创建打开的空腔并为粘合暴露出较低层的表面。
在粘合之前，衬底层表面予以金属化以形成固定且可变的嵌入式信号处理电路元件、信号输入和输出端、在空腔内暴露出的信号连接端、以及当在叠层排列中放置多个复合衬底层时互连前述结构的导电通孔。
以下将结合附图和说明书阐述本发明的一个或多个实现的细节。本发明的其它特征、目的和优点将在说明书、附图和权利要求书中显而易见。
图1示出已组装的资源模块的俯视、侧视和仰视图。
图2是示出包括在图1的资源模块的实现中的信号处理电路元件的框图。
图3是示出包括在图1的资源模块的可选实现中的信号处理电路元件的框图。
图4至图6示出实现图2所述信号处理电路的三个介电衬底的顶部和底部金属层。
图7示出金属凸缘层的俯视和仰视图。
图8示出了面板阵列。
图9至图12示出了不同类型的带状线。
图13示出片状线传输线。
图14示出耦合器资源模块的可选实施例。
图15示出图14的耦合器资源模块的俯视、侧视和仰视图。
图16至图18示出实现图14中信号处理电路的三个介电衬底的顶部和底部金属层。
图19示出金属凸缘层的俯视和仰视图。
图20示出包括资源井、固定并可调的嵌入式信号处理电路以及信号连接点的完整电路组件，其中所述信号连接点能够为所述组件附加元件从而调节所述可调节嵌入式信号处理电路的电特性。
图21示出带有附加至信号连接点的部件2102至2110的图20所示完整电路组件。
图22A、22B和22C示出了图20中所示模块的俯视、仰视和侧视图。
图23A、23B、24A、24B、25A和25B示出了图20中所示各层的俯视和仰视图。
图26A示出配置为在所述模块的资源井内附加多个功率放大器的耦合器模块的另一实现。图26B示出带有附加至模块上形成的微带线电路的电路元件的图26A的模块。
图27至图30示出图26A和26B所述模块的各层。
图31示出以分开形式构造的模块的一个实现。
图32示出带有附加放大器电路的图31的模块。
具体实施例方式
在此将公开一种“资源模块”。该模块的俯视、侧视和仰视图如图1所示。如侧视图所示并如图4至图7中详示的那样，资源模块100具有一叠粘合的衬底层和金属凸缘层的形式。优选地使用聚四氟乙烯(PTFE)、玻璃和陶瓷形成所述衬底层。每个衬底层可以在其一侧或两侧上含有电路。该电路包括例如微波定向耦合器、3dB正交耦合器、阻抗匹配网络、DC隔离、偏置去耦合以及RF负载端。凸缘层用于资源的安装并改善热性能。
图2和图3是用于所述资源模块的不同实现的框图。图2的框图示出在图4至图6的衬底层中形成的电路200。将在12.5欧姆的情况下给出该电路如何工作的实例，尽管在其他阻抗值下电路也能出现类似的工作。示出的实例具有3dB耦合器，虽然其它网络也可使用带有其它耦合值的耦合器组成。在整个公开使用的附图中，相同标号的元素表示相同结构(无论是以图2和图3的框图形式或是以图4至图7的凸缘和介电层形式)。在图2的框图中所示的电路可用在输入15和输出16处的阻抗与附加至资源井17的器件阻抗不同的地方。更具体地，电路200可用于输入和输出为50欧姆且所述模块能将12.5欧姆的器件附着于资源井17中的实现。图3框图中的电路则可用于输入、输出和所附资源阻抗相同的实现。图3所示的电路元件与图2中的基本相同，除了图3的框图中缺少图2中的变换器元件1、14。实现300的衬底层是根据图2电路200的衬底层而得出的。
电路200在端子15处接收RF输入信号。输入信号通过变换器1从50欧姆变换至12.5欧姆而输出信号22随后被第一耦合器2分割。在24、25处所得的两路信号随后被分别馈通至各个耦合器4、5。耦合器4、5执行DC隔离功能。于是在资源井端18、19处可分别得到两个RF信号26、27。端子18、19处的信号能被连接至在形成模块100后被附加到资源井17中的器件，诸如晶体管、变容二极管、PIN二极管和肖特基二极管等。在资源井17中可有外加的信号端以用于例如接地连接或对外部信号源的连接。此外，诸如电阻器、电容器和电感器的其它集成元件也可被置于资源井17中。在RF信号由资源井7中的器件处理后，它们就被输出至端子20、21并由电路8至14处理。电路8至14执行对电路1至7的互补功能。即，端子20至21上的信号在输入33、34处被提供给耦合器10、11以及四分之一波长的带状线8、9。耦合器10、11用来隔离输入信号33、34的DC偏置。随后耦合器输出信号31、32由输出耦合器14重新结合，并把来自耦合器12的输出30提供给阻抗变换器14，所述阻抗变换器14在信号点16处将输入信号30从12.5欧姆的阻抗变换成50欧姆的输出阻抗。
在资源模块17中使用的器件可能需要用以工作的DC偏置。该DC偏置通过DC隔离4、5、10、11而被限制在器件区17中。DC偏置28至29、36至37通过对器件区17中的RF信号呈现为开路的偏置去耦合线(即，四分之一波带状线6至9)与器件区17相连。RF负载端3、13分别在信号点23、35处与耦合器2、12相连，并为耦合器的隔离端口提供经匹配的阻抗。端子3、13的阻抗与耦合器阻抗匹配。
设计微波定向耦合器和3dB正交耦合器电路的基本设计原理对本领域内技术人员是已知的，并如下论文中有所描述，即S.B.Cohn的”ShieldedCoupled-Strip Transmission Line”，IEEE Trans.MTTS，MTT第3卷，第5号，第29-38页，1955年10月；S.B.Cohn的”Characteristic Impedances ofBroadside-Coupled Strip Transmission Lines”，IRE Trans.MTT-S，MTT第8卷，第6号，第633-6377页，1960年11月；以及J.P.Shelton.Jr.的”Impedances of OffsetParallel-Coupled Strip Transmission Lines”，IEEE Trans.MTT-S，MTT第14卷，第1号，第7-15页，1966年1月。定向耦合器通常被实现为边缘耦合的带状线(图10)或被配置为偏移耦合的带状线(图11、图12)，而正交耦合器则通常被实现为偏移耦合带状线(图12)或垂射耦合带状线(图9)。这些公开的教示证实了用这些理论合成的带状线耦合器可被集成入在带有集成凸缘的资源模块。
通过使用与厚金属凸缘粘合在一起的三个介电衬底层可实现包括图2电路的资源模块。这些衬底层可由现代复合介电材料(包含PTFE、玻璃和陶瓷)形成。这些材料具有在很宽温度范围下仍稳定的电气和机械特性，并具有改善微波频带性能的低损耗特性。接近铜的热膨胀系数值则允许形成可靠的贯穿电镀孔和槽。这些穿孔电镀特征可用于将导电层接入叠层带状线结构并形成独立的接地面。接地槽可以在精确接近贯穿介电层的信号孔的地方形成，从而形成能够保持用于在Z方向上(即，从层叠的介电层结构的顶部到底部)传播的受控阻抗的片状传输线。
图4至图6示出形成模块100的三个衬底层400、500、600的俯视、侧视和仰视图。通过折叠所述页为由侧视所形成的一个水平矩形，所述顶-侧图就与所述底-侧图匹配。衬底400、500、600可由相对介电常数(Er)在2.1至20.0范围内并且厚度(h)在0.001至0.06英寸范围内的聚四氟乙烯、玻璃和陶瓷的组合物构成。该衬底可用铜箔(典型厚度为0.007英寸，但其范围可在0.0001至0.003英寸之间)金属化，并加以蚀刻以形成电路。镀铜的通孔和槽(即加长孔和开口)将一个衬底层与另一个相连。槽的实例包括槽401；通孔的实例包括孔402(图中所示的其它槽和孔未给予标号)。所述组件的各层细节如图4至图7所述。并将如图8所示的阵列面板制造这些模块。
本公开中描述的资源模块可根据美国专利No.6,099,677(’677专利)和美国专利No.6,395,374号(’374专利)中公开的工艺制造，所述专利合并在此作为参考。层400、500、600和厚金属凸缘700(图7)用熔融工艺直接粘合在一起，其中该工艺采用特殊温度和压力分布图来改变材料状态并形成同质电介质，同时还将电介质永久地附着于厚金属凸缘。厚金属凸缘直接熔融粘合至介电层为系统安装提供了机械安装接口。藉由凸缘中的安装孔701就能将多层资源模块直接用螺栓固定到系统组件中。由于熔融粘合工艺所需温度在350℃至400℃之间，因此资源模块能轻易地承受资源井17内器件附着所采用的升高的后处理组件温度。这些后处理组件温度包括由使用焊料(Sn63、Sn96、Au/Si共晶)、环氧树脂(填银环氧树脂、绝缘环氧树脂)和粘合剂(填银玻璃、填银氰酸盐酯)附着器件所引起的温度。
厚金属凸缘700直接熔融粘合至介电层(特别是对底层600)的提供了一种用于耗散的RF和DC功率的热学管理的集成散热装置。层400、500、600中的切口区475、575、675允许将器件直接安装到凸缘或安装到具有将热传导给凸缘的热学通路的介电层表面。在某些实现中，切口区475、575、675逐渐变小(从顶面到底表面)以在不同介电层上暴露不同的安装区。经蚀刻的金属膜电阻器和经印刷的厚膜电阻器可被包括在电路层中，而电阻器元件也可被附着在资源井17内。通常配置为RF负载端的所有这些电阻器都可从所述散热装置凸缘的附着中获益，因为它们能在更高的功率级下工作。
随后的步骤根据在’677专利和’374专利中所公开的工艺概括了资源模块100的结构。应该理解各衬底400-600和凸缘700被制造成面板(例如，面板800)的一部分，而所述面板通常包括多个相同的衬底元件(尽管在某些情况下，比如在只需制造少量器件的情况下，可以制造带有多个不同衬底的面板以形成不同配置的资源模块)。
现在将描述资源模块的一种配置结构。制造凸缘板层和各衬底层的方法如下所述。
凸缘板的制造1.通过使用镍和金选择地电镀铜面板来形成各凸缘板700。
2.随后在凸缘板700上贯通地钻出附着孔723以及槽以及对准针孔。当把完整模块经由螺钉安装至另一表面时就包括附着孔723。
3.可在整个底表面710上镀镍/金而对于顶面720则可在整个顶面上镀镍/金，或者在某些实现中，仅限于表面720周缘724的周围区域和包围附着孔723和槽的区域722内镀镍/金。
4.可在资源井区域721内选择性地镀金。选择性的镀金区721可以改善区域721内的抗腐蚀性，并有助于保证凸缘板720和附加到资源井17的器件之间的良好电气连接。可使用光刻工艺来定义所选镀金区。
衬底层的制造1.钻出贯穿衬底层(400、500、600)的槽和通孔。或者在镀铜之前通过钻孔并在随后等离子蚀刻在孔和槽中暴露出的衬底层而形成贯穿衬底层的槽和通孔。
2.随后对衬底层(更具体地，所述孔和槽)镀铜，即首先使用化学镀铜晶籽层，接着使用电解镀铜，以达到优选地0.0005至0.0010英寸的厚度。
3.随后在各层的两侧以光刻胶层叠衬底层。用光掩膜曝光光刻胶，并在随后显影以暴露衬底层的被选区域。在曝光和显影光刻胶之后，光刻胶仍然保护用于形成结构1至14和互连(例如15至37)的铜层。衬底层区域中未受到光刻胶保护的镀铜随后就被蚀刻。
4.随后通过进一步蚀刻电阻器3、13区域内的铜，暴露出铜层下的磷酸镍的薄膜来形成电阻器3和13。由此，就在衬底层上再次涂怖光刻胶。使用光掩模以曝光并显影光刻胶，从而在暴露出区域3、13中铜的同时其它区域中的铜仍然受到光刻胶的保护。随后在区域3、13中暴露出的铜被蚀刻以限定电阻器。随后就去除光刻胶。
5.随后为输入和输出接触连接、资源井接触连接和顶面连接进行选择性地镀金。由此就在所有衬底层的两侧再次涂怖光刻胶，并使用光掩膜曝光和显影。随后就对衬底镀镍和金。在电镀之后去除剩余的光刻胶。
6.然后磨出贯穿所有衬底的槽。在磨出之后就使用酒精冲洗清洁面板，随后将其浸入热(70℃)蒸馏水中并在149℃下真空烘干1小时。
7.最后的组装步骤包括使用’374和’677专利所述的熔融工艺粘合介电层。这种粘合可在250PSI压力和375℃温度的条件下进行。随后在模块组件中研磨出槽，打开已形成的空腔(即，空腔17)。也就是说，能在熔融粘合之后在顶层400中形成空腔开口475。个别模块可通过机械加工去掉已形成的面板。
用于形成衬底层之间和衬底各侧之间互连的通孔在未依靠电磁建模和分析被补偿的情况下会呈现出性能上的劣化。通常情况下可将这些通孔制作成垂直的片状线传输线(图13)。为了在Z平面内提供受控的阻抗互连，在随后附上了M.A.R Gunston.的”Microwave Transmission Line Impedance Data”，第63-82页，Van Nostrand Reinhold Company，1971的教示。在此公开的示例性耦合器组件(在其他耦合器之间)包括宽带宽定向耦合器和宽带宽的正交耦合器。宽带宽定向耦合器通常的合成方案例如可参见R.的”General Synthesis Of AsymetricMulti-Element Coupled-Transmission-Line Directional Couplers”，IEEETrans.MTT-S，MTT第11卷，第4号，第226-237页，1963年7月；以及R.Levy的”Tables for Asymetric Multi-Element Coupled-Transmission-Line DirectionalCouplers”，IEEE Trans.MTT-S，MTT第12卷，第3号，第275-279页，1964年5月。另一方面，宽带宽正交耦合器的合成则可例如可参见E.G.Cristal和L.Young的“Theory And Tables Of Optimum Symetrical TEM-ModeCoupled-Transmission-Line Directional Couplers”，IEEE Trans.MTT-S，MTT第13卷，第5号，第544-558页，1965年9月。另一种选择则可遵循在由JosephD.Cappucci于1973年9月25日提交的美国专利No.3,761,843“Four PortNetworks Synthesized From Interconnection of Coupled And Uncoupled SectionsOf Line Lengths”中所阐明的教示。专利No.3,761,843公开了如何从一系列耦合和非耦合的带状线中合成宽带宽耦合器的方法。在此情况下，一系列未经耦合的互连由一系列耦合部分组合以形成的宽带正交耦合器。此外，可以将在C.P.Tresselt的“The Design And Construction of Broadband，High Directivity，90-Degree Couplers Using Nonuniform Line Techniques”，IEEE Trans.MTT-S，MTT第14卷，第12号，第647-656页，1966年12月以及C.P.Tresselt的“The DesignAnd Computed Performance Of Three Classes of Equal-Ripple Nonuniform LineCouplers”，IEEE Trans.MTT-S，MTT第17卷，第4号，第218-230页，1969年4月中定义的非一致耦合结构垂直地加以层叠并前后排列地予以连接，从而提供其特征为高通频率响应的甚宽带性能。
已描述了本发明的多个实施例。然而应该理解可以在不背离本发明精神范围的前提下做出各种修改。其它实施例如图14至图19所示。这些图包括电路框图(图14)、完整模块的俯视、侧视和仰视图(图15)、三个衬底层的顶部和底部金属化图(图16至图18)以及可选实施例的凸缘层19。图14的可选实施例包括位于电路1400输入侧的第二资源井40。
图14所示的电路包括与图2基本相同的电路元件和接头9至14、16、17、20至21和30至37。实施例1400还包括经修改的输入级50至66和第二资源井40。输入级在输入50处接收RF信号。所述信号通过变换器51从50欧姆变换至12.5欧姆，而输出信号提供给资源井40处的触点52。可将其它器件(例如二极管、电阻器、晶体管或简单的桥接电路)在资源井40的端子52和64之间耦合。由资源井40中的任何器件变换得到的信号52被提供给端子64，并从那里被提供给DC隔离耦合器59并在随后被送至信号耦合器61。信号耦合器61的输出62至63被提供给资源井17中的触点65至66。DC偏置可以通过顶层表面触点36至37、54、80至87而被提供。类似地，可在连接至四分之一波带状线53的输入54处、连接至四分之一波带状线8的输入36处以及连接至四分之一波带状线9的输入37处提供DC偏置。可根据图2实现中描述的工艺制造并粘合衬底层1600、1700、1800和凸缘板1900。衬底层1600、1700、1800和凸缘板1900的其它特征遵循关于层400、500、600和凸缘板700所给出的描述。
带有可调节微带线电路的电路模块图20示出了适用于在功率放大应用的电路模块组件2000的一个实施例，所述电路模块组件2000中的嵌入式信号处理电路包括固定的带状线电路和可调的微带线信号处理电路。微带线电路可以通过在衬底层一侧上的印刷(即，沉积和蚀刻金属)而形成。在模块2000中，微带线电路在组件粘合之后仍暴露在空气中，并且接地面位于含有该电路的接地层的相对侧。固定的信号处理电路包括位于两衬底层之间的带状线电路，而所述两衬底层则被放置在接地层之间。
通过将电路元件与衬底层暴露表面上的信号触点相连接，就可改变可调信号处理电路的信号处理特性。更具体地，组件2000包括与嵌入衬底区域2003和2004的固定信号处理电路相耦合的输入2001和输出2002。来自固定的信号处理电路的信号被耦合至可调信号处理电路，其中所述可调信号处理电路位于区域2005和2006内并由在衬底层一侧表面上沉积和蚀刻的金属以及在相对表面上嵌入的接地面所形成。而来自该可调电路的信号则反过来与邻接资源井2007的信号连接相耦合。功率放大器或其他电路可以在粘合组件2000后被附加至资源井2007中。在资源井2007中附加的电路可与在资源井2007中暴露出的金属凸缘层热耦合，还可与在所述资源井边缘处的电信号触点热耦合。在所述资源井边缘处的电触点提供用于将资源井2007中附加的所述电路耦合至在区域2005、2006中形成的所述可调信号处理电路。通过附加电路部件至区域2005、2006表面上暴露出的信号触点就能改变所述区域2005、2006内可调电路的电特性。
图21示出带有被附加电路元件的图20的组件。图21示出了具有放置在资源井2007中的功率晶体管2110、附加至所述区域2005、2006表面的芯片电容器2101至2107、电阻器2108和互连铜箔2109的所述组件2000。附加的电路2102至2109可以执行在晶体管2110和在区域2003、2004中成形的固定嵌入式电路之间的阻抗匹配功能。
图22A、22B和22C示出结构2000的俯视、仰视和侧视图。如图22C所示，组件2000由三层组成，即金属凸缘层2210、中间复合衬底层2220和顶部复合衬底层2230。图23A、23B、24A、24B、25A和25B示出所述各层2210、2220和2230的俯视和仰视图。用来构成所述层2210、2220和2230的过程与例如图1中层400、500和700的构成过程相同。此外，虽然实施例2000仅包括一个中间层2220，但是各实现也可具有多个中间层，每个中间层都包括嵌入式电路并包括经由互连通孔彼此连接的传导。
图26A示出一耦合器模块的另一种实现，该模块配置为在所述模块的资源井内附加多个功率放大器。图26B示出了带有附加至在模块上形成的微带线电路的电路元件的图26A的模块。图27至图30示出了图26A和26B所述模块的层结构。
还应该注意到虽然已公开了含氟聚合物复合衬底层作为一个实施例，但是各实现也可以使用其他类型的衬底层，正如陶瓷衬底层。类似地，虽然对于含氟聚合物复合衬底层优选地使用熔融粘合，但是在某些实例中也可以使用其他的粘合方法(例如，粘结薄膜)。因此，其他实施例也位于所附权利要求的范围内。
权利要求
1.一种介电组件，包括以层叠排列粘合在一起的多个衬底层，其中所述衬底层包括嵌入式信号处理电路，所述嵌入式信号处理电路包括固定信号处理电路和可调节信号处理电路；各自与所述嵌入式信号处理电路相连的信号输入和信号输出；以及贯穿所述多个衬底层形成的空腔，所述空腔被配置为在各衬底层粘合之后接受附加给所述组件的电路元件，并且所述空腔露出与所述嵌入式信号处理电路相连接的信号连接端以实现附加的电路元件与所述嵌入式信号处理电路的连接；以及其中，所述固定信号处理电路工作以改变与该电路耦合的信号的电特性，并且所述固定电路的改变特性在粘合所述衬底层时被预先确定，并且所述可调节信号处理电路工作以改变与该电路耦合的信号的电特性，并且所述可调节电路的改变特性能够在粘合所述衬底层后由所述电路元件与暴露衬底表面区域上的信号路径连接的连接而改变。
2.如权利要求1所述的组件，其特征在于所述可调节信号处理电路包括含有印刷电路的微带线电路，所述印刷电路在所述衬底层第一层的一侧上形成，第一衬底层的所述一侧在粘合所述衬底层后仍暴露在空气中，并且所述微带线也被放置在所述一侧上暴露的空气和另一侧上的接地面之间；以及所述固定信号处理电路包括带状线电路，所述带状线电路含有夹在两个衬底层之间的印刷电路，其中所述两个衬底层进一步位于接地面之间。
3.如权利要求2所述的组件，其特征在于，所述接地面由衬底层的金属化侧形成。
4.如权利要求1所述的组件，其特征在于所述固定信号处理电路包括连接在所述信号输入和所述可调节信号处理电路之间的第一固定阻抗匹配电路；以及所述可调节信号处理电路包括连接在所述第一固定阻抗匹配电路和暴露在所述空腔中的所述信号连接端之间的第一可调节阻抗匹配电路。
5.如权利要求1所述的组件，其特征在于所述固定信号处理电路包括第一和第二固定阻抗匹配电路；所述可调节信号处理电路包括第一和第二可调节阻抗匹配电路；所述第一固定阻抗匹配电路连接在所述信号输入和所述第一可调节信号处理电路之间；所述第二固定阻抗匹配电路连接在所述信号输出和所述第二可调节信号处理电路之间；所述第一可调节阻抗匹配电路还连接到所述空腔中的信号连接端；以及所述第二可调节阻抗匹配电路还连接到所述空腔中的信号连接端。
6.如权利要求5所述的组件，其特征在于，所述嵌入式信号处理电路还包括微波耦合器电路。
7.如权利要求1所述的组件，其特征在于所述组被件配置为使所述固定信号处理电路和所述可调节信号处理电路能够实现所述信号输入和所述空腔中的信号连接端之间的、以及所述信号输出和所述空腔中的信号连接端之间的阻抗匹配；以及所述可调节信号处理电路的阻抗匹配特性可通过将分立的电路元件附加到所述暴露的衬底表面区域内的所述信号路径连接而改变，使得通过附加所述分立的电路元件，能在所述固定信号处理电路和所述可调节信号处理电路之间的连接点处为所述固定信号处理电路呈现用户配置的阻抗级。
8.如权利要求1所述的组件，其特征在于，所述嵌入式信号处理电路还包括从由DC隔离电路、DC偏置电路和RF负载端组成的组中选择的电路。
9.如权利要求8所述的组件，其特征在于，所述组件被配置为将附加的电路元件附加至所述空腔，所述电路元件从由微波电路、晶体管、变容二极管、PIN二极管和肖特基二极管组成的组中选择。
10.如权利要求4所述的组件，其特征在于所述组件还包括凸缘层，并且所述空腔露出所述凸缘层的顶面，使得附加在所述空腔内的电路元件能够与所述凸缘层耦合。
11.如权利要求1所述的组件，其特征在于，所述凸缘层包括基本同质的金属芯，并且所述复合衬底层包括含氟聚合物复合材料。
12.如权利要求1所述的组件，其特征在于，所述衬底层包括粘结粘合的陶瓷衬底层。
13.如权利要求11所述的组件，其特征在于，所述附加的电路元件与所述凸缘层的耦合包括所述电路元件和所述凸缘层之间的热耦合。
14.如权利要求13所述的组件，其特征在于，所述凸缘层由所述金属芯以及附加至所述金属芯表面的电镀金属组成。
15.如权利要求14所述的组件，其特征在于，附加至所述金属芯表面的所述电镀金属包括抑制所述金属芯氧化的金属。
16.如权利要求1所述的组件，其特征在于，在不同衬底表面上的信号路径由电镀经由通孔相连。
17.一种制造组件的过程，包括如下步骤制造包括顶层和一个或多个中间层的多个衬底层；在所述中间层内形成切口，使得当所述中间层以层叠排列被放置在底层上时，所述切口形成贯穿所述中间层的空腔；选择性地金属化所述中间层的表面以形成包含固定信号处理电路和可调节信号处理电路的嵌入式信号处理电路、信号输入端、信号输出端、暴露在所述已形成空腔内的第一和第二信号连接端、以及能够将电路元件连接至所述可调节信号处理电路的器件连接端；在所述顶层和所述底层之间以层叠排列放置所述中间层并且粘合所述叠层排列的层；由此所述空腔能够在粘合所述衬底层之后将电路元件附加至所述组件，并能够将所述附加的电路元件连接至所述嵌入式信号处理电路，并且所述器件连接端能够将分立的电路器件连接至所述可调节信号处理电路。
18.如权利要求17所述的制造过程，其特征在于，所述表面的金属化还包括当在所述顶层和所述底层之间以叠层排列放置所述多个中间层时，形成导电通孔来互连所述嵌入式信号处理电路元件、所述信号输入端、所述信号输出端、所述第一和第二信号连接端以及所述器件连接端。
19.如权利要求17所述的制造过程，其特征在于，所述底层包括凸缘层。
20.如权利要求17所述的制造过程，其特征在于，所述底层包括选择性地金属化的衬底层。
21.如权利要求17所述的制造过程，其特征在于，还包括在所述粘合之后选择性地除去所述顶层区域以露出所述空腔并露出所述器件连接端。
全文摘要
电路组件包括带有嵌入式信号处理电路区的多个衬底，所述嵌入式信号处理电路区能被连接至可调节信号处理电路区以及贯穿所述衬底层区域形成以暴露信号连接端的空腔。这些信号连接端连接至所述嵌入式信号处理电路和/或连接至所述可定制的电路，并能够在粘合所述衬底层之后将电路元件附加至所述组件，并能将被附加的元件连接至所述信号处理电路和所述可调节处理电路。
文档编号H05K3/46GK1969423SQ200680000137
公开日2007年5月23日 申请日期2006年3月13日 优先权日2005年3月11日
发明者J·J·洛戈泰蒂斯 申请人:慕里麦克工业股份有限公司