专利名称：Rf供电电极上的dc电压控制的方法和设备的制作方法
RF供电电极上的DC电压控制的方法和该:备
背景技术：
等离子处理的进步促进了半导体产业的发展。半导体产业 是高度竟争的市场。制造企业能够在不同的处理条件下处理基片的 能力可使制造企业具有对竟争者的优势。因此，制造企业花费专门 的时间和资源来发现方法和/或装置，用以提高基片处理。可用来4丸4亍基片处理的通常的处理系统可以是不对称多 频电容耦合处理系统。该处理系统建立为能够在一定范围处理参数 下处理。然而，近些年，所处理的器件的类型已经变得更加精密并 且需要更多的工艺控制。 一个示例，所处理的器件变得更小，并且 需要更4青确的处理。考虑到在半导体产业中保持竟争力的需要，对于电容耦合 等离子处理系统的能力的增强是才及其需要的。
发明内容
在一个实施例中，本发明涉及一种在等离子处理室中处理
基片的方法。该方法包:fe将该基片支撑在配置有上电才及和下电才及的
等离子处理室中。该方法还包括将至少一个射频(RF)电源配置为 在该上电极和该下电极之间引发等离子。该方法进一步包括提供导 电耦合环。该导电耦合环耦接于该下电极以提供导电路径。该方法 还又包括提供等离子面向基片边缘(PFSP)环，该PFSP环设在该 导电耦合环上方。该方法又进一步包括将该PFSP环耦4妄于经过RF滤波器的直流(DC)接地、经过该RF滤波器和可变电阻的该DC接 地、经过该RF滤波器的正DC电源和经过该RF滤波器的负DC电源的 至少 一个以控制等离子处理参凄t 。上面的概述只涉及此处公开的许多本发明的实施例的一 个，并且不是为了限制本发明的范围，这个范围在这里的权利要求 中阐述。本发明的这些和其他特征将在下面的具体描述中结合附图 更i羊细3也i兌明。
附图i兌明在附图中，本发明作为示例而不是作为限制来说明，其中 类似的参考标号指出相似的元件，其中图l示出按照本发明的一个实施例电容耦合等离子处理系 统的简图，该系统配置有"i殳计为增强对该等离子处理系统控制的部 件。图2示出按照本发明的一个实施例电容耦合等离子处理系 统的简图，该系统配置有i殳计为增强对该等离子处理系统控制的部 件。图3示出按照 一个实施例表示数据的图表，示出测得电势 与PFSP环(例如，热边缘环)上的DC偏置的函数。
P殳10]图4示出按照本发明 一个实施例表示数据的图表，说明沿 该基片半径的离子饱和电流密度。图5示出按照本发明一个实施例表示数据的图表，示出离 子々包和电流密度与该基片上DC偏置的函数。[H 12]图6示出按照本发明 一个实施例表示对于2MHz基准电^各 该模拟DC电势结果与该PFSP环DC电势的函数的数据的图表。图7示出按照本发明一个实施例表示对于27MHz基准电 路该模拟DC电势结果与PFSP DC电势的函数的数据的图表。图8示出在本发明 一个实施例中多频电容耦合等离子处 理系统800,配置有i殳计为增强对该等离子处理系统控制的部件。
具体实施例方式现在将根据其如在附图中说明的几个实施方式来具体描 述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的 彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这 些具体细节的一些或者全部而实施。在有的情况下，/^知的工艺步
骤和/或结构没有i兌明，以避免不必要的混淆本发明。这里描述了各种实施例，包括方法和4支术。应当记住， 本发明还覆盖包括计算机可读介质的制造品，在该介质上存储有用 于实施该创新性技术的实施例的计算机可读指令。该计算机可读介 质可包括，例如，半导体、光磁、光学或其他形式的用于存储计算 机可读代码的计算机可读介质。进而，本发明还覆盖执行本发明的
施例有关的操作。这种设备的示例包括适当编程的通用目的计算初j 和/或专用计算装置，并且包括计算机/计算装置和适于与本发明实 施例有关的各种梯:作的专用/可编程电路的组合。按照本发明的实施例，提供配置等离子处理系统以增强 对等离子处理参数控制的方法和装置。本发明的实施例包括采用面 向等离子基片边缘(PFSP)环，其耦接至DC控制模块以使能够对参数进行更多控制。利用更精密的控制，可扩展该等离子处理系统 的工艺范畴以允许可超出传统的处理参凄史处理基片。在一个实施例中，该等离子处理系统可配置为包4舌导电 耦合环以提供面向等离子基片边缘环和DC控制才莫块之间的导电路 径。在一个实施例中，DC控制模块可包括开关、正DC电源、负DC 电源以及连接至DC接地的可变电阻。通过提供导电路径，等离子处 理参数(例如，平均离子能量和/或等离子密度)可由DC控制模块 控制。
P殳19]在一个示例，等离子处理参lt可通过将PFSP环经过RF滤 波器耦4妾至4^地来控制。在另一示例中，等离子处理参凄史还可通过 将PFSP环经过RF滤波器和可变电阻耦^妻至"l妻地来控制。在又一示 例中，等离子处理参数还可通过将PFSP环经过RF滤波器耦接至正 DC电压源来控制。在又一示例中，等离子处理参凄t可通过将PFSP 环经过RF滤波器耦4妻至负的DC电压源来控制。在另一实施例中，该等离子处理系统可配置为包括DC导 电耦合环以提供面向等离子基片边缘(PFSP)环(不限于热边缘环) 和DC控制模块之间的DC导电路径，而不会消除该等离子处理系统 的产生与该热边纟彖环的RF电导耦合的能力。在另一实施例中，该等离子处理系可配置为提供DC导电 路径同时保持产生RF电导耦合的能力。可通过RF耦合环将RF电导 耦合配置为将静电卡盘耦合于热边缘环。为了获得DC电导耦合而不 消除RF电导耦合，应用额外的环(如DC导电耦合环和PFSP环)以 提供该DC导电路径。在一个实施例中，该PFSP环可以是任何类型 的可以在该基片的边》彖上的面向等离子环。[段22]参照附图和下面的讨论可以更好地理解本发明的特征和 优点。
图1示出4要照本发明的 一个实施例电容耦合等离子处理 系统100的简图，该系统配置有i殳计为增强对该等离子处理系统控 制的部件。等离子处理系统100可是单频、又又频或三频电容it电系 统。在一个示例，射频(RF)可包括，但不限于，2、 27和60MHz。等离子处理系统100可以不对称，因为接地的上电极104 的直径可与基片106和/或静电卡盘108的直径不同(例如，更大)。 于是，在等离子处理期间接地的上电极104的直流电压(Vdc)测得 的电势不同于基片106。在一个示例，该接地的上电极104的Vdc可为 零，相反该基片106的Vdc倾向于为负。等离子处理系统100还可配置为包括接地的上电极104和 下电极(如静电卡盘108),该下电核j殳在下部本体110上方，该本 体通常为铝。静电卡盘108可由铝构成，在该铝板的表面上具有陶 瓷介电层。等离子处理系统100还可包括射频(RF)发生器112，以 经过下部本体110将RF偏置功率提供至静电卡盘108。通常，RF功率 112可与气体(未示于简图)相互作用以在上电极104和静电卡盘108 之间引发等离子102。等离子102可蚀刻和/或沉积材料到基片106上 以产生电子器件。等离子处理系统100还可包括耦合环114。在一个实施例 中，布置在耦合环114上方的是面向等离子基片边缘(PFSP )环116， 该PFSP环可设置在该基片边缘面向等离子102。 PFSP环116可包括， <旦不限于，热边纟彖环。PFSP环116可用于为下层的部件(如耦合环 114)提供保护免受等离子102的离子的损害。PFSP环116还可用来
9将该等离子的离子聚焦在基片的边缘以在电容耦合等离子处理系 统中的等离子处理期间保持工艺 一致性。[段28]现有技术中，该耦合环可由RF导电材料构成，如石英， 以使得静电卡盘108和PFSP环116之间能够RF耦合。与现有才支术相 反，耦合环114可由DC导电材料构成，如铝，以^是供在PFSP环116 和下部本体110之间的DC耦合。在一个示例，耦合环114可l是供导电 路径，其使得电流能够,人上电极104、经过等离子102、经过PFSP 环116、经过下部本体IIO、经过RF滤波器128流至DC控制一莫块160。 通过使能够DC耦合，可利用外部DC控制模块160建立DC电流路径。[段29]在一个实施例中，DC控制才莫块160可包括开关130、正DC 电源136、负DC电源134和DC接地132。可变电阻131可配置为连4妄 DC接地132以1更改变该DC电流路径的电阻。[l殳30]沿前面提到的导电^4圣驱动电流可通过不同的实现方式 来获得。[段31]DC控制模块160可用来控制多个等离子处理参数。在一 个实施例中，可通过将带有RF滤波器128的下部本体10井禺4妄至DC控 制模块160的开关13 0以连接至D C接地132而沿前面所述的经过 PFSP环116的导电路径驱动电流。RF滤波器128通常用来提供对不希 望的谐波RF能量的衰减而不引入对D C电源的损失。不希望的谐波 RF能量通常在等离子放电时产生，并可由RF滤波器128保持为不会 返回i亥DC电源。[ ^:32]开关130通常用来在多个不同DC外部电源之间选4奪。在 一个示例，当开关130打开，就不存在到外部DC4空制才莫块的电流3各 径。所以，如前面提到的该基片DC偏置电压(Vdc) 由于不对称的4反而倾向于一目乂于于该等离子为负。然而，当开关130关闭且该电 ^各^姿i也时，该基片DCM扁置倾向于由负变为零。[段3 3 ]在关闭开关130以使得PFSP环116上的电压朝向接地时，该等离子电压电势(Vpl)和基片DC偏置(Vdc)可以改变。尽管不 希望受限于理论，但是发明人相信至该基片的平均离子能量(Emean ) 可通过方程l与Vpi和Vdc产生联系Emean=Vpi-VdC 方程l[段34]通常，电容耦合等离子处理系统中的至基片的平均离子 能量可通过在等离子处理室中建立的电势差确定。在一个示例，在 关闭具有至DC接地路径的电流时，至基片106的平均离子能量倾向 于才艮据V^和Vdc的值的具体变化而改变。[段35]此外，当开关130关闭并且利用PFSP环116建立至接地的 DC电流路径时，该等离子密度倾向于增加。有利的方式是，等离子 密度的增加倾向于是全局性的。如这里所使用的词语，全局性指的 是等离子密度一致增加，不仅在整个基片而且超出该基片边缘。于 是，在基片边缘，等离子密度不会倾向于降低。通常，该等离子密 度需要在该基片的整个表面上方保持基本上恒定，以便保持工艺一 致性和垂直蚀刻形貌。[段36]在又一实施例中，DC控制才莫块160可用于通过将带有RF 滤波器128的下部本体110耦接至可变电阻131以连接至DC接地132 来驱动电流经过PFSP环116。在关闭开关130时，流经该电絲J各径的 电流可通过改变可变电阻131的^直来调节以影响该基片和等离子处 的电压电势。因此，浮点和接地之间的平均离子能量和等离子密度 j直还可以调节，即，津奇细调"i皆。[段37]考虑这种情况，例如，其中开关130关闭并与正DC电压 偏置134^妾触。在一个实施例中，可通过^]夺带有RF滤波器128的下部 本体110耦4妄于正DC电压偏置136而驱动电流经过PFSP环116。对于 偏置DC电压136的限制可以是该等离子电势。通过增加偏置DC电压 136，该基片和该等离子的电压电势可增加，该等离子密度可增加， 以及该平均离子能量可降低超过该基态。[4殳38]考虑这种情况，例如，其中开关130关闭并且与负DC电 压偏置134接触。在一个实施例中，可通过将带有RF滤波器128的下 部本体110耦4妄于负DC电压偏置134而驱动电流经过PFSP环116。对该负DC电压偏置值的限制可基于该基片DC偏置。通过控制该负DC 电压偏置134，该基片和该等离子的电压电势可降^f氐。通过降^f氐该 等离子电势，可提高保持受限制等离子的能力。另外，通过控制该 负DC电压偏置134，等离子密度可降低而该平均离子能量可增加。[段39]如图1所示，对该等离子处理参数的增强的控制可通过操 作该DC控制模块实现。所以，具有不对称板的电容耦合等离子处理 系统现在能够执行更细密的基片处理，这种处理超出了传统的等离 子处理范畴。另外，制造企业的持有成本可最小化，因为这些实施 例的实3见相对简单并且不贵。[段40]图2示出按照本发明的 一个实施例电容耦合等离子处理 系统200的简图，该系统配置有i殳计为增强对该等离子处理系统控 制的部件。注意，图2示出的实现方式在图1的等离子处理系统100 上在图1的线150右侧具有额外元件。[,殳41]等离子处理系统200可包4舌底部绝多彖体218,其通常由石 英制成。i殳在该底部绝缘体218顶部上的是底部绝纟彖体盖220，其也 由石英制成。耦接到该底部绝缘体盖220的是底部接地扩展部222。该底吾M妄i也扩展部222通常由铝制成并4妻:l也。i殳在该底部4姿;也扩展 部222上方的是覆盖环224,其通常由石英制成。[段42]多频电容耦合等离子处理系统200还包括多个限制环 (226A、 226B、 226C和226D )。该限制环226A-226D起到在等离子处理期间将等离子限制在等离子室内的作用。[段43]等离子处理系统200还可从图l所述的实施例获益。通过 给等离子处理系统200配置至DC控制模块的导电路径，该电容耦合 等离子处理系统现在能够执行更精密的基片处理，这些处理超出传 统的等离子处理范畴。[段44]如上面所讨论的，电容耦合等离子处理系统中至基片的 平均离子能量可由等离子处理室中建立的该电势确定。这些电势可 包括，但不限于，通电或外部偏置的电极的等离子电势、漂浮电势 和/或电势。图3示出，4姿照一个实施例，表示凝:才居的图300，示出测 得电势与PFSP环(例如，热边纟彖环)上的DC偏置的函lt。关于图l 和图3讨论图3以 <更于理解。[段45]该纵轴示出测得电势(单位为电压(V)),该才黄轴示出 该PFSP环上不同的DC偏置电压(V)设置。沿着该4黄轴，示出该PFSP 环上该DC偏置的四个不同条件(302、 304、 306和308)。[段46]在图表300上标出的是三条曲线(310, 312,和314 )。曲 线310示出该基片DC偏置(Vdc)的一个示例。曲线312示出该等离 子电势(Vpl)的一个示例。曲线314示出该基片上平均离子能量 (Emean)的示例。[l爻47]考虑这种情况，例如，其中可通过RF发生器112施加又又频 RF功率，3口2和27MHz。处3里期间，开关1304丁开。图表300上，开关130的打开状态示为状态线302。当开关130打开，基片106可具有 负DC偏置电压(Vdc),如曲线310所示。另夕卜，等离子102的电压电 势(Vpl)比该基片DC偏置电压(Vdc)高，如曲线312所示。由于 该电容耦合等离子处理系统的不对称性，该等离子电压电势(Vpl) 倾向于高于基片DC偏置电压(Vdc )(如分别由曲线312和310所示)， 在状态线302。[4殳48]当开关130关闭，例如，当在导电耦合环114和下部本体 110之间建立电导电流3各径至外部DC控制才莫块160时，PFSP环116变 得4妻地。在图表300上，PFSP环116的接地状态可示为状态线304。 由于基片106和等离子102两者都沿该电导电流路径存在，该基片DC 偏置(Vdc)和该等离子电压电势(Vpl)在DC电流^各径^妻;也时会增 加。在一个示例，该基片DC偏置(Vdc)会从负电势增加到大约零 的电势。如可见的，曲线310示出随着该基片DC偏置(Vdc) 乂人负电 势增加到大约零而增加。类似地，曲线312也示出增加。然而，该 增加并不陡，因为该等离子电压电势的变化小于该基片DC偏置电压 的变J匕。[段49]如前面提到的，电容耦合等离子处理系统中的平均离子 能量可由在处理室中建立的电势差确定。在一个示例，当开关130 打开，Vdc倾向于为负。然而，当开关130关闭以及该电蹈4妄;也时， 该基片DC偏置倾向于,人负变为零。因为等离子电压电势的增加小于基片DC偏置电压的增加，该基片处的平均离子能量E^an倾向于降低。如可见，曲线314示出该基片106处平均离子能量的降低。[段50]操作(例如，精细调谐)该基片和/或等离子的电压电势 值(如曲线310和312所示)。在一个实施例中，可变电阻131可沿该 电导电流路径设置以控制该电阻值，由此控制该电压电势。结果， 也可控制该基片处的平均离子能量(如曲线314所示)。[段51]在一个示例，状态线306和308分别示出PFSP环116上正 120伏特和正200伏特的DC偏置。曲线310示出从状态线304至状态线 306基片DC偏置稍微增加，其中对PFSP环116的DC偏置是大约 120V。曲线310开始达到平稳状态，随着其接近状态线308 (其中 DC偏置电压为大约200V) DC偏置电压进一步增加。PFSP116上该 偏置DC电压的上限可以是该等离子电势。类似地，曲线312示出等离子电势稍微增加，以及在状态 线306和308处等离子电势分别继续处于平稳状态。因此，该基片的 平均离子能量，如图3的曲线314所示，表现出数值上最低程度降低 并且继续保持平稳状态。如从图3可见，图表300示出该DC控制模块的实现方式可 增强对该处理环境的参数的控制，如该基片的DC偏置、该等离子电 势和该基片的平均离子能量。在一个示例，通过控制至该PFSP环的 DC电压，可影响该基片和/或该等离子的电压电势。并且，该基片 的平均离子能量可通过配置在该电流路径中的可变电阻精细调谐 浮点和接地之间的电势来控制。此外，该DC效应可持续并且随着 PFSP环的正DC偏置接近限制(即，等离子电势)而达到平稳状态。图4示出，按照本发明一个实施例，表述数据的图表400, 说明沿该基片半径的离子饱和电流密度。该纵轴示出离子饱和电流 密度，Jsat,单位为毫安每平方厘米(mA/cm2)。该橫轴示出距基片 中心的距离，单位为亳米(mm)。沿该片黄轴，该基片的中心是半径 大约为零的地方。在一个示例，对于300mm直径基片，该基片的边 纟彖是半4圣为大约150 mm的i也方。图表400可包括曲线402和404。曲线402示出贯穿该基片
的离子通量(即，等离子密度)的示例，其中该开关打开(即，没有至该DC控制模块的电流路径)。曲线404示出贯穿该基片的离子通 量的示例，其中该开关关闭并存在至该DC控制模块的电流路径。考虑这种情况，例如，其中在等离子处理期间，开关关 闭。结果，贯穿该基片的等离子密度会在整个基片上不一致地增力口， 3口曲线402和404所示。如前面^是到的，这个增力口是全局性的增力口， 即该等离子密度贯穿该基片以及超出该基片边缘不一致地增加。图5示出按照本发明 一个实施例表示数据的图表500 ，示 出该离子饱和电流密度与该基片上的DC偏置的函数。该纵轴示出离 子饱和电流密度，Jsat，单位为毫安每平方厘米(mA/cm2)。该横轴 示出基片DC偏置，单位为电压(V)。在一个实施例中，曲线502示出当至DC控制才莫块电流^各 径从浮点到接地时等离子密度增加。浮点至接地之间的该等离子密 度值可利用配置在该DC接地的电流路径中的可变电阻来控制。另 外，曲线502示出该离子々包和电流随着正电压DC偏置增加而增加， 例如，+120V、 +200￥和+250￥,并且效果由于等离子电势的限制而 逐渐呈平稳状态。
P史59]通常，随着DC电势增加高于漂浮电势，DC鞘倾向于在 该接地电极处产生。这里所采用的术语，漂浮电势指的是不对称电 容耦合等离子处理系统内表面的电势，该系统没有外部偏置或4妄 地。对着该基片的DC鞘的存在倾向于捕获高能次级电子。因为相对 高的用于高能离子电离的截面，高能次级电子的捕获倾向于导致等 离子密度增加。因此，贯穿该基片的等离子密度可通过控制对该基 片的DC偏置来才喿作。图6示出4姿照本发明 一个实施例表示只于于2MHz基准电^各 该模拟DC电势结果与该PFSP环DC电势的函数的数据的图表600。[段61]该纵轴示出模拟DC电势，单位为电压(V)。该横轴示出 该PFSP环上不同的DC偏置电压(V)设置。三条曲线610、 612和614 作为示例示出。曲线610示出该基片DC偏置(Vdc)的示例。曲线612 示出该等离子电势(Vpl)的示例。曲线614示出该基片处的平均离 子能量(Emean)的示例。曲线614示出电路模型的分析结果，预测对于2MHz激发 频率由/人浮点至4妄地以及高达大约200V的DC电势直4妄控制该基片 处平均离子能量。在该限制之上，该模型预测该平均离子能量的均 化效应。对影响平均离子能量的DC电势的限制可能是由该等离子电 势导致的。此外，该模型预测基片DC偏置(即，曲线610)和等离 子电势(即，曲线612)结果在整个范围上跟随该PFSPDC电势。这 些才莫型预测在图6中示出结果，其基本上与图3中的测得结果一致。图7示出，按照本发明一个实施例表示对于27MHz基准电 路该模拟DC电势结果与PFSP DC电势的函数的数据的图表700。该纵轴示出模拟DC电势，单位为电压(V)。该横轴示出 该PFSP环上不同DC偏置电压(V)设置。三条曲线(710、 712和714) 在图表700上示出。曲线710示出该基片DC偏置(Vdc)的示例。曲 线712示出该等离子电势(Vpl)的示例。曲线714示出该基片处的平
均离子能量(Emean)的示例。曲线714示出电路模型的分析结果，预测对于27MHz激发 频率在整个范围上DC电势对该基片处平均离子能量无直接控制。然 而，该模型预测基片DC偏置(即，曲线710)和等离子电势(即， 曲线712)结果在整个范围上跟随该PFSPDC电势。在一个实施例中，对于低RF频率和高RF频率，该电赠4莫 型预测示出该基片DC偏置和该等离子电势结果在整个范围上跟随PFSPDC电势。然而，该基片处平均离子能量的降低与PFSP DC电 势的函数主要由低频(例如，2MHz)激发贡献。因此，来自图3的 示出利用双频RF功率(即，2和27MHz)控制平均离子能量的测得 结果主要由^氐频(例如，2MHz)贡献。除了前面4是到的如图1 、 2A和2B中讨-沦的方法和i殳备之 外，可以提供别的实施例，其中PFSP环(不限于热边缘环)可用来 产生从该上电极至该DC控制才莫块的DC路径。图8示出在本发明一个 实施例中多频电容耦合等离子处理系统800，其配置有设计用于增 强只于该等离子处理系统4空制的部4牛。等离子处理系统800可配置为 包括接地的上电才及804、基片806、静电卡盘808、，下部本体810、 RF 电源812、石英耦合环814、热边缘环816、覆盖环820、底部绝缘体 818、底部4妻地扩展部822、覆盖环824、多个限制环(826A、 826B、 826C和826D)、 RF滤波器828、 DC控制模块860、开关830、可变电 阻831、夕卜部DCl妄地832、外部负DC偏置834和外部正DC偏置836。考虑这种情况，例如，其中制造商想增强对等离子处理 参数(如电压电势、等离子密度等)控制而不从现有电容耦合等离 子处理系统中排除元件，如热边缘环816和石英耦合环814。在一个 实施例中，添加DC导电耦合环842和PFSP环844以提供DC导电^各 径。在一个示例，耦合环842可提供导电路径，其使得电流能够从 上电才及804、经过等离子802、经过PFSP环844、经过下部本体810、 经过RF滤波器828至DC控制才莫块860。 DC导电耦合环842可由铝制 成，PFSP环844可由硅制成。因此，导电耦合环842和PFSP环844的 增加可为制造商提供另外一种通过使用外部DC功率控制离子能量 和/或等离子密度的实现方式，而不用牺牲该基片边缘附近工艺一致 性。如可以从前面所述实施例认识到的，可将等离子处理系 统转变为提供增强的对等离子处理参数的控制。于是，通过将基片处理扩展到机械限制和高度不对称电容耦合等离子处理系统的传 统的等离子处理范畴之外，制造企业能够更好地在高度竟争的市场 中保持位置。另外，最小化制造企业的持有成本，因为新部件的实 现相当简单并且不贵。尽管根据多个优选实施例描述本发明，但是有落入本发 明范围内的改变、置换和等同方式。并且，这里为了方便提供主题、 概要和摘要，在此其不应当用来解释权利要求的范围。还应当注意， 有许多实现本发明的方法和设备的替代方式。尽管在此提供多个不 同的示例，然而，意图是这些示例是说明性的而不是对本发明的限 制。所以，意图是下面所附权利要求解释为包括所有这些落入本发 明主旨和范围内的改变、置换和等同方式。
权利要求
1.一种在等离子处理室中处理基片的方法，包括将所述基片支撑在配置有上电极和下电极的所述等离子处理室；将至少一个射频(RF)电源配置为在所述上电极和所述下电极之间引发等离子；提供导电耦合环，所述导电耦合环耦接于所述下电极以提供导电路径；提供面向等离子基片边缘(PFSP)环，所述PFSP环设在所述导电耦合环上方；和将所述PFSP环耦接于经过RF滤波器的直流(DC)接地、经过所述RF滤波器和可变电阻的所述DC接地、经过所述RF滤波器的正DC电源以及经过所述RF滤波器的负DC电源的至少一个以控制等离子处理参数。
2. 根据权利要求1所述的等离子处理系统，其中所述PFSP环是热边缘环。
3. 根据权利要求1所述的等离子处理系统，其中所述PFSP环不同于热边》彖环，所述PFSP环可以是4壬4可类型的在所述基片边缘的等离子面对环。
4. 根据权利要求1所述的等离子处理系统，其中所述导电耦合环由4吕制成。
5. 根据权利要求1所述的等离子处理系统，其中所述PFSP环由硅制成。
6. 根据权利要求1所述的等离子处理系统，其中所述RF电源具有大约2MHz的RF频率。
7. 根据权利要求1所述的等离子处理系统，其中所述RF电源具有大约27MHz的RF步贞率。
8. 根据权利要求1所述的等离子处理系统，其中所述RF电源具有大约60MHz的RF频率。
9. 才艮据^5L利要求1所述的等离子处理系统，其中所述等离子处理系统是电容耦合等离子处理系统。
10. —种等离子处理系统，其包4舌上电极；下电才及；至少一个射频(RF)电源，以在所述上电极和所述下电极之间引发等离子；导电耦合环，所述导电耦合环耦接于所述下电极以提供导电路径；和面向等离子基片边缘(PFSP )环，所述PFSP环设在所述导电耦合环上方，所述PFSP环耦-接于经过RF滤波器的直流(DC M妻地、经过所述RF滤波器和可变电阻的所述DC 4妻地、经过所述RF滤波器的正DC电源以及经过所述RF滤波器的负DC电源的至少一个以控制等离子处理参H。
11. 才艮据权利要求10所述的等离子处理系统，其中所述PFSP环是热边缘环。
12. 根据权利要求10所述的等离子处理系统，其中所述PFSP环不同于热边桑彖环，所述PFSP环可以是4壬4可类型的在所述基片边缘的等离子面对环。
13. 根据权利要求IO所述的等离子处理系统，其中所述导电耦合5不由铝制成。
14. 根据权利要求10所述的等离子处理系统，其中所述PFSP环由；圭制成。
15. 根据权利要求10所述的等离子处理系统，其中所述RF电源具有大约2MHz的RF频率。
16. 根据权利要求10所述的等离子处理系统，其中所述RF电源具有大约27MHz的RF频率。
17. 根据权利要求10所述的等离子处理系统，其中所述RF电源具有大约60MHz的RF频率。
18. 根据权利要求IO所述的等离子处理系统，其中所述等离子处理系统是电容耦合等离子处理系统。
全文摘要
在等离子处理室中，提供一种用于处理基片的方法。该方法包括将该基片支撑在配置有上电极(UE)和下电极(LE)的等离子处理室，将至少一个射频电源配置为在该UE和该LE之间引发等离子，以及提供导电耦合环，该导电耦合环耦接于该LE以提供导电路径。该方法进一步包括提供面向等离子基片边缘(PFSP)环，该PFSP环设在该导电耦合环上方。该方法又进一步包括将该PFSP环耦接于经过RF滤波器的直流(DC)接地、经过该RF滤波器和可变电阻的该DC接地、经过该RF滤波器的正DC电源和经过该RF滤波器的负DC电源的至少一个以控制等离子处理参数。
文档编号H05H1/46GK101653048SQ200880011076
公开日2010年2月17日 申请日期2008年3月26日 优先权日2007年3月30日
发明者埃里克·赫德森, 安德烈亚斯·菲舍尔, 拉金德尔·德辛德萨, 里亚姆·莫拉维茨, 阿列克谢·马拉赫塔诺夫 申请人:朗姆研究公司