专利名称：处理碳化硅衬底改善外延沉积的方法与形成的结构和器件的制作方法
技术领域：
本发明涉及一种处理碳化硅衬底改善外延沉积的方法与形成的结构和器件。
背景技术：
目前，制作适合在紫外、蓝、绿电磁波谱下工作的发光器件或“LED”(包括发光二极管，激光二极管，光探测器等)最成功的材料是III族氮化合物半导体材料，尤其是氮化镓基化合物半导体材料。然而，氮化镓在制作工作器件中引出了一系列特殊技术问题。主要问题是缺少大体积的氮化镓单晶，相应地意味着氮化镓或其他III族器件必须在其他材料上形成外延层。蓝宝石(即氧化铝或Al2O3)已经普遍用作III族氮化物的衬底。蓝宝石具有与III族材料较好的晶格匹配，热稳定性以及透明性，所有这些在制作发光二极管时通常是非常有用的。然而，作为一种电绝缘材料，蓝宝石也具有其缺点，即经过发光二极管产生光发射的电流不能通过蓝宝石衬底。这样，必须制作其他种类的与LED的连接，例如将器件正负极放在LED芯片同一侧的所谓“平行”结构。一般来说，优选将LED制作在导电衬底上，使得欧姆接触能放在器件相反的两端。这种称为“垂直”的器件由于众多原因而成为优选，包括同平行器件相比，易于制作。相对于蓝宝石，碳化硅能够进行导电掺杂，因此可以有效地应用于制作垂直III 族氮化物LED。另外，碳化硅与氮化镓有相对较小的晶格失配，即可以在上面生长高质量的 III族氮材料。碳化硅还具有高热导系数，这对高电流器件如激光二极管的热耗散是重要的。碳化硅基III族氮化物LED的实例见转让给Cree，Inc.(也是本专利的受让人) 的美国专利5523589，6120600和6187606，每一篇在此引用，作为参考。这些器件通常包括一碳化硅衬底，衬底上形成的一缓冲层(区)，以及形成p-n结有源区的多个III族氮化物层。特别地，美国专利6187606代表了相对于以前技术发展水平的重要进展。该专利’ 606描述的发明提供了在衬底上形成GaN，InGaN多个分立的晶体部分，亦即“点”，数量足够多的点减小或消除了衬底和缓冲层之间的异质结势垒，因此衬底和有源区之间便可以建立起高导电路径。LED的一个重要参数是器件在正向偏置工作时，正、负极之间的正向压降(Vf)。 尤其是，器件的正向电压(Vf)应尽量低，以降低功率消耗，提高器件的总体效率。尽管专利’ 606具有其先进性，然而在传统的碳化硅衬底和导电缓冲层界面上仍然存在可测的压降。为了降低器件总的电压Vf，应该降低该界面上的压降。
发明内容
根据本发明实施例的方法包括如下步骤提供一种具有预定导电类型和第一第二表面的SiC晶片；将预定导电类型的掺杂原子以一种或多种预定的掺杂浓度和注入能量注入到SiC晶片的第一表面，以形成掺杂分布；对注入晶片进行退火；在衬底上的注入第一表面上生长一层外延层。根据本发明实施例的其他方法包括如下步骤提供一种具有预定导电类型和第一、第二表面的SiC晶片；在晶片的第一表面上形成覆盖层；将预定导电类型的掺杂原子以一种或多种预定的掺杂浓度和注入能量注入到覆盖层和SiC晶片的第一表面， 以形成掺杂分布；对注入晶片进行退火；去除掉覆盖层；在衬底上注入第一表面上生长一层外延层。根据本发明实施例的结构包括一种具有预定导电类型和第一第二表面的碳化硅衬底，在第一表面附近具有预定导电类型注入掺杂剂的第一注入分布，以及生长在第一表面上的外延层。根据本发明实施例的器件包括一种光发射器件，该器件包括一种预定导电类型和第一第二表面的碳化硅衬底，衬底第一表面上的导电缓冲层，导电缓冲层上的有源区，其中衬底上的第一表面附近具有预定导电类型注入掺杂剂的第一注入分布。参考
图1为根据本发明的碳化硅基LED的简化示意图。器件10包括具有第一导电类型和第一表面12A、第二表面12B的导电碳化硅衬底12。器件10进一步包括在衬底12 的表面12A上形成的导电缓冲区14，以及在导电缓冲层14上形成的有源区18。有源区18 优选包括p-n结，最优包括单异质结、双异质结、单量子阱、多量子阱等。第一欧姆接触22 形成于有源区表面。第二欧姆接触M形成于衬底M表面。作为优选的实施例，衬底12包括η型4Η-碳化硅。相应地，在优选的实施例中欧姆接触22包括器件10的正极，而欧姆接触M包括器件10的负极。欧姆接触M可以根据于2001年3月15日申请的美国专利申请号09/787189描述的方法形成，在此引用作为参考。衬底12包括第一注入区20，该区与表面12Α相邻并且包括第一导电类型的注入掺杂原子。注入区20的存在导致了衬底12和缓冲区14之间界面上可观测的压降降低，从而导致了器件10总的正向工作电压(Vf)的降低。注入区的注入掺杂原子峰值浓度约lE19-5E21cnT3，厚度约10-5000埃。优选地，注入区的注入掺杂原子峰值浓度约lE21Cm_3，厚度约500埃。图2为根据本发明制作结构的方法，得到的碳化硅衬底12具有第一导电类型以及第一表面12A和第二表面12B。制作如衬底12的掺杂碳化硅衬底在技术上已经众所周知。 例如，美国专利RE34861公开了利用可控种子升华方法生长碳化硅梨晶(boules)的过程， 从而形成的碳化硅晶体可能呈现许多多型晶体中的一种，例如4H，6H，15R或其他。在生长中将N型掺杂剂，例如氮和/或磷，或者ρ型掺杂剂例如铝、硼混合进晶体中，以分别得到晶体纯η型或P型的导电性。然后将晶体梨晶切割成晶片，经过化学、机械处理(抛光)后作为生长外延层并在上面制作电学器件的合适衬底。在一个优选的实施例中，衬底12包括掺杂有氮施主原子的η型4Η或6Η-碳化硅， 净掺杂浓度约5E17-3E18cm_2。形成晶片和抛光后，预定导电类型的掺杂原子30以一种或多种预定的掺杂浓度和注入能量注入到衬底12的表面12A，在衬底12的注入区20形成掺杂分布。优选地，掺杂原子30与衬底12有相同的导电类型。即，如果衬底12为η型，则掺杂剂30包括一种能够在碳化硅中形成η型导电性的掺杂剂，如氮或磷。另一种情况，如果衬底12为ρ型，则掺杂剂30包括一种能够在碳化硅中形成ρ型导电性的掺杂剂，如硼或铝。将掺杂剂30根据预定的注入剂量和能量水平通过表面12A注入到衬底12。注入可以以单剂量和能量水平一步进行，或者以多重剂量和/或能量水平多步进行。在一个优选的实施例中，注入通过多重注入剂量和能量水平进行，以便在衬底12中一种预定的深度下获得相对平坦的注入分布。例如，在一个实施例中，6H-碳化硅衬底以磷原子注入，第一次剂量为2E15cnT2，能量25keV，第二次剂量3. 6E15cnT2，能量50keV。根据本实施例形成期望的深度分布见图4中的曲线图。图4的曲线图给出了单位为原子/cm3的注入原子(y-轴)，作为从衬底12的第一表面12A开始的深度(χ-轴)，单位为埃的函数分布。如图4所示，注入分布在深度约300埃时增加到约lE21Cm_3的最大值。 从该处开始直到约800埃的深度处，分布保持相对平坦，然后开始降至背景水平。因此，注入区20可以认为从表面12A延伸至衬底12的深度约800-1000埃。注入之后，衬底在标准的氩灯退火管中退火，温度1300°C，时间90分钟，以激活注入的掺杂剂。一定范围的温度对退火也是有效的，1300°C是一典型而不是限定温度。一种导电缓冲层14接着形成于衬底12的表面12A上。该实施例的一个缺点是掺杂分布在衬底中某一深度处达到最大值，取决于注入剂量和能量，即表面注入浓度小于衬底中的最大浓度。注入掺杂剂浓度一定要小于5E21cnT3， 否则注入的原子将导致对衬底12晶格不必要和不可修复的损伤。为了最大限度地改进压降，应使衬底表面的注入浓度尽可能地高，即衬底表面的注入浓度约lE21cm_3。然而，根据图2的实施例，为了获得这一表面浓度，必须注入一定剂量和能量水平的掺杂原子，而该剂量和能量水平在衬底中产生的掺杂剂浓度能够如上面所述的破坏其衬底。相应地，如图3所示的本发明的另一个实施例中，在注入掺杂剂之前，一覆盖层 32沉积在衬底12的表面12A上。优选地，覆盖层32包括采用等离子增强化学气相沉积 (PECVD)法沉积的或热氧化生长的氮化硅层或二氧化硅层，众所周知，二者都是沉积精确厚度和组分的氧化物层的方法。覆盖层32也可以包括任何其他合适的材料，该材料能可控沉积成薄层，易于离子注入，能够去除而不损坏其下面的表面。其他可用于覆盖层32的材料包括金属层或半导体外延层。覆盖层32的厚度和注入参数(剂量和能量)的选择应使注入步骤产生的最大注入浓度发生在衬底12的表面12A或附近(即在衬底12和覆盖层32界面处或附近)。这样形成的结构在标准的氩灯退火管中退火，温度1300°C，时间90分钟，以激活注入的掺杂剂。 覆盖层32用传统的技术去除。例如，如果覆盖层32包括PECVD形成的氧化层，可通过湿法化学腐蚀去除。这样形成的结构理论上包括具有注入区20的衬底12，其中注入区20的注入原子峰值浓度发生在衬底12的表面12A或附近。根据本实施例形成期望的深度分布见图5中的曲线图。图5的曲线图给出了单位为原子/cm3的注入原子(y-轴)，作为从衬底12的第一表面12A开始的深度(χ-轴)，单位为埃的函数分布。如图4所示，注入分布在衬底12表面12Α处的值约为lE21cnT3。从该处开始到约500埃的深度处，分布保持相对平坦，然后降至背景水平。在一个实施例中，厚度约500埃的二氧化硅层32通过PECVD形成于衬底12的表面12A上。氮原子注入氧化层和衬底12，第一次剂量的注入能量25keV，第二次剂量的注入能量50keV。第一次注入的剂量约4Ε12αιΓ2-1Ε15αιΓ2-，而第二次注入的剂量约 7E12cnT2-l. 8E15cnT2。衬底/缓冲区界面的界面电压(Vf)与^keV注入剂量对比曲线图如图6所示。为了产生图6所示的数据，采用了样品4H和6H碳化硅晶片，其氮掺杂剂净浓度为 3. 3E17-2. lE18cnT3。500埃PECVD 二氧化硅层形成于晶片表面，晶片以各种可控剂量的氮原子注入，其能量分别为和50keV。每个晶片的注入剂量和能量水平如表1所示。表 权利要求
1.一种电子器件，包括碳化硅衬底，具有第一和第二表面，并且具有预定的导电类型以及掺杂浓度；注入掺杂原子区，从所述第一表面延伸进入所述碳化硅衬底至预定距离，所述区域的掺杂浓度比所述衬底剩余部分的掺杂浓度高；以及位于所述导电碳化硅衬底的第一表面上的导电缓冲区；位于所述导电缓冲区上的有源区；位于所述有源区上的第一电接触；以及位于所述碳化硅衬底的第二表面上的第二电接触。
2.根据权利要求1的电子器件，其中所述有源层是单异质结、双异质结、单量子阱或多量子阱。
3.根据权利要求1的电子器件，其中所述碳化硅衬底包括η型6H-碳化硅或η型4H-碳化硅。
4.根据权利要求3的电子器件，其中使用氮掺杂所述碳化硅衬底。
5.根据权利要求4的电子器件，其中所述碳化硅衬底中的氮的掺杂浓度为约 5E17-3E18cm_3。
6.根据权利要求1的电子器件，其中使用磷掺杂所述碳化硅衬底。
7.根据权利要求6的电子器件，其中所述注入掺杂原子区包括磷原子，其注入浓度为约 lE19-5E21cnT3。
8.根据权利要求7的电子器件，其中所述注入掺杂原子区包括磷掺杂原子，其注入浓度约 lE21cnT3。
9.根据权利要求1的电子器件，其中所述注入掺杂原子区包括氮掺杂原子，其注入浓度约 lE19-5E21cnT3。
10.根据权利要求9的电子器件，其中所述注入掺杂原子区包括磷原子，其注入浓度约 1E2 Icm^30
11.根据权利要求1的电子器件，其中所述注入掺杂原子区从所述第一表面延伸到所述碳化硅衬底中的深度约10-5000埃。
12.根据权利要求1的电子器件，其中所述注入掺杂原子区从所述第一表面延伸到所述碳化硅衬底中的深度约800-1000埃。
13.根据权利要求1的电子器件，其中所述注入掺杂原子区具有的注入掺杂原子的峰值浓度为约lE19-5E21cnT3。
14.根据权利要求13的电子器件，其中所述注入掺杂原子区具有的注入掺杂原子的峰值浓度约为lE21cnT3，且所述注入掺杂原子区从所述第一表面延伸到所述碳化硅衬底至深度约500埃。
15.根据权利要求1的电子器件，其中在所述注入区中的注入原子的峰值浓度出现在所述碳化硅衬底的第一表面或其附近。
16.一种电子器件，包括碳化硅衬底，具有第一和第二表面，并且具有预定的导电类型以及掺杂浓度；位于所述碳化硅衬底的第一表面上的导电缓冲区；注入掺杂原子区，具有与所述衬底相同的导电性，并且从所述第一表面延伸进入所述碳化硅衬底至预定距离，从而使得在所述衬底和所述导电缓冲区之间的界面处可测的总的正向压降降低；位于所述导电缓冲区上的有源区；位于所述有源区上的第一电接触；以及位于所述碳化硅衬底的第二表面上的第二电接触。
17.根据权利要求16的电子器件，其中所述注入掺杂区具有的注入掺杂原子的峰值浓度为约 lE19-5E21cnT3。
18.根据权利要求17的电子器件，其中所述注入掺杂原子区延伸到所述衬底中的深度为约10-5000埃。
19.根据权利要求17的电子器件，其中所述注入掺杂原子区延伸到所述衬底中的深度为约800-1000埃。
20.根据权利要求17的电子器件，其中所述碳化硅衬底包括η型6Η-碳化硅，具有约 5E17-3E18cm_3的氮施主原子的初始离子浓度，以及其中所述注入掺杂原子区包括磷掺杂离子，其注入浓度为约lE19-5E21cnT3以及厚度为约500埃。
全文摘要
本发明公开了处理碳化硅衬底改善外延沉积的方法与形成的结构和器件。电子器件，包括碳化硅衬底，具有第一和第二表面，并且具有预定的导电类型以及掺杂浓度；注入掺杂原子区，从所述第一表面延伸进入所述碳化硅衬底至预定距离，所述区域的掺杂浓度比所述衬底剩余部分的掺杂浓度高；以及位于所述导电碳化硅衬底的第一表面上的导电缓冲区；位于所述导电缓冲区上的有源区；位于所述有源区上的第一电接触；以及位于所述碳化硅衬底的第二表面上的第二电接触。
文档编号C30B31/00GK102163664SQ20111006845
公开日2011年8月24日 申请日期2003年2月7日 优先权日2002年2月8日
发明者亚历山大·苏沃洛夫, 小戴维·比尔兹利·斯莱特, 戴维斯·安德鲁·麦克卢尔, 约翰·亚当·埃德蒙 申请人:克里公司