模拟输出电路和数据信号线驱动电路及显示装置、电位写入方法

专利名称：模拟输出电路和数据信号线驱动电路及显示装置、电位写入方法
技术领域：
本发明涉及对电容性负载进行充放电的模拟输出电路。
背景技术：
液晶显示装置的数据信号线以及像素是成为充放电对象的电容性负载。数 据信号线驱动电路利用与数据信号对应的模拟电压对这些电容性负载迸行充 放电。该模拟电压在例如数据信号线驱动电路为数字驱动器的时候，是在数据 信号线驱动电路的内部，使用从外部输入的电源电压将数字的数据信号变换成 模拟信号而生成。生成的模拟电压从对电容性负载进行充放电具有充分驱动能 力的模拟输出电路输出。
作为这样的模拟输出电路的第一已有技术，有使用运算放大器的模拟放大
器作为基本结构的电路。图30表示以电压跟随器构成这样的模拟放大器时的 电路图。
该图中，对运算放大器351的同相输入端子输入有输入电压Vin。运算放 大器351的输出电压Vout的输出端子通过开关SW302与运算放大器351的反 相输入端子连接。设反相输入端子与GND之间存在布线电容和该运算放大器 351的输入电容之和的电容Cin。反相输入端子和输入电压Vin的输入端子之 间设有补偿运算放大器351的偏置用的电容Coc，该电容Coc和所述输入端子 之间设有开关SW301。另外，所述输出端子、与电容Coc和开关SW301的连 接点之间设有开关SW303。另外，Coc Cin。
接下来，图31(a)表示该模拟输出电路的开关SW301 SW303的动作时序图。
在进行运算放大器351的偏置补偿的偏置抵消期间，开关SW301、 SW302 为开状态，开关SW303为关状态。据此，成为图31(b)这样的连接关系，反相 输入端子和输出端子同为电压Vin+Vof。 Vof是输出电压Vout的偏置电压。此时，对电容Coc施加有电压Vof。
接下来，在运算放大器351的通常工作期间，开关SW301、 302为关状态， 开关SW303为开状态。此时，因为CoOX:in，因此反相输入端子的电压保持 为Vin+Vof不变，电容Coc的电压维持在电压Vof。所以，输出电压Vout的 偏置被补偿，与输入电压Vin相等。
另外，作为所述模拟输出电路的第二已有技术，有以源极跟随器作为基本 结构的电路。图32表示使用这样的源极跟随器的模拟输出电路的结构。
该图中，对p沟道型MOS晶体管451的栅极通过开关SW401输入有输入 电压Vin。设在该栅极和GND之间存在布线电容和该MOS晶体管451的输入 电容之和的电容Cin。 MOS晶体管451的漏极与GND连接，源极成为该模拟 输出电路的输出电压Vout的输出端子。在所述输出端子和输入电压Vin的输 入端子之间，开关SW402和开关403串联连接，以使开关SW402成为所述输 入端子侧。开关SW402和开关SW403的连接点、与MOS晶体管451的栅极 之间，设有补偿该源极跟随器的偏置用的电容Coc。另外，设有向MOS晶体 管451的源极即所述输出端子流有恒定电流的恒流源452。
接下来，图33(a)表示该模拟输出电路的开关SW401 SW403的动作时序图。
在进行源极跟随器的偏置补偿的偏置抵消期间，开关SW401、 SW403为 开状态，开关SW402为关状态。据此，成为图33(b)这样的连接关系。输出电 压Vout的输出端子与电容性负载连接，在初始状态由于输出电压Vout较低， 因此MOS晶体管451为关状态。所以，利用来自恒流源452的电流，电容性 负载被充电，输出电压Vout逐渐上升， 一旦越过MOS晶体管451的阈值电压， 则MOS晶体管451成为开状态。其后，MOS晶体管451的栅极一源极间电压 一旦达到与来自恒流源452的电流值对应的值，便停止向负载充电，成为稳定 状态。
此时，源极跟随器的偏置电压Vof是MOS晶体管451的栅极一源极间电 压。由于输出电压Vout是输入电压Vin+偏置电压Vof，所以图33(b)中，对 电容Coc施加该偏置电压Vof。
接下来，在源极跟随器的通常工作期间，开关SW401、 SW403为关状态，开关SW402为幵状态。此时，由于Coc Cin，电容Coc的电压维持在电压 Vof， MOS晶体管451的栅极电压成为Vin—Vof。所以，MOS晶体管451的 源极电压即输出电压Vout为Vin，偏置被补偿。若负载电容被重新充电至电压 Vin,则源极跟随器达到稳定状态。
另外，专利文献l中揭示了驱动电容性负载用的、具备预备充放电电路的 驱动电路。该驱动电路在预备充电期间以模拟放大器进行电容性负载的充电 后，在剩余的期间以供电能力被抑制的电路将电容性负载充电至期望的电压。
图34表示专利文献1的所述驱动电路的结构。
图34中，预备充放电电路120是向输入端子101提供电压Vin时、将输 出电压Vout高速预备充放电至与电压Vin十分接近的电压电平的电路。另外 输出电路100是可以将输出端子102以较高的电压精度驱动至电压Vin的电路。 预备充放电电路120具备第一差动电路121和第一输出级130、以及第二差动 电路122和第二输出级140。
第一输出级130包含充电单元311和第一恒流电路321，第二输出级140 包含放电单元411和第二恒流电路421。
第一差动电路121由负载具有PMOS晶体管211、 212构成的电流镜电路 的差动对NMOS晶体管213、 214构成。更详细地讲，具备源极共同连接并 与恒流源215的一端连接、栅极与输入端子101(Vin)和输出端子102(Vout)分 别连接的NMOS晶体管213、 214;源极与VDD连接、栅极与PMOS晶体管 212的栅极连接、漏极与NMOS晶体管213的漏极连接的PMOS晶体管21 l(电 流镜电路的电流输出侧晶体管)；源极与高位侧电源VDD连接、漏极和栅极连 接并与NMOS晶体管214的漏极连接的PMOS晶体管212(电流镜电路的电流 输入侧晶体管)；以及在恒流源215的另一端和低位侧电源VSS之间连接的开 关521。差动NMOS晶体管213、 214的大小相等。将NMOS晶体管213的漏 极电压作为第一差动电路121的输出。
另外在第一输出级130中，作为充电单元具备有PMOS晶体管311，其漏 极与输出端子102连接，对栅极输入有第一差动电路121的输出电压，源极通 过开关531与高位侧电源VDD连接；作为第一恒流电路设有恒流电路321， 其一端与输出端子102连接，另一端通过开关532与低位侧电源VSS连接，来控制输出端子102和电源VSS之间流动的电流。
开关521、 531、 532的控制端子与动作控制信号连接，来控制开、关，开 关在关时，电流被断开，停止动作。各开关若是将电流断开的配置，则是与图 34不同的配置也可以。第一差动电路121和第一输出级130是反馈型的结构， 但是没有相位补偿电容。
第二差动电路122与第一差动电路121的极性相反，具备由NMOS晶 体管221、 222构成的电流镜电路；由大小相互相等的PMOS晶体管构成的差 动对223、 224;以及恒流电路225而构成。
在电流镜电路中，NMOS晶体管222的栅极和漏极共同连接。对PMOS 晶体管223、224的栅极分别输入有输入端子101的电压Vin以及输出端子102 的电压Vout。然后，将差动PMOS晶体管223的漏极电压作为第二差动电路 122的输出。
在第二输出级140中，作为放电单元设有NM0S晶体管411， NMOS晶体 管411的漏极与输出端子102连接，对栅极输入有第二差动电路122的输出电 压，源极与低位侧电源VSS连接。另外设有第二恒流电路421，来控制输出端 子102和高位侧电源VDD之间流动的电流。
并且第二差动电路122和第二输出级140含有被动作控制信号控制的开关 522、 541、 542，在开关为关时，电流被断开，停止动作。各开关若是将电流 断开的配置，则是与图34不同的配置也可以。第二差动电路122和第二输出 级140是反馈型的结构，但是没有相位补偿电容。
另外，PMOS晶体管311、 NMOS晶体管4U的阈值电压最好是与分别构 成电流镜电路(21K 212)、 (221、 222)的晶体管的阈值电压十分接近的大小。
另外，图35(a)、 (b)表示图34的驱动电路的动作。
该驱动电路中，在第奇数的输出期间中，驱动任意的中间电压Vm以上、 电压VDD以下的电压；在第偶数的输出期间中，驱动未满电压Vm、电压VSS 以上的电压。图35(a)表示图34的预备充放电电路120的各开关和输出电路100 的控制方法。图35(b)表示向输入端子101提供的电压在任意的第奇数输出期 间时为电压Vinl、在下1个第偶数输出期间时为电压Vin2时的通过图35(a) 的控制产生的2个输出期间的输出电压Vout的电压波形。图35的驱动方法中，第奇数以及第偶数输出期间(时间t0—t2以及时间t2 一t4)的各自的前半部设有预备充放电期间(时间t0—tl以及时间t2—t3)。在第 奇数输出期间的预备充电期间(时间tO—tl)，由于要使电压Vout上升，因此将 开关521、 531、 532设为开，使第一差动电路121以及第一输出级130动作， 将开关522、 541、 542设为关，使第二差动电路122以及第二输出级140停止。 据此，电压Vout可以高速上升至电压Vinl附近。预备充电期间结束后，将开 关521、 531、 532设为关，也使第一差动电路121以及第一输出级130停止。 然后，将被预备充电至电压Vinl附近的电压Vout，通过输出电路100以较高 的电压精度驱动至电压Vinl。
另一方面，在第偶数输出期间的预备放电期间(时间t2 — t3)，由于要使输 出电压Vout下降，因此将开关522、 541、 542设为开，使第二差动电路122 以及第二输出级140动作，将开关521、 531、 532设为关，使第一差动电路121 以及第一输出级130停止。据此，输出电压Vout可以高速下降至电压Vin2附 近。预备放电期间结束后，将开关522、 541、 542设为关，使第二差动电路122 以及第二输出级140停止。然后，将被预备放电至电压Vin2附近的电压Vout， 通过输出电路100以较高的电压精度驱动至电压Vin2。
另外，在各自的预备充放电期间中，输出电路100的控制是根据电路特性 相应地设定为工作或不工作。另外作为不工作的替代，也可以将输出电路ioo 从输入端子101以及输出端子102断开。
专利文献1中，通过以上那样的驱动方法，可以在各自的输出期间，将电 压Vout以较高的电压精度高速驱动至电压Vinl或者电压Vin2。另夕卜，由于在 各自的预备充放电期间预备充放电电路120高速工作，所以可以将预备充放电 期间縮短。另外预备充放电电路120的耗电量非常小，并且只在预备充放电期 间耗电。
另一方面，输出电路100由于只要将在预备充放电期间驱动至电压 Vin(Vinl、Vin2)附近的电压在预备充放电期间结束后以较高的电压精度驱动至 电压Vin(Vinl、 Vin2)即可，所以不需要较大的供电能力。因此，在输出电路 100中，可以使用低耗电量的驱动电路。
另外，专利文献2揭示了使用比较器的模拟输出电路。图36表示作为专利文献2的模拟输出电路的模拟缓冲器的结构。
该图的模拟缓冲器以比较器400以及负载(Load)驱动用的驱动TFT410构 成。这里的比较器400对负输入端(一)施加输入电压(Vin)，在正输入端(+)与 驱动TFT410的漏极端子连接，输出端与驱动TFT410的栅极端子连接。这里 的驱动TFT410是PMOS晶体管，在漏极端子连接有负载。
首先，假定施加给负载(Load)的负载电压为OV，若向比较器400的负输入 端(一)施加输入电压(Vin)，则比较器400输出低电平电压。在这里，驱动TFT410 对栅极端子施加有低电平电压，被接通。所以，对与驱动TFT410的漏极端子 连接的负载(Load)提供电流，负载电压(Vload)会上升。
比较器400的正输入端(+)由于输入至驱动TFT410的漏极端子，所以负 载电压上升、与施加在负输入端(—)的输入电压(Vin)相同时，比较器400输出 高电平的电压。在这里，驱动TFT410对栅极端子施加有高电平电压，被断开。 所以，对负载(Load)的供电被断开，负载电压(Vload)无法上升到这之上，维持 在对比较器400的负输入端(一)施加的输入电压(Vin)的电压电平。
图36中表示模拟缓冲器具有使负载对电压充电的充电功能的时候的例子， 但另一方面，该图中，在模拟缓冲器具有使负载放电的放电功能的时候，将驱 动TFT作为NMOS晶体管而构成。这里，作为NMOS晶体管而构成的驱动 TFT的源极端子与接地端连接，漏极端子与比较器的正输入端连接。据此，使 得与漏极端子连接的负载放电。
专利文献l:日本专利第3700558号(日本专利特开2002 — 55659号平成 14年2月20日公开)
专利文献2:日本专利特开2005 — 333635号公报(平成17年12月2日公
开)

发明内容
在使用第一以及第二已有技术的模拟输出电路来驱动液晶显示装置的显 示面板的时候，需要以大振幅驱动较大负载，因此必须将模拟输出电路内流动 的电流设定得较大。所以，难以降低耗电量。另外，由于构成各自的模拟输出 电路的开关元件的MOS晶体管的阈值及其差异的影响，在输入输出电压间存在偏置电压(这里，由于一般设想MOS晶体管与显示面板是一体制造的情况，
所以是TFT)。因此形成的结果是，输出电压对于输入电压偏置了该偏置电压
的量，产生的问题是，成为电压跟随器电路或源极跟随器电路等的阻抗变换电
路中的误差主要原因。为了减少该误差原因的影响， 一般如图30 图33所示， 进行追加使用开关电容器等的偏置补偿功能，但在此时，尽管进行了 C0C>>Cin 的设定，但由于这些布线的寄生电容或电路的输入电容等的影响，也难以完全 消除该偏置电压。
在专利文献1的技术中，是通过模拟放大器的预备充放电电路120在预备 充放电期间进行写入，将节点电位上升至期望的基准电位附近之后，通过抑制 电流供给能力的输出电路IOO直接写入所述基准电位，从而可以消除在所述模 拟放大器中的偏置电压等的误差主要原因，但是上述控制由于是在预先设定的 时间间隔tl一tO、 t2—tl等分时进行的，所以具有对工艺变动缺少适应性和通 用性的缺点。例如，在对液晶显示装置的数据信号线驱动电路使用专利文献1 的结构时，应该驱动的数据信号线的负载是由面板尺寸、连接的像素的结构或 使用的液晶材料等任意决定的，另外，驱动的TFT的特性也有一定的离散，这 样因构成条件或工艺条件而各有不同。在专利文献1的结构的情况下，需要对 包括全部(或者一部分)条件的电路以及时间驱动、或者对各个条件分别进行优 化的电路以及时间驱动进行设定，前者的情况下，由于保留有过多的驱动能力， 因此耗电量增大，后者的情况下，会带来电路设计以及试制期间的增加。
专利文献2的模拟输出电路由于是没有恒流源的结构，因此具有耗电量可 以比上述的任何l个模拟输出电路低的优点，但另一方面，要根据通过开关元 件的TFT向负载的充电时间(Tch)、与基于将负载的电位和某预定的基准电位 比较的结果来驱动所述开关TFT时需要的反应时间(Tres)的关系，决定最终的 写入电位。因此，若Tch^Tres，则负载至少会被过多充电Tres-Tch的量，若 Tch Tres，则无法高速向负载充电。
另外，向负载的充电动作对于比较器的增益也非常敏感，考虑到增益^开 关驱动所必需的振幅(Vs)/要求的精度(Vacc)的时候，若设增益=100， Vs = 5V， 则Vacc二50mV。液晶显示装置中， 一般由于数据信号的电压差有20 30mV 左右的区别，因此若增益较小，则无法指望Vacc二50mV这样的高精度，从这
10点来看，难以得到足够的精度。
本发明是鉴于上述问题而进行的，其目的在于实现能以简单的结构以低耗 电量并且高速、高精度将期望的电位写入电容性负载的模拟输出电路、和数据 信号线驱动电路及显示装置、电位写入方法。
本发明的模拟输出电路为了解决上述问题，是将预定的电位写入电容性负 载的模拟输出电路，其特征是，包括多个电压源，该多个电压源的输出阻抗 各不相同，其中，输出阻抗最大的电压源输出所述预定电位；开关元件，对应 于所述电压源的每1个进行设置，用于使所述电压源与所述电容性负载之间导 通/断开；以及电位监视器单元，是检测出所述电容性负载的电位，根据检测 出的所述电容性负载的电位进行导通/断开控制，所述导通/断开控制决定1 个要导通的所述开关元件并使其导通，且使其他所述开关元件断开。
若采用上述发明，则电位监视器单元通过导通/断开控制，检测出电容性 负载的电位，并与检测出的电位相应，对于多个电压源中的l个电压源，通过 使得与该电压源对应设置的开关元件导通来连接电容性负载，且对于其他电压 源，通过使得与它们的电压源对应设置的开关元件断开而与电容性负载分开。 因此，利用电位监视器单元，通过以输出阻抗从小到大的顺序使多个电压源分 别接通电容性负载，从而关于向电容性负载写入预定电位，在初始时能以输出 阻抗小的电压源高速进行，之后能以输出阻抗大的电压源进行。
据此，由于以输出阻抗小的电压源在短期间向电容性负载写入某种程度的 电位，所以能抑制该电压源的内部消耗的能量。另外，在通过输出阻抗小的电 压源写入电位之后，通过输出阻抗大的电压源进行电位写入，从而即使在输出 阻抗小的电压源的输出中产生偏置的时候，若只要是以偏置不易发生的输出阻 抗大的电压源将电容性负载写入到预定的电位为止，就也能进行高精度的写 入。另外，由于以输出阻抗小的电压源进行某种程度的写入，所以不延长利用 输出阻抗大的电压源的写入时间也可。另外，在该电位的写入中，由于切换开 关元件，依次切换写入所使用的电压源，所以容易写入，且写入速度除了取决 于写入的时间常数以外，只取决于开关元件的开关速度，所以整体上可以进行 高速的写入。
通过以上所述，具有实现能以简单的结构以低耗电并且高速、高精度地向电容性负载写入期望的电位的模拟输出电路的效果。
本发明还有的其他目的、特征以及优点通过以下的记载应该十分了解。另 外本发明的益处通过参照附图的以下说明应该很明白。


图l表示本发明的实施形态，是表示模拟输出电路结构的电路方框图。
图2(a)以及(b)是说明图1的模拟输出电路特性的曲线图。
图3是表示图1的模拟输出电路的第一具体结构的电路方框图。
图4是表示图3的模拟输出电路的比较例的结构的电路方框图。
图5是说明图3以及图4的模拟输出电路特性的曲线图。
图6是表示图1的模拟输出电路的第二具体结构的电路方框图。
图7是表示图6的模拟输出电路的比较例的结构的电路方框图。
图8是说明图6以及图7的模拟输出电路特性的曲线图。
图9是表示图1的模拟输出电路的第3具体结构的电路方框图。
图10是表示图9的模拟输出电路的比较例的结构的电路方框图。
图11是说明图9以及图10的模拟输出电路特性的曲线图。
图12是表示图1的模拟输出电路的第4具体结构的电路方框图。
图13是表示图12的模拟输出电路的比较例的结构的电路方框图。
图14是说明图12以及图13的模拟输出电路特性的曲线图。
图15是表示图1的模拟输出电路的第5具体结构的电路方框图。
图16是表示图15的模拟输出电路的比较例的结构的电路方框图。
图17是说明图15以及图16的模拟输出电路特性的曲线图。
图18(a)以及(b)是表示比较器构成例的电路图。
图19(a)以及(b)是表示图1的模拟输出电路的变形例的电路方框图。
图20(a)以及(b)是表示图1的模拟输出电路的变形例的电路方框图。
图21(a)以及(b)是表示图19以及图20的可以使用的电压源的结构的电路图。
图22是说明图1的模拟输出电路的第一驱动方法的结构的电路方框图。 图23是说明图22结构的动作的电位波形图。图24是说明图1的模拟输出电路的第二驱动方法的结构的电路方框图。
图25是说明图24结构的动作的电位波形图。
图26(a)至(c)是表示液晶显示装置的视频信号的极性以及公共电压的关系图。
图27表示本发明的实施形态，是表示液晶显示装置的结构的方框图。 图28是表示图27的液晶显示装置的像素结构的电路图。 图29是表示图27的液晶显示装置的数据信号线驱动电路具备的数据处理 电路的结构的方框图。
图30表示已有技术，是表示模拟输出电路的第一结构的电路图。 图31(a)至(c)是表示图30的模拟输出电路的动作图。 图32表示已有技术，是表示模拟输出电路的第二结构的电路图。 图33(a)至(c)是表示图32的模拟输出电路的动作图。 图34表示已有技术，是表示模拟输出电路的第3结构的电路图。 图35(a)以及(b)是表示图34的模拟输出电路的动作图。 图36表示已有技术，是表示模拟输出电路的第4结构的电路图。
标号说明
1 模拟输出电路
2 比较器(电位监视器单元) VI、 V2 电压源
C 电容性负载 SW1、 SW2
开关元件
具体实施例方式
基于图1至图29说明本发明的实施形态如下。
图1表示本实施形态的模拟输出电路1的结构。模拟输出电路1具备电 压源V1、 V2;开关元件SW1、 SW2;比较器2;以及反相器3。
模拟输出电路1的输出端子N与电容性负载C连接。电压源V1、 V2分 别通过对该电容性负载C进行充电或者放电，将预定电位写入电容性负载。电压源V2的输出阻抗大于电压源V1的输出阻抗。
开关元件SW1是与电压源VI对应、设置在电压源VI和输出端子N之间 的开关电路。通过开关元件SW1导通，而将电压源VI和电容性负载C之间 导通；通过开关元件SW1断开，而将电压源VI和电容性负载C之间断开。 另外，幵关元件SW2是与电压源V2对应、设置在电压源V2和输出端子N之 间的开关电路。通过开关元件SW2导通，而将电压源V2和电容性负载C之 间导通；通过开关元件SW2断开，而将电压源V2和电容性负载C之间断开。
对比较器2的同相输入端子输入有基准电位Vref，对反相输入端子输入有 输出端子N的电位、即电容性负载C的电位。比较器2将输出端子N的电位 和基准电位Vref进行比较，在输出端子N的电位比基准电位Vref低时，输出 高的电位，在输出端子N的电位比基准电位Vref高时，输出低的电位。该高 和低是对于后面连接的电路所决定的逻辑的l个例子，也可以颠倒。将比较器 2的输出对开关元件SW1的开/关控制端子进行输入，且通过反相器3将逻辑 反转，输入至开关元件SW2的开/关控制端子。
这里的开关元件SW1、 SW2，是在对开/关控制端子输入高的电位时导通， 对开/关控制端子输入低的电位时断开。因此，输出端子N的电位低于基准电 位Vref时，开关元件SW1导通，且开关元件SW2被断开；输出端子N的电 位高于基准电位Vref时，开关元件SW1被断开，且开关元件SW2导通。据 此，在图l的模拟输出电路l中，在输出端子N的电位低于基准电位Vref时， 通过电压源VI进行电容性负载C的写入，在输出端子N的电位高于基准电位 Vref时，通过电压源V2进行电容性负载C的写入。
这样，比较器2起到作为电位监视器单元的功能，该电位监视器单元检测 出电容性负载C的电位，并与检测出的电容性负载C的电位相应，进行决定l 个要导通的开关元件并使其导通、且使其他开关元件断开的导通/断开控制。
这里，对于电容性负载C的初始电位，有向电容性负载C写入高于该初 始电位的电位、和写入低于该初始电位的电位的2种方法。
图2(a)表示向电容性负载C写入高于初始电位的电位时的、输出端子N的 电位的随时间变化的情况。此时，用V1、 V2代用作为电压源V1、 V2的输出 电位，设定Vl〉Vref、 V2〉Vref的关系。向电容性负载C最终写入的电位是电位V2。 VI和V2的高低关系虽然可以是任意的，但是这里设V2^V1，考虑 电容性负载C从低电位侧向高电位侧以单方向上升的情况。输出端子N的电 位从初始电位到达基准电位Vref之前，开关元件SW1导通(ON)，且开关SW2 被断开(OFF)，输出端子N的电位如曲线gll那样上升。曲线gll具有由电压 源VI和电容性负载C和它们的电路电阻所决定的时间常数。输出端子N的电 位从基准电位Vref到达电位V2之前，开关元件SW1被断开(OFF)，且开关 SW2导通(ON)，输出端子N的电位如曲线gl2那样上升。曲线gl2具有由电 压源V2和电容性负载C和它们的电路电阻所决定的时间常数。
图2(b)表示向电容性负载C写入低于初始电位的电位时的、输出端子N 的电位的随时间变化的情况。此时，设定VKVref、 V2〈Vref的关系。向电容 性负载C最终写入的电位是电位V2。V1和V2的高低关系虽然可以是任意的， 但是这里设V1^V2，考虑电容性负载C从高电位侧向低电位侧以单方向降低 的情况。输出端子N的电位从初始电位到达基准电位Vref之前，开关元件SW1 导通(ON)，且开关SW2被断开(OFF)，输出端子N的电位如曲线g21那样下 降。曲线g21具有由电压源VI和电容性负载C和它们的电路电阻所决定的时 间常数。输出端子N的电位从基准电位Vref到达电位V2之前，开关元件SW1 被断开(OFF)，且开关SW2导通(ON)，输出端子N的电位如曲线g22那样下 降。曲线g22具有由电压源V2和电容性负载C和它们的电路电阻所决定的时 间常数。
图2(a)的情况下和图2(b)的情况下，关于向电容性负载C写入电位V2， 都是在初始时以输出阻抗小的电压源VI高速进行，在这之后以输出阻抗大的 电压源V2进行。
由于以输出阻抗小的电压源VI在短期间内向电容性负载C写入基准电位 Vref的某种程度的电位，所以可以抑制该电压源VI的内部消耗的能量。另外， 通过输出阻抗小的电压源VI写入电位后，由于通过输出阻抗大的电压源V2 进行电位的写入，从而即使在输出阻抗小的电压源V1的输出发生偏置的时候， 若以不易发生偏置的输出阻抗大的电压源V2写入电容性负载C直至电位V2， 也能进行高精度的写入。另外，由于以输出阻抗小的电压源V1进行某种程度 的写入，所以不延长利用输出阻抗大的电压源V2的写入时间也可。另外，在该电位的写入中，由于切换开关元件SW1、 SW2，依次切换写入所使用的电压 源，所以容易写入，且写入速度除了取决于写入的时间常数以外，只取决于开
关元件SW1、 SW2的开关速度，所以整体上可以进行高速的写入。
据此，能实现以简单的结构以低耗电并且高速、高精度地向电容性负载写 入期望的电位的模拟输出电路。
下面例举几个电压源V1、 V2的组合的具体例子。
图3表示电压源V1、 V2的组合的第一具体例。该图的电压源V1是由自 直流稳压电源延伸的电源线构成，电压源V2是由对自直流稳压电源延伸的电 源线得到的电压进行分压的分压电路构成。作为这样的电压源V2，例如可以 举出有生成与液晶显示装置的数据信号对应的基准电位的基准电位生成电路。 这里，设电压源V2的输出电位为电位Vrefl。
同时，图4表示只以所述分压电路向电容性负载C写入电位的以往的模拟 输出电路的结构。
图5表示图3的模拟输出电路1以及图4的模拟输出电路501的各自的输 出端子N的电位的随时间变化的情况。该图表示向电容性负载C写入高于初 始电位的电位时的随时间变化，但是关于向电容性负载C写入低于初始电位的 电位时的随时间变化，只要将图5的曲线图上下反转即可得到，这对于以后的 曲线图也相同。
图4的模拟输出电路501中，电位如曲线gl7那样变化，输出端子N的电 位到达基准电位Vrefl之前需要花费较长时间；但在图3的模拟输出电路1中， 由于以电压源VI写入曲线g15表示的从初始电位到基准电位Vref为止的期 间，以电压源V2写入曲线gl6表示的从基准电位Vref到基准电位Vrefl为止 的期间，因此可以将输出端子N的电位到达基准电位Vrefl为止的时间缩短图 中时间T表示的时间。另外，按照曲线gl6的写入由于是从基准电位Vref进 行写入，所以时间短，可以降低流过分压电路的电流所消耗的能量。并且，分 压电路的输出电压由于可以通过电流大小的适当调整而设定为正确的值，所以 电压跟随器电路或源极跟随器电路的输出电压不会发生偏置，可以向电容性负 载C以高精度最终写入基准电压Vrefl。
图6表示电压源V1、 V2的组合的第二具体例。该图的电压源V1是由使用运算放大器5的电压跟随器电路构成，电压源V2是由图3说明的分压电路
构成。在电压源V1中，对运算放大器5的同相输入端子输入有基准电位Vrefl。 另外，设该运算放大器5的输出电位产生的偏置电压为Vof。
同时，图7表示只以所述电压跟随器电路向电容性负载C写入电位的以往 的模拟输出电路502的结构。
图8表示图6的模拟输出电路1以及图7的模拟输出电路502的各自的输 出端子N的电位的随时间变化的情况。
在图7的模拟输出电路502中，由于有运算放大器5的偏置电压Vof，因 此如曲线g23表示的那样，输出端子N的电位最终从基准电位Vrefl只偏离偏 置电压Vof。由于图8中表示偏置在负的方向发生的情况，因此最终写入比基 准电位Vrefl只低Vof大小的电位；但是偏置在正的方向发生时，最终写入比 基准电位Vrefl只高Vof大小的电位。与此不同的是，在图6的模拟输出电路 1中，由于以电压源Vl写入曲线g21表示的从初始电位到基准电位Vref的期 间，以电压源V2写入曲线g22表示的从基准电位Vref到基准电位Vrefl的期 间，所以最终电容性负载C以电压源V2被写入，基准电位Vrefl没有偏置， 从而高精度地达到基准电位Vrefl。
图9表示电压源V1、 V2的组合的第3具体例。该图的电压源V1是由使 用MOS晶体管6的源极跟随器电路构成的，电压源V2是由图3说明的分压 电路构成的。MOS晶体管6是p沟道型，设有向着其源极流有恒定电流的恒 流源7。另外，该源极与开关元件SW1连接。MOS晶体管6的漏极与GND 连接。对MOS晶体管6的栅极输入有基准电位Vrefl。另夕卜，设源极电位对于 该栅极电位的偏置电压为Vof。
同时，图10表示只以所述源极跟随器电路向电容性负载C写入电位的以 往的模拟输出电路503的结构。
图11表示图9的模拟输出电路1以及图10的模拟输出电路503的各自的 输出端子N的电位的随时间变化的情况。
在图10的模拟输出电路503中，由于有源极跟随器电路的偏置电压Vof， 因此如曲线g27表示的那样，输出端子N的电位最终从基准电位Vrefl只偏离 了偏置电压Vof。由于图11中表示偏置在正的方向发生的情况，因此最终写
17入比基准电位Vrefl只高Vof大小的电位；但是在将同样的电路以n沟道型 MOS晶体管构成时等、偏置在负的方向发生的情况下，最终写入比基准电位 Vrefl只低Vof大小的电位。与此不同的是，在图9的模拟输出电路1中，由 于以电压源V1写入曲线g25表示的从初始电位到基准电位Vref的期间，以电 压源V2写入曲线g26表示的从基准电位Vref到基准电位Vrefl的期间，所以 最终电容性负载C以电压源V2被写入，基准电位Vrefl没有偏置，从而高精 度地达到基准电位Vrefl。
图12表示电压源VI、 V2的组合的第4具体例。该图的电压源VI是由自 直流稳压电源延伸的电源线构成的，电压源V2是由使用运算放大器8的电压 跟随器电路构成的。这里，设运算放大器8的输出电压没有偏置。对运算放大 器8的同相输入端子输入有基准电位Vrefl，电压源V2的输出电位为基准电 位Vref 1 。
同时，图13表示只以所述电压跟随器电路向电容性负载C写入电位的以 往的模拟输出电路504的结构。
图14表示图12的模拟输出电路1以及图13的模拟输出电路504的各自 的输出端子N的电位的随时间变化的情况。
在图13的模拟输出电路504中，如曲线g33表示的那样，设定能在写入 幵始时得到必要的通过速率SRc(二电压跟随器电路的输出电流(Issc)/负载电容) 那样的写入时间常数，但在图12的模拟输出电路1中，在曲线g31表示的输 出端子N的电位从初始电位到达基准电位Vref的期间，由于使用比其输出阻 抗小的电压源VI，因此在写入开始时以更大的通过速率使输出端子N的电位 上升。然后，在图12的模拟输出电路1中，在曲线g32表示的输出端子N的 电位从基准电位Vref达到基准电位Vrefl为止的期间，使用电压源V2进行写 入，但在其写入开始时，设定能得到必要的通过速率SRn(=电压跟随器电路(V2) 的输出电流(Issc)/负载电容)那样的写入时间常数。图12的模拟输出电路1中， 由于能够以大于图13的模拟输出电路504的通过速率幵始写入，因此可以利 用更低的输出电流使输出端子N的电位最终到达基准电位Vrefl为止的时间与 图13的模拟输出电路504的相同，或者更短。
图15表示电压源V1、 V2的组合的第5具体例。该图的电压源V1是由自直流稳压电源延伸的电源线构成的，电压源V2与图9中的电压源VI同样，
是由使用MOS晶体管6的源极跟随器电路构成的。设恒流源7输出的电流为 Issn。这里，设源极跟随器电路的稳定状态下的MOS晶体管6的栅极一源极间 电压、即偏置电压Vof没有因制造等条件而导致的差异。对MOS晶体管6的 栅极输入有基准电位Vrefl —偏置电压Vof，从其源极输出有基准电位Vrefl 。 同时，图16表示只以所述源极跟随器电路向电容性负载C写入电位的以 往的模拟输出电路505的结构。图中，设恒流源为恒流源9，其输出的电流为 Issc。
图17表示图15的模拟输出电路1以及图16的模拟输出电路505的各自 的输出端子N的电位的随时间变化的情况。
在图16的模拟输出电路505中，如曲线g37表示的那样，设定能在写入 开始时得到必要的通过速率SRc(二电压跟随器电路的输出电流(Issc)/负载电容) 那样的写入时间常数，但在图15的模拟输出电路1中，在曲线g35表示的输 出端子N的电位从初始电位到达基准电位Vref的期间，由于使用比其输出阻 抗小的电压源VI，因此在写入开始时以更大的通过速率使输出端子N的电位 上升。然后，在图15的模拟输出电路1中，在曲线g36表示的输出端子N的 电位从基准电位Vref达到基准电位Vrefl为止的期间，使用电压源V2进行写 入，但在其写入开始时，设定能得到必要的通过速率SRn(-源极跟随器电路(V2) 的输出电流(Issc)/负载电容)那样的写入时间常数。图15的模拟输出电路1中， 由于能够以大于图16的模拟输出电路505的通过速率开始写入，因此可以利 用更低的输出电流使输出端子N的电位最终到达基准电位Vrefl为止的时间与 图16的模拟输出电路505的相同，或者更短。
以上是电压源V1、 V2的组合的具体例。接下来，就比较器2的构成例进 行说明。
图18(a)是比较器2的第一构成例。该比较器2是使用差动放大器构成的， 具备n沟道型MOS晶体管11、 12; p沟道型MOS晶体管13、 14;以及恒 流源15。
MOS晶体管11的栅极是比较器2的同相输入端子，输入有电位Vin+。 电位Vin+相当于图1中的基准电位Vref。 MOS晶体管12的栅极是比较器2的反相输入端子，输入有电位Vin—。电位Vin—相当于图1中的输出端子N 的电位。MOS晶体管11的源极和MOS晶体管12的源极相互连接，对其连接 点连接有恒流源15。
MOS晶体管13和MOS晶体管14构成电流镜电路。MOS晶体管13的栅 极和MOS晶体管14的栅极互相连接。另夕卜，MOS晶体管13的栅极与MOS 晶体管13的漏极连接。MOS晶体管13的漏极与MOS晶体管11的漏极连接。 MOS晶体管14的漏极与MOS晶体管12的漏极连接，其连接点P与比较器2 的输出端子OUT侧连接。MOS晶体管13、 14的源极与电源连接。
在上述结构的比较器2中，电位Vin+低于电位Vin —时，从输出端子OUT 的外侧向连接点P流入有电流，与此对应，输出端子OUT变为低；电位Vin 十高于电位Vin—时，从连接点P向输出端子OUT侧流出有电流，与此对应， 输出端子OUT变为高。
图18(b)是比较器2的第二构成例。该比较器2具备电容21;反相器22、 22';以及模拟开关23 25。
模拟开关23的一端是比较器2的同相输入端子，输入有电位Vin+。模拟 幵关24的一端是比较器2的反相输入端子，输入有电位Vin—。模拟开关23、 24的另一端都与电容21的一端连接。电容21的另一端与反相器22的输入端 子连接。反相器22的输出端子与反相器22'的输入端子连接，反相器22'的输 出端子成为比较器2的输出端子OUT。模拟开关25与反相器22并联连接。
在上述结构的比较器2中，首先将模拟开关23置于断开状态，模拟开关 24、 25置于导通状态，对电容21施加以电位Vin—与输出端子OUT的电位之 差所决定的、在反相器22的输入输出中逻辑不确定的电压。接下来，将模拟 开关24、 25置于断开状态，模拟开关23置于导通状态，电容21的一端的电 位为电位Vin+。此时，电位Vin+若低于电位Vin—，则由于电容21的另一 端的电位下降成为低，所以反相器22及反相器22'将该逻辑反转，在输出端子 OUT输出低。另一方面，电位Vin+若高于电位Vin-，则由于电容21的另 一端的电位上升成为高，所以反相器22及反相器22'将该逻辑反转，在输出端 子OUT输出高。
接下来，对在模拟输出电路l中进一步减少耗电量的结构进行说明。图19(a)表示在图6的结构中可以在电压源Vl的动作和不动作间进行切换 的结构。对该控制信号，使用以反相器3将比较器2的输出信号进行逻辑反转 的信号，只在使开关元件SW1导通的时候，通过运算放大器5使电压源VI 动作，在除此之外的时候，通过运算放大器5使电压源V1的动作停止。由于 通过运算放大器5使电压源VI的动作停止，故耗电量得以减少。
图19(b)表示在图9的结构中可以在电压源Vl的动作和不动作间进行切换 的结构。对该控制信号，使用比较器2的输出信号，只在使开关元件SW1导 通的时候，使电压源V1动作，在除此之外的时候，使电压源V1的动作停止。 由于电压源V1的动作停止，故耗电量得以减少。
图20(a)表示在图12的结构中可以在电压源V2的动作和不动作间进行切 换的结构。对该控制信号，使用比较器2的输出信号，只在使开关元件SW2 导通的时候，通过运算放大器8使电压源V2动作，在除此之外的时候，通过 运算放大器8使电压源V2的动作停止。由于通过运算放大器8使电压源V2 的动作停止，故耗电量得以减少。
图20(b)表示在图15的结构中可以在电压源V2的动作和不动作间进行切 换的结构。对该控制信号，使用以反相器3将比较器2的输出信号进行逻辑反 转的信号，只在使开关元件SW2导通的时候，使电压源V2动作，在除此之外 的时候，使电压源V2的动作停止。由于电压源V2的动作停止，故耗电量得 以减少。
接下来，图21(a)表示所述图19(a)以及图20(a)表示的可以切换动作和不动 作的运算放大器5、 8的差动放大级的构成例。该运算放大器5、 8的差动放大 级具备n沟道型的MOS晶体管41、 42; p沟道型的MOS晶体管43、 44、 46;以及恒流源45。
MOS晶体管41的栅极是运算放大器5、 8的同相输入端子，输入有电位 Vin+。电位Vin+相当于图6以及图12中的基准电位Vrefl 。 MOS晶体管42 的栅极是运算放大器5、 8的反相输入端子，输入有电位Vin—。电位Vin—相 当于图6以及图12中的运算放大器5、 8的输出电位。M0S晶体管41的源极 与MOS晶体管42的源极互相连接，其连接点与恒流源45连接。
MOS晶体管43和MOS晶体管44构成电流镜电路。MOS晶体管43的栅极和MOS晶体管44的栅极互相连接。另夕卜，MOS晶体管43的栅极与MOS 晶体管43的漏极连接。MOS晶体管43的漏极与MOS晶体管41的漏极连接。 MOS晶体管44的漏极与MOS晶体管42的漏极连接，其连接点P与运算放大 器5、 8的输出端子OUT侧连接。MOS晶体管46的源极与电源连接，漏极与 MOS晶体管43、 44的源极连接。
对MOS晶体管46的栅极输入有控制运算放大器5、 8的动作以及不动作 的控制信号CTL。控制信号CTL在图19(a)中相当于反相器3的输出信号，在 图20(a)中相当于比较器2的输出信号。控制信号CTL为低的时候，MOS晶体 管46导通，运算放大器5、 8动作；控制信号CTL为高的时候，MOS晶体管 46被断开，运算放大器5、 8停止动作。
另夕卜，图21(b)表示可以在所述图19(b)以及图20(b)表示的动作和不动作间 切换的源极跟随器电路的构成例。该源极跟随器电路具备MOS晶体管6以及 恒流源7之外，还具备n沟道型的MOS晶体管51。 MOS晶体管51的源极与 GND连接，漏极与MOS晶体管6的漏极连接。对MOS晶体管51的栅极输入 有控制源极跟随器电路的动作以及不动作的控制信号CTL。控制信号CTL在 图19(b)中相当于比较器2的输出信号，在图20(b)中相当于反相器3的输出信 号。控制信号CTL为高的时候，MOS晶体管51导通，源极跟随器电路可动 作；控制信号CTL为低的时候，MOS晶体管51被断开，源极跟随器电路停 止动作。
接下来，对本实施形态的模拟输出电路l的驱动方法进行说明。 图22是实现使用模拟输出电路1向电容性负载C写入预定电位的第1驱 动方法的结构。在该结构中，具备电压源VO，通过该电压源VO将电容性负载 C的电位预先初始化为电位Vpre，其后向电容性负载C写入高于电位Vpre的 电位、或者向电容性负载C写入低于电位Vpre的电位。图中开关元件SW是 包括图1的开关元件SW1、 SW2而简略表示的开关元件。电压源VO通过开关 元件SWO与电容性负载C连接。
对模拟输出电路1以及开关元件SW输入有控制它们的动作能否进行的控 制信号ACTL。对开关元件SWO输入有控制其导通以及断幵的控制信号PCTL。 图23表示控制信号ACTL、 PCTL的波形。模拟输出电路1以及开关元件SW在控制信号ACTL为高的时候可动作，在控制信号ACTL为低的时候不能动作。 开关元件SWO在控制信号PCTL为高的时候导通，在控制信号PCTL为低的 时候被断开。
从图23可知，在向电容性负载C写入预定的电位前，将控制信号PCTL 设为高，使开关元件SWO导通，设定初始化期间。至少在该初始化期间中， 控制信号ACTL为低，不能通过模拟输出电路l进行写入动作。然后，在该初 始化期间后，控制信号ACTL为高，成为通过模拟输出电路l向电容性负载C 写入预定电位的正式写入期间。
这里，在模拟输出电路1的电压源写入高于电容性负载C的初始电位的电 位时，将电压源VO的电位Vpre设定为低于该写入电位的初始电位。此时的电 容性负载C的初始化过程成为对以前向电容性负载C写入的电荷进行放电的 过程。在正式写入期间，如图中记作+写入的那样，进行向着比电位Vpre高 的高电位侧方向的单方向的写入。作为预定的电位，可以是如图所示的Vrefl、 Vref2…的任意数量的电位。
另外，在模拟输出电路1的电压源写入低于电容性负载C的初始电位的电 位时，将电压源VO的电位Vpre设定为高于该写入电位的初始电位。此时的电 容性负载C的初始化过程成为进行补充以前向电容性负载C写入的电荷的不 足部分的预充电的过程。在正式写入期间，如图中记作一写入的那样，进行向 着比电位Vpre低的低电位侧方向的单方向的写入。作为预定的电位，可以是 如图所示的Vref3、 Vref4…的任意数量的电位。
图24是实现使用模拟输出电路1向电容性负载C写入预定电位的第二驱 动方法的结构。在该结构中，模拟输出电路1设有模拟输出电路1A和模拟输 出电路1B的2种模拟输出电路。对模拟输出电路1A以及与其对应的开关元 件SW输入有控制它们动作能否进行的控制信号ACTLP，对模拟输出电路1B 以及与其对应的开关元件SW输入有控制它们动作能否进行的控制信号 ACTLM。模拟输出电路1A进行向电容性负载C从低电位侧向高电位侧方向 写入预定电位的+写入，模拟输出电路1B进行向电容性负载C从高电位侧向 低电位侧方向写入预定电位的一写入。
如图25所示，控制信号ACTLP、 ACTLM、 PCTL的各高期间彼此互不重叠。在图24的结构中，为了交替进行利用模拟输出电路1A的+写入和利用模 拟输出电路1B的一写入，其各自的初始化期间的初始电位互不相同。在进行 十写入的正式写入期间前的初始化期间，将电位Vpre设定为低于写入的预定 的电位，在进行一写入的正式写入期间前的初始化期间，将电位Vpre设定为 高于写入的预定的电位。所以，图24的电压源V0的电位Vpre为可变。作为 预定的电位，可以是如图所示的Vrefl、Vref2、VreB…那样的任意数量的电位。
图24以及图25中说明的结构可以应用于各种各样的驱动，其一例如图26 所示。图26(a) (c)是表示交流驱动液晶显示装置的液晶面板时的视频信号的 +极性的电压、视频信号的一极性的电压以及公共电压的关系图。
该图(a)表示公共电压以较大振幅振动的情况。十极性的电压将低公共电压 Vcom—L作为公共电压， 一极性的电压将高公共电压VcomJi作为公共电压。 十极性的视频信号的电位范围Vvideo表示作为白电平(Vcom—L)+Vwhite和黑 电平(Vcom—L)+Vblack间的范围，一极性的视频信号的电位范围Vvideo表示 作为白电平(Vcom_H) — Vwhite和黑电平(Vcom—H) — Vblack间的范围。 Vcom—L+Vblack=Vcom—H-Vwhite， Vcom—L+Vwhite=Vcom—H-Vblack 。在这样 的情况下，将高公共电压Vcom一H以及低公共电压Vcom一L作为电位Vpre， 可以使用图24以及图25的结构。
该图(b)表示公共电压以较小振幅振动的情况。+极性的电压将低公共电压 Vcom—L作为公共电压， 一极性的电压将高公共电压Vcom—H作为公共电压。 十极性的视频信号的电位范围Vvideo表示作为白电平(Vcom一L)+Vwhite和黑 电平(Vcom—L)+Vblack间的范围，一极性的视频信号的电位范围Vvideo表示 作为白电平(Veom—H) — Vwhite和黑电平(Vcom一H) — Vblack间的范围。 Vcom—L+Vwhite>Vcom_H-Vwhite。在这样的情况下，将高公共电压Vcom一H 以及低公共电压Vcom—L作为电位Vpre，可以使用图24以及图25的结构。
该图(c)表示公共电压取一定值的情况。十极性的电压取高于公共电压 Vcom的电位，—极性的电压取低于公共电压Vcom的电位。十极性的视频信 号的电位范围Vvideo表示作为白电平Vcom+Vwhite和黑电平Vcom+Vblack 间的范围， 一极性的视频信号的电位范围Vvideo表示作为白电平Vcom — Vwhite和黑电平Vcom—Vblack间的范围。在这样的情况下，只要将图24以及图25中的电位Vpre设为一定即可。
另外，如该图的(b)、 (c)所示，在+极性和一极性的电位范围Vvideo不重 合的时候，并非必须进行利用电位Vpre的初始化。
接下来，对具备本实施形态的模拟输出电路1的液晶显示装置以及其数据 信号线驱动电路的1个构成例进行说明。
图27是关于本实施形态的液晶显示装置31的方框图。该液晶显示装置31 大概安装有显示面板32、控制电路37、时间信号生成电路38以及电源电路39 而构成。所述显示面板32具备具有排列成矩阵状的的像素PIX的显示部34、 驱动所述各像素PIX的扫描信号线驱动电路35以及数据信号线驱动电路36而 构成。所述扫描信号线驱动电路35具备移位寄存器35a，所述数据信号线驱动 电路36具备移位寄存器36a以及数据处理电路36b。
为了减少所述显示部34、扫描信号线驱动电路35以及数据信号线驱动电 路36的制造时的时间以及布线电容，将它们在同一基板上以单片形成。另外， 为了集成更多的像素PIX，扩大显示面积，所述显示部34和扫描信号线驱动 电路35以及数据信号线驱动电路36是由玻璃基板上形成的多晶硅或CG硅的 薄膜晶体管等构成的。而且，为了即便使用应变点在60(TC以下的通常的玻璃 基板，也不会发生因应变点以上的工艺导致的翘起或弯曲，所述多晶硅薄膜晶 体管在60(TC以下的工艺温度制造。
所述显示部34在利用相互交叉的m条扫描信号线GLl GLm以及k条数 据信号线SDl SDk划分形成的所述各像素PIX的范围，所述扫描信号线驱动 电路35以及所述数据信号线驱动电路36通过所述扫描信号线GLl GLm以 及数据信号线SDl SDk将从所述控制电路37提供的视频信号(数据信号)DAT 依次写入，从而进行图像显示。各像素PIX例如如图28所示构成。图28中， 与所述扫描信号线GL以及数据信号线SD —起，对像素PIX附加有表示地址 的所述k以下的任意整数i以及所述m以下的任意整数j。
各像素PIX具备栅极与扫描信号线GL连接而源极与数据信号线SD连接 的场效应晶体管(开关元件)SW、以及1个电极与该场效应晶体管SW的漏极连 接的像素电容Cp而构成。所述像素电容Cp的另一电极与全部像素PIX公共 的公共电极线连接。所述像素电容Cp由液晶电容CL、和根据需要附加的辅助电容Cs构成。
所以，若选择了扫描信号线GL,则场效应晶体管SW导通，将施加至数 据信号线SD的电压施加至像素电容Cp。另一方面，所述扫描信号线GL的选 择期间结束，场效应晶体管SW断开的期间，像素电容Cp继续保持该断开时 的电压。这里，液晶的透射率或者反射率随着施加至液晶电容CL的电压而变 化。所以，通过选择扫描信号线GL，向数据信号线SD施加与视频信号DAT 相应的电压，可以使像素PIX的显示状态根据视频信号DAT相应变化。
这里，从所述控制电路37向数据信号线驱动电路36以分时传送向各像素 PIX的视频信号DAT，数据信号线驱动电路36在基于从时间信号生成电路38 输入的、在成为时间信号的预定周期中占空比为50%的(50%以下也可以)源极 时钟信号SCK及其反相信号SCKB和源极起始脉冲SSP及其反相信号SSPB 的时间，从所述视频信号DAT抽取向各像素PIX的视频数据。具体地讲，所 述移位寄存器36a通过与输入的源极时钟信号SCK、 SCKB的激活时间同步， 使源极起始脉冲SSP、SSPB依次移位，生成每隔所述源极时钟信号SCK、SCKB 的半个周期、时间不同的输出信号Sl Sk，数据处理电路36b在该各输出信 号Sl Sk所表示的时间对所述视频信号DAT进行取样，输出至各数据信号线 SDl SDk。对于输出至数据信号线SDl SDk的模拟电压，使用从电源电路 39提供给数据信号线驱动电路36的电源电压。
同样地，在扫描信号线驱动电路35中，所述移位寄存器35a通过与从时 间信号生成电路38输入的栅极时钟信号GCK、 GCKB同步，使栅极起始脉冲 GSP、 GSPB依次移位，将每隔预定的间隔、时间不同的扫描信号输出至各扫 描信号线GLl GLm。
时间信号生成电路38生成所述源极时钟信号SCK、 SCKB、源极起始脉 冲SSP、 SSPB、栅极时钟信号GCK、 GCKB、栅极起始脉冲GSP、 GSPB等的 时间信号。这些时间信号中，特别是生成作为显示驱动控制信号之一的栅极起 始脉冲GSP、 GSPB，以使得与作为从控制电路37输入的垂直同步信号的信号 VSYNC同步。另外，时间信号生成电路38生成控制电源电路39用的放电信 号DIS、充电信号CHA、使能信号EN等的电源控制信号，使其与作为从控制 电路37输入的垂直同步信号的信号VSYNC同步，并输入至电源电路39。这里，放电信号DIS是为在电源电路39起动时在电源内部进行放电用的控制信 号。充电信号CHA是在使电源电路39利用放电信号DIS放电后，为了进行起 动准备而对电源电路39充电用的控制信号。使能信号EN是在利用充电信号 CHA对电源电路39充电后，使电源电路39工作用的时钟信号有效的控制信 号。另外，时间信号生成电路38也可以生成源极起始脉冲SSP、 SSPB，使其 与水平同步信号HSYNC和点时钟信号同步。
控制电路37基于从外部提供的控制信号以及视频信号，生成视频信号 DAT和信号VSYNC、 HSYNC等。另外，向控制电路37或电源电路39的电 源供给是从液晶显示装置31的电源部供给的。电源电路39除了上述的向数据 信号线SDl SDk供给输出用的电源，也供给扫描信号线驱动电路35的电源 和显示部34的公共电压电源等。
接下来，图29表示图27的数据处理电路36b的结构。
数据处理电路36b是使用多晶硅或CG硅与液晶面板一体制造的，具备模 拟输出电路l以及解码器62。另外，基准电位生成电路61是作为图27的电源 电路而构成的，但是基准电位生成电路61也可以包含在数据处理电路36b中。
对解码器62输入有RGB的数字视频信号DAT。解码器62使用从基准电 位生成电路61输入的基准电位，对视频信号DAT进行D/A变换。模拟输出电 路1将该D/A变换得到的模拟电压用作为图3、图6以及图9等的电压源V2 的基准电位Vrefl，向数据信号线SDl SDk输出RGB的模拟视频信号。据此， 模拟输出电路l向数据信号线SDl SDk写入模拟视频信号的电位。另夕卜，基 准电位生成电路61在从外部电源得到的电压(低)和电压(高)之间的电位范围 Vvideo内，利用电阻串61a通过分压生成各基准电位Vrefl n。
以上，就本实施形态进行了说明。在上述说明中，电压源是2种，但并非 限定与此，可以是任意多个。而且，此时通过以输出阻抗从小到大的顺序来切 换写入所使用的电压源，也能得到与上述同样的效果。另外，作为电容性负载 并非只限定于数据信号线，也可以是像素电容或图26(a)、 (b)表示的电位振动 的公共电极等。
另外，本发明的模拟输出电路也可以具备将所述电容性负载初始化为比所 述多个电压源的电位要低的电位或者要高的电位的初始化单元。若采用上述发明，则可以通过初始化单元对电容性负载的电位进行初始 化。因此，具有的效果是，在初始化电位低于向电容性负载写入的预定电位时， 使全部多个电压源的电位高于初始化电位，能够使写入方向是向着从低电位侧 向高电位侧的方向的单方向；在初始化电位高于向电容性负载写入的预定电位 时，使全部多个电压源的电位低于初始化电位，能够使写入方向是向着从高电 位侧向低电位侧的方向的单方向。
另外，本发明的模拟输出电路中，也可以是所述多个电压源具备向着使 电位上升的方向将作为所述预定电位的第一电位写入所述电容性负载用的第 一电压源；以及向着使电位下降的方向将作为所述预定电位的第二电位写入所 述电容性负载用的第二电压源，所述电位监视器单元具备与所述第一电压源 对应的第一电位监视器单元；以及与所述第二电压源对应的第二电位监视器单 元，从外部输入控制信号，该控制信号用于确定对所述电容性负载写入的电位 是所述第 一 电位还是所述第二电位。
若采用上述发明，则具备向着使电位上升的方向将第一电位写入所述电 容性负载用的第一电压源及与其对应的第一电位监视器单元；以及向着使电位 下降的方向将第二电位写入所述电容性负载用的第二电压源及与其对应的第 二电位监视器单元，向所述电容性负载是写入所述第一电位还是写入所述第二 电位的控制信号从外部输入。因此，具有可以进行向着电位的上升的方向写入 电容性负载、与向着电位的下降的方向写入电容性负载的两种情况的效果。
另外，本发明的模拟输出电路中，所述电容性负载是有源矩阵型的显示装 置的数据信号线，也可以设置作为数据信号线驱动电路的输出电路。
若采用上述发明，则在有源矩阵型的显示装置中，具有能以简单的结构以 低耗电量并且高速、高精度将期望的电位写入数据信号线的效果。
另外，本发明的模拟输出电路中，所述多个电压源中的l个电压源也可以 是生成数据信号的基准电位作为所述预定电位的基准电位生成电路。
若采用上述发明，则通过将生成数据信号的基准电位的基准电位生成电路 作为向数据信号线写入预定电位的电压源，从而具有的效果是，模拟输出电路 在具备输出阻抗较大的电压源的基准电位生成电路的显示装置中，能有效发挥 性能。另外，本发明的模拟输出电路中，所述多个电压源可以包括2个电压源， 即，自直流稳压电源延伸的作为输出阻抗较小的电压源的电源线以及对从所述 自直流稳压电源延伸的电源线得到的电压进行分压的作为输出阻抗较大的电 压源的分压电路。
若采用上述发明，则具有能够容易实现使用输出阻抗较小的电压源、和输 出阻抗较大的电压源向电容性负载写入电位的效果。
另外，本发明的模拟输出电路中，所述多个电压源可以包括2个电压源， 即，作为输出阻抗较小的电压源的电压跟随器电路以及对从所述自直流稳压电 源延伸的电源线得到的电压进行分压的作为输出阻抗较大的电压源的分压电 路。
若采用上述发明，则具有能够容易实现使用输出阻抗较小的电压源、和输 出阻抗较大的电压源向电容性负载写入电位的效果。
另外，本发明的模拟输出电路中，所述多个电压源可以包括2个电压源， 即，作为输出阻抗较小的电压源的源极跟随器电路以及对从所述自直流稳压电 源延伸的电源线得到的电压进行分压的作为输出阻抗较大的电压源的分压电 路。
若采用上述发明，则具有能够容易实现使用输出阻抗较小的电压源、和输 出阻抗较大的电压源向电容性负载写入电位的效果。
另外，本发明的模拟输出电路中，所述多个电压源可以包括2个电压源， 即，自直流稳压电源延伸的作为输出阻抗较小的电压源的电源线以及作为输出 阻抗较大的电压源的电压跟随器电路。
若采用上述发明，则具有能够容易实现使用输出阻抗较小的电压源、和输 出阻抗较大的电压源向电容性负载写入电位的效果。
另外，本发明的模拟输出电路中，所述多个电压源可以包括2个电压源， 即，自直流稳压电源延伸的作为输出阻抗较小的电压源的电源线以及作为输出 阻抗较大的电压源的源极跟随器电路。
若采用上述发明，则具有能够容易实现使用输出阻抗较小的电压源、和输 出阻抗较大的电压源向电容性负载写入电位的效果。
另外，本发明的数据信号线驱动电路也可以具备所述模拟输出电路。若采用上述发明，则具有能实现以简单的结构以低耗电量并且高速、高精 度将期望的电位写入数据信号线的数据信号线驱动电路的效果。
另外，本发明的显示装置也可以具备所述数据信号线驱动电路。
若采用上述发明，则具有能实现以简单的结构以低耗电量并且高速、高精 度将期望的电位写入数据信号线的显示装置的效果。
另外，本发明的电位写入方法是使用所述模拟输出电路向所述电容性负载 写入所述预定电位的电位写入方法，所述电位监视器单元也可以进行所述导通 /断开控制，以使所述电压源以输出阻抗从小到大的顺序接通所述电容性负 载。
若采用上述发明，则由于电位监视器单元进行导通/断开控制，以使电压 源以输出阻抗从小到大的顺序接通所述电容性负载，因此特别具有能以简单的 结构以低耗电量并且高速、高精度将期望的电位写入电容性负载的效果。
本发明并非限定于上述各实施形态，在专利范围所示的范围内可以进行各
种变更，对于将不同的实施形态中分别揭示的技术单元适当组合所得到的实施 形态，也包含在本发明的技术范围内。 工业上的实用性
本发明可以适用于液晶显示装置。
权利要求
1. 一种模拟输出电路，该模拟输出电路将预定的电位写入电容性负载，其特征在于，包括多个电压源，该多个电压源的输出阻抗各不相同，其中，输出阻抗最大的电压源输出所述预定电位；开关元件，对应于所述电压源的每1个进行设置，用于使所述电压源与所述电容性负载之间导通/断开；以及电位监视器单元，是检测出所述电容性负载的电位，根据检测出的所述电容性负载的电位进行导通/断开控制，所述导通/断开控制决定1个要导通的所述开关元件并使其导通，且使其他所述开关元件断开。
2. 如权利要求所述的模拟输出电路，其特征在于，具备将所述电容性负载初始化为比所述多个电压源的电位要低的电位或 者要高的电位的初始化单元。
3. 如权利要求l所述的模拟输出电路，其特征在于，所述多个电压源具备向着使电位上升的方向将作为所述预定电位的第一 电位写入所述电容性负载用的第一电压源；以及向着使电位下降的方向将作为所述预定电位的第二电位写入所述电容性负载用的第二电压源，所述电位监视器单元具备与所述第一电压源对应的第一电位监视器单元；以及与所述第二电压源对应的第二电位监视器单元，从外部输入控制信号，该控制信号用于确定对所述电容性负载写入的电位是所述第一电位还是所述第二电位。
4. 如权利要求1至3的任意一项所述的模拟输出电路，其特征在于， 所述电容性负载是有源矩阵型的显示装置的数据信号线， 作为数据信号线驱动电路的输出电路而设置。
5. 如权利要求4所述的模拟输出电路，其特征在于， 所述多个电压源中的l个电压源是生成数据信号的基准电位作为所述预定电位的基准电位生成电路。
6. 如权利要求l所述的模拟输出电路，其特征在于，所述多个电压源包括2个电压源，目卩，自直流稳压电源延伸的作为输出阻 抗较小的电压源的电源线以及对从所述自直流稳压电源延伸的电源线得到的 电压进行分压的作为输出阻抗较大的电压源的分压电路。
7. 如权利要求l所述的模拟输出电路，其特征在于，所述多个电压源包括2个电压源，SP，作为输出阻抗较小的电压源的电压 跟随器电路以及对从所述自直流稳压电源延伸的电源线得到的电压进行分压 的作为输出阻抗较大的电压源的分压电路。
8. 如权利要求l所述的模拟输出电路，其特征在于， 所述多个电压源包括2个电压源，S卩，作为输出阻抗较小的电压源的源极跟随器电路以及对从所述自直流稳压电源延伸的电源线得到的电压进行分压 的作为输出阻抗较大的电压源的分压电路。
9. 如权利要求l所述的模拟输出电路，其特征在于， 所述多个电压源包括2个电压源，即，自直流稳压电源延伸的作为输出阻抗较小的电压源的电源线以及作为输出阻抗较大的电压源的电压跟随器电路。
10.如权利要求l所述的模拟输出电路，其特征在于，所述多个电压源包括2个电压源，S卩，自直流稳压电源延伸的作为输出阻 抗较小的电压源的电源线以及作为输出阻抗较大的电压源的源极跟随器电路。
11. 一种数据信号线驱动电路，其特征在于， 具备权利要求4或5所述的模拟输出电路。
12. —种显示装置，其特征在于， 具备权利要求11所述的数据信号线驱动电路。
13. —种电位写入方法，其特征在于，是使用权利要求1至10的任意一 项所述的模拟输出电路向所述电容性负载写入所述预定电位的电位写入方法，所述电位监视器单元进行所述导通/断开控制，以使所述电压源以输出阻 抗从小到大的顺序接通所述电容性负载。
全文摘要
将输出阻抗较小的电压源(V1)通过开关元件(SW1)与电容性负载(C)连接，或者将输出阻抗较大的电压源(V2)通过开关元件(SW2)与电容性负载(C)连接。比较器(2)的输出端子(N)的电位到达基准电位(Vref)之前，使开关元件(SW1)导通，通过电压源(V1)向电容性负载(C)写入电位；若输出端子(N)的电位超过基准电位(Vref)，则使开关元件(SW2)导通，通过电压源(V2)向电容性负载(C)写入电位，并达到预定电位。
文档编号G09G3/36GK101427298SQ20078001401
公开日2009年5月6日 申请日期2007年2月13日 优先权日2006年5月24日
发明者前田和宏, 清水新策, 白木一郎, 西修司 申请人:夏普株式会社