显示装置及其控制方法与流程

本公开涉及显示技术领域，尤其涉及一种显示装置及其控制方法。

背景技术：

对于常见的显示装置而言，显示方式一般分为两种，即逐行显示和同时显示。

现有的显示装置一般只能实现逐行显示，图1和图2示出现有逐行显示的显示装置的组成示意图，显示装置100中包括像素阵列11、扫描驱动单元12、数据驱动单元13以及发光驱动单元14，扫描驱动单元12通过扫描线向像素阵列11提供扫描信号，数据驱动单元13通过数据线向像素阵列11提供数据信号，发光驱动单元14通过控制线向。像素阵列11对应显示装置的中间区域形成显示区域，像素阵列11中含有多个以矩阵形式排列的像素，每个像素对应一个开关晶体管，开关晶体管的控制端(栅极)连接扫描线，第一端(源极)连接数据线，第二端(漏极)连接像素。图1中在像素阵列11的两侧均设置有扫描驱动单元12，同时在两个扫描驱动单元12的外围还分别设置有发光驱动单元14；图2中也在像素阵列11的两侧均设置有扫描驱动单元12，但是仅在其中一个扫描驱动单元12的外围设置有发光驱动单元14。

以图1或图2中所示的显示装置进行逐行显示为例，扫描驱动单元12从上往下或者从下往上逐行对像素阵列11中的像素进行充电，发光驱动单元14从上往下或者从下往上逐行对像素阵列11中的像素发光开关导通，使像素阵列中的像素能够逐行发光并显示画面。

但是现有技术图1和图2所示的组成结构中，逐行扫描的显示方式和同时显示的方式无法实现兼容，无法满足多样化需求。

技术实现要素：

针对现有技术中存在的问题，本公开的目的为提供一种示装置及其控制方法，以解决现有技术中逐行显示与同时显示无法兼容的技术问题。

为实现上述目的，在本公开的一些实施例中提供了一种显示装置，包括一像素阵列，还包括：

扫描驱动单元，用于向所述像素阵列提供扫描信号；

发光驱动单元，用于向所述像素阵列提供发光信号；以及

发光开关单元，用于向所述像素阵列提供开关信号，其中，当所述发光驱动单元使能时所述显示装置进行逐行显示，当所述发光开关单元使能时所述显示装置进行同时显示。

在本公开的另一实施例中，所述发光开关单元中包括多个开关元件，每个所述开关元件均具有第一时钟信号输入端、控制信号输入端以及第一输出端；

所述发光驱动单元中包括多个级联方式连接的多个移位寄存单元，每个所述移位寄存单元均具有第二时钟信号输入端、第三时钟信号输入端、起始信号输入端以及第二输出端，且所述第二输出端与所述第一输出端电性耦接。

在本公开的另一实施例中，当所述开关元件的所述第一时钟信号输入端、所述控制信号输入端均提供高电平，且所述移位寄存单元的所述第二时钟信号输入端、所述第三时钟信号输入端、所述起始信号输入端均提供具有预设周期的电平信号时，所述扫描驱动单元向所述像素阵列逐行输入所述扫描信号，所述发光驱动单元逐行开启，所述显示装置进行逐行显示。

在本公开的另一实施例中，所述第二时钟信号输入端与所述第三时钟信号输入端输入的时钟信号波形相同，且具有一定的相位偏移。

在本公开的另一实施例中，当所述开关元件的所述第一时钟信号输入端提供具有预设周期的电平信号、所述控制信号输入端提供低电平，且所述移位寄存单元的所述第二时钟信号输入端、所述第三时钟信号输入端、所述起始信号输入端均提供高电平时，所述扫描驱动单元向所述像素阵列逐行输入所述扫描信号，所述发光驱动单元同时开启，所述显示装置进行同时显示。

为解决实现上述目的，在本公开的另一些实施例中提供了一种显示装置的控制方法，其中所述显示装置为以上所述的显示装置，所述控制方法包括：

由扫描驱动单元向像素阵列提供扫描信号；

由发光驱动单元向所述像素阵列提供发光信号；

由发光开关单元向所述像素阵列提供开关信号；以及

其中，当所述发光驱动单元使能时所述显示装置进行逐行显示，当所述发光开关单元使能时所述显示装置进行同时显示。

在本公开的另一实施例中，所述发光开关单元中包括多个开关元件，每个开关元件均具有第一时钟信号输入端、控制信号输入端以及第一输出端，所述发光驱动单元中包括多个级联方式连接的多个移位寄存单元，每个所述移位寄存单元均具有第二时钟信号输入端、第三时钟信号输入端、起始信号输入端以及第二输出端，且所述第二输出端与所述第一输出端电性耦接。

在本公开的另一实施例中，所述第二时钟信号输入端与所述第三时钟信号输入端输入的时钟信号波形相同，且具有一定的相位偏移。

在本公开的另一实施例中，所述方法包括：

当所述开关元件的所述第一时钟信号输入端、所述控制信号输入端均提供高电平，且所述移位寄存单元的所述第二时钟信号输入端、所述第三时钟信号输入端、所述起始信号输入端均提供具有预设周期的电平信号时，所述发光驱动单元逐行开启，所述显示装置进行逐行显示。

在本公开的另一实施例中，所述方法包括：

当所述开关元件的所述第一时钟信号输入端提供具有预设周期的电平信号、所述控制信号输入端提供低电平，且所述移位寄存单元的所述第二时钟信号输入端、所述第三时钟信号输入端、所述起始信号输入端均提供高电平时，所述发光驱动单元同时开启，所述显示装置进行同时显示。

基于本公开所提供的上述技术方案可知，本公开的有益效果在于：

通过在显示装置中增加发光开关单元，并结合发光驱动单元以及发光开关单元提供不同的电平信号，以控制显示装置进行逐行显示或同时显示，实现逐行显示和同行显示的兼容，满足更多元化的用户需求。

附图说明

通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。

图1示出相关实施例中一种显示装置的组成示意图。

图2示出相关实施例中另一种显示装置的组成示意图。

图3示出本公开一实施例中提供的显示装置的组成示意图。

图4示出本公开一实施例中提供的显示装置的架构示意图。

图5示出本公开一实施例中eoasr的电路图。

图6示出本公开一实施例中eoasr输入信号的信号波形图。

图7示出本公开一实施例中发光开关单元输入信号的信号波形图。

图8示出本公开一实施例中eoasr在第一阶段输入信号以及输出信号的信号波形图。

图9示出本公开一实施例中eoasr在第一阶段电路状态示意图。

图10示出本公开一实施例中eoasr在第二阶段输入信号以及输出信号的信号波形图。

图11示出本公开一实施例中eoasr在第二阶段电路状态示意图。

图12示出本公开一实施例中eoasr在第三阶段输入信号以及输出信号的信号波形图。

图13示出本公开一实施例中eoasr在第三阶段电路状态示意图。

图14示出本公开一实施例中eoasr在第四阶段输入信号以及输出信号的信号波形图。

图15示出本公开一实施例中eoasr在第四阶段电路状态示意图。

图16示出本公开一实施例中eoasr在第五阶段输入信号以及输出信号的信号波形图。

图17示出本公开一实施例中eoasr在第五阶段电路状态示意图。

图18示出本公开一实施例中eoasr在第六阶段输入信号以及输出信号的信号波形图。

图19示出本公开一实施例中eoasr在第六阶段电路状态示意图。

图20示出本公开一实施例中eoasr在第七阶段输入信号以及输出信号的信号波形图。

图21示出本公开一实施例中eoasr在第七阶段电路状态示意图。

图22示出本公开一实施例中eoasr在第八阶段输入信号以及输出信号的信号波形图。

图23示出本公开一实施例中eoasr在第八阶段电路状态示意图。

图24示出本公开一实施例中eoasr在第九阶段输入信号以及输出信号的信号波形图。

图25示出本公开一实施例中eoasr在第九阶段电路状态示意图。

图26示出本公开一实施例中eoasr在第十阶段输入信号以及输出信号的信号波形图。

图27示出本公开一实施例中eoasr在第十阶段电路状态示意图。

图28示出本公开另一实施例中提供的一种显示装置的控制方法的步骤流程图。

具体实施方式

体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是，本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是当作说明之用，而非用以限制本公开。

为解决上述问题，给出以下几个实施例对本公开进行解释和说明。

图3示出本公开一些实施例中提供的一种显示装置的架构示意图，如图3所示，在该显示装置100中包括一像素阵列11、扫描驱动单元12、发光驱动单元14以及发光开关单元15，其中扫描驱动单元用于向像素阵列提供扫描信号，发光驱动单元14用于向像素阵列提供发光信号，发光开关单元15用于向像素阵列提供开关信号，其中，当发光驱动单元14使能时显示装置进行逐行显示，当发光开关单元15使能时显示装置进行同时显示。图4示出本实施例中显示装置的架构示意图，发光开关单元15中包括多个开关元件151，每个开关元件均具有第一时钟信号输入端、控制信号输入端以及第一输出端，向第一时钟信号输入端提供时钟信号ck1，向控制信号输入端提供控制信号sw。发光驱动单元14中包括多个级联方式连接的多个移位寄存单元sr1、sr2……srn，每个移位寄存单元均具有第二时钟信号输入端、第三时钟信号输入端、起始信号输入端以及第二输出端，且第二输出端与第一输出端电性耦接，向第二时钟信号输入端提供时钟信号ck2，向第三时钟信号输入端提供时钟信号ck3，向起始信号输入端提供起始信号ste。

本实施例中的移位寄存单元sr可以为eoa(emissiononarray，发光控 制电路做在面板上)，即eoasr。图5示出本实施例中eoasr的电路图，如图5所示，eoasr中包括第一晶体管m1至第十一晶体管m11以及电容c1至c3，每个晶体管均具有第一端、第二端以及控制端，晶体管m1的第一端耦接晶体管m2的第二端(也就是第一节点n1)以及晶体管m4和m5的控制端，第二端耦接起始信号ste，控制端耦接时钟信号ck2；晶体管m2的第一端耦接晶体管m3的第二端，控制端耦接时钟信号ck3；晶体管m3的第一端耦接晶体管m7和m10的第一端以及电容c3的第一端，控制端耦接晶体管m5的第一端(也就是第二节点n2)；晶体管m4的第一端耦接晶体管m5的第二端，第二端耦接晶体管m6的控制端；晶体管m6的第一端耦接第二节点n2、电容c2的第一端以及晶体管m9的控制端，第二端耦接晶体管m11的第二端；晶体管m7的控制端耦接第一节点n1和晶体管m11的控制端，第二端耦接第五节点n5以及晶体管m10的控制端；晶体管m8的第一端耦接第五节点n5，第二端耦接第七节点n7和电容c2的第二端，控制端耦接电容c1的第二端以及晶体管m9的第二端；晶体管m9的第一端耦接第七节点n7；晶体管m10的第二端和晶体管m11的第一端耦接输出端out。需要说明的是，本实施例中的晶体管可以是pmos晶体管，还可以是nmos晶体管。

eoasr的第二时钟信号输入端提供的时钟ck2、第三时钟信号输入端提供的时钟信号ck3以及起始信号输入端提供的起始信号ste的信号波形图如图6所示，其中第二时钟信号输入端与第三时钟信号输入端输入的时钟信号ck2和ck3波形相同，且具有一定的相位偏移，其中占空比大约为1:4。起始信号ste周期更大的时钟信号，本实施例中时钟信号ck2与ck3之间相位大约相差1/2个周期。

在本实施例中，发光驱动单元14每一移位寄存器单元的输出端均与发光开关单元15中开关元件的第二端耦接在一起，分别向像素阵列提供发光信号和开关信号，在发光开关单元15中开关元件的第一时钟信号输入端和控制信号输入端均提供高电平信号时，发光开关单元15被禁能，此时发光驱动单元14使能，并向像素阵列提供发光信号，实现逐行显示；在发光驱动单元14中每一级移位寄存单元的第二时钟信号输入端、第三时钟信号输入端以及起始信号输入端均提供高电平信号时，发光驱动单元14被禁能，此时发光开关单 元15使能，并向像素阵列提供开关信号，实现同时显示。

在本实施例中，控制显示装置100进行逐行显示或同时显示的具体步骤包括：

当开关元件的第一时钟信号输入端、控制信号输入端均提供高电平，且移位寄存单元的第二时钟信号输入端、第三时钟信号输入端、起始信号输入端均提供具有预设周期的电平信号时，扫描驱动单元向像素阵列逐行输入扫描信号，发光驱动单元逐行开启，显示装置进行逐行显示；

当开关元件的第一时钟信号输入端提供具有预设周期的电平信号、控制信号输入端提供低电平，且移位寄存单元的第二时钟信号输入端、第三时钟信号输入端、起始信号输入端均提供高电平时，扫描驱动单元向像素阵列逐行输入扫描信号，发光驱动单元同时开启，显示装置进行同时显示。

在本实例中，向发光开关单元15中开关元件的第一时钟信号输入端提供的时钟信号ck1以及向控制信号输入端提供的控制信号sw的波形图如图7所示。本实施例中通过增加发光开关单元15，来实现画面逐行显示以及同时显示兼容，当向发光开关单元15中时钟信号ck1与控制信号sw提供高电平，并发光驱动单元14中的ste/cke1/cke2提供如图6所示的信号时，可以实现画面逐行显示；当向发光开关单元15中时钟信号ck1与控制信号sw提供如图7所示的信号，并向发光驱动单元14中的ste/cke1/cke2提供高电平时，可以实现画面同时显示，因而本实施例中的显示装置可以实现逐行显示与同时显示的兼容。

以下结合上述图6所示的波形图，对eoasr工作的各个阶段进行介绍：

(1)第一阶段s1

此时的信号波形图如图8所示，起始信号ste为低电平，时钟信号ck2和ck3为高电平，此时相应的电路图如图9所示，此时第一节点n1为低电平，晶体管m4、m5、m7以及m11导通，而晶体管m1、m2、m3、m6、m8、m9、m10关断，同时输出端out输出低电平，如图8所示。

(2)第二阶段s2

此时的信号波形图如图10所示，起始信号ste为高电平，时钟信号ck2为低电平，时钟信号ck3为高电平，此时相应的电路图如图11所示，此时第二节点n2为低电平，晶体管m6和m9导通，而晶体管m1-m5、m7、m8、 m10、m11关断，同时输出端out为浮置状态，仍然输出低电平，如图10所示。

(3)第三阶段s3

此时的信号波形图如图12所示，起始信号ste为高电平，时钟信号ck2和ck3为高电平，此时相应的电路图如图13所示，此时第二节点n2为低电平，仅晶体管m9导通，而晶体管m1-m8、m10、m11关断，同时输出端out也是浮置状态，仍然输出低电平，如图12所示。

(4)第四阶段s4

此时的信号波形图如图14所示，起始信号ste为高电平，时钟信号ck2为高电平，时钟信号ck3为低电平，此时相应的电路图如图15所示，此时第二节点n2和第五节点n5为低电平，仅晶体管m8-m10导通，而晶体管m1-m7、m11关断，同时输出端out输出高电平，如图14所示。

(5)第五阶段s5

此时的信号波形图如图16所示，起始信号ste为高电平，时钟信号ck2和ck3为高电平，此时相应的电路图如图17所示，此时第二节点n2和第五节点n5为低电平，仅晶体管m9-m10导通，而晶体管m1-m8、m11关断，同时输出端out也输出高电平，如图16所示。

(6)第六阶段s6

此时的信号波形图如图18所示，起始信号ste为高电平，时钟信号ck2为低电平，时钟信号ck3为高电平，此时相应的电路图如图19所示，此时第二节点n2和第五节点n5为低电平，晶体管m6、m9、m10导通，而晶体管m1-m5、m7-m8、m10-m11关断，同时输出端out仍然输出高电平，如图18所示。

(7)第七阶段s7

此时的信号波形图如图20所示，起始信号ste为高电平变为低电平，时钟信号ck2和ck3为高电平，此时相应的电路图如图21所示，此时第二节点n2和第五节点n5为低电平，晶体管m6、m9、m10导通，而晶体管m1-m5、m7-m8、m10-m11关断，同时输出端out仍然输出高电平，如图20所示。

(8)第八阶段s8

此时的信号波形图如图22所示，起始信号ste为低电平，时钟信号ck2 为高电平，时钟信号ck3为高电平，此时相应的电路图如图23所示，此时第二节点n2和第五节点n5为低电平，晶体管m9、m10导通，而晶体管m1-m8、m10-m11关断，同时输出端out仍然输出高电平，如图22所示。

(9)第九阶段s9

此时的信号波形图如图24所示，起始信号ste为低电平，时钟信号ck2和ck3为高电平，此时相应的电路图如图25所示，此时第二节点n2和第五节点n5为低电平，晶体管m9、m10导通，而晶体管m1-m8、m10-m11关断，同时输出端out仍然输出高电平，如图24所示。

(10)第十阶段s10

此时的信号波形图如图26所示，起始信号ste为低电平，时钟信号ck2为低电平，时钟信号ck3为高电平，此时相应的电路图如图27所示，此时第一节点n1、第二节点n2和第五节点n5为低电平，晶体管m1、m3-m9、m11导通，而晶体管m2、m8、m10关断，同时输出端out输出低电平，如图26所示。

之后，重复上述s1-s10相应的波形图以及电路图也同图8-27所示，此处不再赘述。总之，在时钟信号ck1和控制信号sw为高电平时，eoasr按照上述s1-s10进行工作，实现逐行显示，通常的移动设备或者pc采用逐行显示，而vr(virtualreal，虚拟现实)则采用同时显示的显示方式。

综上，本实施例提供的显示装置中增加发光开关单元，并结合发光驱动单元以及发光开关单元提供不同的电平信号，以控制显示装置进行逐行显示或同时显示，实现逐行显示和同行显示的兼容，满足更多元化的用户需求。

图28还示出在本公开的另一些实施例中提供了一种显示装置的控制方法的步骤流程图。

如图28所示，在步骤s10中，由扫描驱动单元向像素阵列提供扫描信号，由发光驱动单元向像素阵列提供发光信号，由发光开关单元向像素阵列提供开关信号。

如图28所示，在步骤s20中，当发光驱动单元使能时显示装置进行逐行显示，当发光开关单元使能时显示装置进行同时显示。

其中步骤s10扫描驱动单元向像素阵列提供扫描信号时，逐行输入扫描信号，也就是在扫描信号向像素阵列中一行子像素提供扫描信号，这一行子 像素的驱动开关打开，写入相应的数据信号，这一行数据信号写入完成后，关闭这一行，开启下一行的像素，再用同样的方式写入数据信号。

在本实施s20中，当开关元件的第一时钟信号输入端、控制信号输入端均提供高电平，且移位寄存单元的第二时钟信号输入端、第三时钟信号输入端、起始信号输入端均提供具有预设周期的电平信号时，发光驱动单元逐行开启，显示装置进行逐行显示，其中第二时钟信号输入端与第三时钟信号输入端输入的时钟信号波形相同，且具有一定的相位偏移；当开关元件的第一时钟信号输入端提供具有预设周期的电平信号、控制信号输入端提供低电平，且移位寄存单元的第二时钟信号输入端、第三时钟信号输入端、起始信号输入端均提供高电平时，发光驱动单元同时开启，显示装置进行同时显示。

因此，在同时显示时，扫描驱动单元逐行开启后，数据信号逐行写入，发光驱动单元开启后，显示装置全部发光，实现同时显示；而在逐行显示时，扫描驱动单元逐行开启后，数据信号逐行写入，在发光开关单元中的开关元件的控制下，发光驱动单元逐行开启，显示装置也逐行发光，从而实现逐行显示。

综上所述，本实施例提供的显示装置的控制方法通过发光开关单元的控制，结合发光驱动单元以及发光开关单元提供不同的电平信号，以控制显示装置进行逐行显示或同时显示，实现逐行显示和同行显示的兼容，满足更多元化的用户需求。

本领域技术人员应当意识到在不脱离本公开所附的权利要求所公开的本公开的范围和精神的情况下所作的变动与润饰，均属本公开的权利要求的保护范围之内。