1.一种分级电路，包括：
输出部，配置为响应于第一节点的电压、第二节点的电压和供应至第一输入端子的第一时钟信号向第一输出端子供应第i进位信号以及向第二输出端子供应第i扫描信号，其中i是自然数；
控制器，配置为响应于供应至所述第一输入端子的所述第一时钟信号控制所述第二节点的所述电压；
上拉部，配置为响应于供应至第二输入端子的上一级的进位信号控制所述第一节点的所述电压；以及
下拉部，配置为响应于所述第二节点的所述电压和供应至第三输入端子的下一级的进位信号控制所述第一节点的所述电压，
其中，所述下拉部包括第一电容器，所述第一电容器包括联接至所述第一节点的第一电极和联接至所述下一级的第二电极。
2.如权利要求1所述的分级电路，其中，所述第一电容器的所述第二电极联接至所述第三输入端子。
3.如权利要求1所述的分级电路，其中，所述第一电容器的所述第二电极联接至所述下一级的第二输出端子。
4.如权利要求1所述的分级电路，其中，所述上拉部包括第一晶体管，所述第一晶体管包括：
第一电极、栅电极和第二电极，其中，所述第一电极和所述栅电极均联接至所述第二输入端子，并且所述第二电极联接至所述第一节点。
5.如权利要求1所述的分级电路，还包括：
第一功率输入端子，配置为接收第一截止电压；以及
第二功率输入端子，配置为接收与所述第一截止电压不同的第二截止电压。
6.如权利要求5所述的分级电路，其中，所述输出部包括：
第二晶体管，联接在所述第一输入端子和所述第一输出端子之间，并且包括联接至所述第一节点的栅电极；
第三晶体管，联接在所述第一输出端子和所述第二功率输入端子之间，并且包括联接至所述第二节点的栅电极；
第四晶体管，联接在所述第一输入端子和所述第二输出端子之间，并且包括联接至所述第一节点的栅电极；
第五晶体管，联接在所述第二输出端子和所述第一功率输入端子之间，并且包括联接至所述第二节点的栅电极；以及
第六晶体管，联接在所述第二输出端子和所述第一功率输入端子之间，并且包括联接至所述第三输入端子的栅电极。
7.如权利要求5所述的分级电路，其中，所述控制器包括：
第七晶体管，包括第一电极和栅电极，所述第一电极和所述栅电极均联接至所述第一输入端子；
第八晶体管，联接在所述第七晶体管的第二电极和所述第二功率输入端子之间，并且包括联接至所述第一输出端子的栅电极；
第九晶体管，联接在所述第一输入端子和所述第二节点之间，并且包括联接至所述第七晶体管的所述第二电极的栅电极；以及
第十晶体管，联接在所述第二节点和所述第二功率输入端子之间，并且包括联接至所述第一输出端子的栅电极。
8.如权利要求5所述的分级电路，其中，所述下拉部包括：
第十一晶体管和第十二晶体管，串联联接在所述第一节点和所述第二功率输入端子之间，所述第十一晶体管和所述第十二晶体管中的每个包括联接至所述第三输入端子的栅电极；
第十三晶体管和第十四晶体管，串联联接在所述第一节点和所述第二功率输入端子之间，所述第十三晶体管和所述第十四晶体管中的每个包括联接至所述第二节点的栅电极；以及
第十五晶体管，联接在所述第一输出端子和所述第二功率输入端子之间，并且包括联接至所述第三输入端子的栅电极。
9.如权利要求1所述的分级电路，
其中，所述上一级的所述进位信号是第(i-1)进位信号或栅极启动脉冲，以及
其中，所述下一级的所述进位信号是第(i+1)进位信号。
10.一种扫描驱动器，包括多个分级电路，所述多个分级电路配置为向扫描线输出多个扫描信号以及从外部接收时钟信号，
其中，所述多个分级电路的第i分级电路包括：
输出部，配置为响应于第一节点的电压、第二节点的电压和供应至第一输入端子的第一时钟信号向第一输出端子供应第i进位信号以及向第二输出端子供应第i扫描信号；
控制器，配置为响应于供应至所述第一输入端子的所述第一时钟信号控制所述第二节点的所述电压；
上拉部，配置为响应于供应至第二输入端子的上一级的进位信号控制所述第一节点的所述电压；以及
下拉部，配置为响应于所述第二节点的所述电压和供应至第三输入端子的下一级的进位信号控制所述第一节点的所述电压，
其中i是自然数，以及
其中，所述下拉部包括第一电容器，所述第一电容器包括联接至第一节点的第一电极和联接至所述下一级的第二电极。
11.如权利要求10所述的扫描驱动器，其中，所述第一电容器的所述第二电极联接至所述第三输入端子。
12.如权利要求10所述的扫描驱动器，其中，所述第一电容器的所述第二电极联接至所述下一级的第二输出端子。
13.如权利要求10所述的扫描驱动器，其中，所述上拉部包括第一晶体管，所述第一晶体管包括：
第一电极、栅电极和第二电极，其中，所述第一电极和所述栅电极均联接至所述第二输入端子，并且所述第二电极联接至所述第一节点。
14.如权利要求10所述的扫描驱动器，还包括：
第一功率输入端子，配置为接收第一截止电压；以及
第二功率输入端子，配置为接收与所述第一截止电压不同的第二截止电压。
15.如权利要求14所述的扫描驱动器，其中，所述输出部包括：
第二晶体管，联接在所述第一输入端子和所述第一输出端子之间，并且包括联接至所述第一节点的栅电极；
第三晶体管，联接在所述第一输出端子和所述第二功率输入端子之间，并且包括联接至所述第二节点的栅电极；
第四晶体管，联接在所述第一输入端子和所述第二输出端子之间，并且包括联接至所述第一节点的栅电极；
第五晶体管，联接在所述第二输出端子和所述第一功率输入端子之间，并且包括联接至所述第二节点的栅电极；以及
第六晶体管，联接在所述第二输出端子和所述第一功率输入端子之间，并且包括联接至所述第三输入端子的栅电极。
16.如权利要求14所述的扫描驱动器，其中，所述控制器包括：
第七晶体管，包括第一电极和栅电极，所述第一电极和所述栅电极均联接至所述第一输入端子；
第八晶体管，联接在所述第七晶体管的第二电极和所述第二功率输入端子之间，并且包括联接至所述第一输出端子的栅电极；
第九晶体管，联接在所述第一输入端子和所述第二节点之间，并且包括联接至所述第七晶体管的所述第二电极的栅电极；以及
第十晶体管，联接在所述第二节点和所述第二功率输入端子之间，并且包括联接至所述第一输出端子的栅电极。
17.如权利要求14所述的扫描驱动器，其中，所述下拉部包括：
第十一晶体管和第十二晶体管，串联联接在所述第一节点和所述第二功率输入端子之间，所述第十一晶体管和所述第十二晶体管中的每个包括联接至所述第三输入端子的栅电极；
第十三晶体管和第十四晶体管，串联联接在所述第一节点和所述第二功率输入端子之间，所述第十三晶体管和所述第十四晶体管中的每个包括联接至所述第二节点的栅电极；以及
第十五晶体管，联接在所述第一输出端子和所述第二功率输入端子之间，并且包括联接至所述第三输入端子的栅电极。
18.如权利要求10所述的扫描驱动器，
其中，所述上一级的所述进位信号是第(i-1)进位信号或栅极启动脉冲，以及
其中，所述下一级的所述进位信号是第(i+1)进位信号。