移位寄存器单元、移位寄存器电路及其驱动方法、显示面板与流程

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板。

背景技术：

随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。

近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(Gate Driver on Array，GOA)技术为代表，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，从而在实现窄边框设计的同时，有效提高显示装置的集成度，并降低其制造成本。GOA电路中的每一级移位寄存器单元的输出端与一对应的栅线相连，用于向该栅线输出栅极扫描信号，以实现逐行扫描功能。但是，由于移位寄存器单元的开关元件通常采用薄膜晶体管(Thin Film Transistor，TFT)，而TFT自身存在漏电电流以及寄生电容的特性，因此移位寄存器电路常会出现各种不良，从而导致显示异常。

示例的，参考图1和图2所示的现有技术的移位寄存器单元及其工作时序图，当上拉节点PU为高电平时，第六晶体管T6导通以将下拉节点PD的电平拉低，当下拉节点PD为高电平时，第五晶体管T5导通以将上拉节点PU的电平拉低。而在一帧时间内，下拉节点PD大部分时间保持高电平，上拉节点PU大部分时间保持低电平。在V Blank(每帧扫描结束后从最后一行返回第一行的时间)时间内，第一时钟信号CK和第二时钟信号CKB均为低电平，则下拉节点PD只能依靠第二电容C2保持高电平，当漏电流较大时，下拉节点PD的电平便会降低，此时上拉节点PU的电平便无法被完全拉低。这样一来，由于第一时钟信号CK和上拉节点PU连接同一晶体管的栅极和源极，二者之间的寄生电容较大，因此在下一帧开始时，上拉节点PU便会耦合第一时钟信号CK的波形，使得第三晶体管T3异常打开，从而导致显示异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

本公开的目的在于提供一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种移位寄存器单元，包括：

第一输入模块，用于在第一输入信号的控制下将第一电压信号传输至上拉节点；

上拉模块，用于在所述上拉节点的电压信号的控制下将第一时钟信号传输至信号输出端；

第一下拉控制模块，用于在第二时钟信号的控制下将所述第二时钟信号传输至下拉节点；

第二下拉控制模块，用于在所述上拉节点的电压信号的控制下将第二电压信号传输至所述下拉节点；

上拉控制模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述上拉节点；

下拉模块，用于在所述下拉节点的电压信号的控制下将所述第二电压信号传输至所述信号输出端；

保持模块，用于在第二输入信号的控制下保持所述上拉节点为低电平和/或保持所述下拉节点为高电平。

本公开的一种示例性实施例中，所述保持模块包括第一保持单元和/或第二保持单元；

所述第一保持单元，用于在所述第二输入信号的控制下将所述第二电压信号传输至所述上拉节点；

所述第二保持单元，用于在所述第二输入信号的控制下将所述第二输入信号传输至所述下拉节点。

本公开的一种示例性实施例中，还包括：

第三下拉控制模块，用于在所述信号输出端的电压信号的控制下将所述第二电压信号传输至所述下拉节点。

本公开的一种示例性实施例中，还包括：

第二输入模块，用于在第三输入信号的控制下将第三电压信号传输至所述上拉节点。

本公开的一种示例性实施例中，所述第一输入模块包括：

第一开关元件，其控制端接收所述第一输入信号，第一端接收所述第一电压信号，第二端连接所述上拉节点。

本公开的一种示例性实施例中，所述上拉模块包括：

第二开关元件，其控制端连接所述上拉节点，第一端接收所述第一时钟信号，第二端连接所述信号输出端；

第一电容，其第一端连接所述上拉节点，第二端连接所述信号输出端。

本公开的一种示例性实施例中，所述第一下拉控制模块包括：

第三开关元件，其控制端接收所述第二时钟信号，第一端接收所述第二时钟信号，第二端连接所述下拉节点；

所述第二下拉控制模块包括：

第四开关元件，其控制端连接所述上拉节点，第一端接收所述第二电压信号，第二端连接所述下拉节点；

所述第三下拉控制模块包括：

第五开关元件，其控制端连接所述信号输出端，第一端接收所述第二电压信号，第二端连接所述下拉节点。

本公开的一种示例性实施例中，所述上拉控制模块包括：

第六开关元件，其控制端连接所述下拉节点，第一端接收所述第二电压信号，第二端连接所述上拉节点。

本公开的一种示例性实施例中，所述下拉模块包括：

第七开关元件，其控制端连接所述下拉节点，第一端接收所述第二电压信号，第二端连接所述信号输出端；

第二电容，其第一端连接所述下拉节点，第二端接收所述第二电压信号。

本公开的一种示例性实施例中，所述第二输入模块包括：

第八开关元件，其控制端接收所述第三输入信号，第一端接收所述第三电压信号，第二端连接所述上拉节点。

本公开的一种示例性实施例中，所述第一保持单元包括：

第九开关元件，其控制端接收所述第二输入信号，第一端接收所述第二电压信号，第二端连接所述上拉节点；

所述第二保持单元包括：

第十开关元件，其控制端接收所述第二输入信号，第一端接收所述第二输入信号，第二端连接所述下拉节点。

根据本公开的一个方面，提供一种移位寄存器电路，包括多个级联的上述的移位寄存器单元；

其中，第M级移位寄存器单元的信号输出端的输出信号为第M+1级移位寄存器单元的第一输入信号。

本公开的一种示例性实施例中，所述移位寄存器电路的扫描方式包括正向扫描或者反向扫描；

正向扫描时，第一电压信号为高电平，第三电压信号为低电平；

反向扫描时，第一电压信号为低电平，第三电压信号为高电平。

根据本公开的一个方面，提供一种显示面板，包括显示区域和周边区域；其中，所述周边区域设置有上述的移位寄存器电路。

根据本公开的一个方面，提供一种移位寄存器电路的驱动方法，用于驱动上述的移位寄存器电路；所述驱动方法包括：

在每个帧周期最后一级移位寄存器单元的信号输出端输出高电平之后，利用第二输入信号控制上拉节点保持低电平和/或控制下拉节点保持高电平。

本公开示例性实施方式所提供的移位寄存器单元、移位寄存器电路及其驱动方法、显示面板，在传统移位寄存器单元结构的基础上增加了一保持模块，可在每帧画面的最后一级移位寄存器单元输出高电平信号之后的V-blank时间内，利用第二输入信号保持上拉节点的低电平状态和/或保持下拉节点的高电平状态，从而防止扫描信号的异常输出，避免由此产生的显示不良。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性示出现有技术中移位寄存器单元的结构示意图；

图2示意性示出现有技术中移位寄存器单元的工作时序图；

图3示意性示出本公开示例性实施例中移位寄存器单元的结构示意图；

图4示意性示出本公开示例性实施例中移位寄存器单元的工作时序图；

图5示意性示出本公开示例性实施例中移位寄存器电路的级联结构图。

附图标记：

T1-T10 第一至第十晶体管

C1-C2 第一和第二电容

Input1 第一输入信号

Input2 第二输入信号

Input3 第三输入信号

Output 信号输出端

PU 上拉节点

PD 下拉节点

CK 第一时钟信号

CKB 第二时钟信号

CN 第一电压信号

VGL 第二电压信号

CNB 第三电压信号

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

本示例实施方式提出了一种移位寄存器单元，用于提供栅极扫描信号；如图3所示，所述移位寄存器单元可以包括：

第一输入模块101，用于在第一输入信号Input1的控制下将第一电压信号CN传输至上拉节点PU；

上拉模块20，用于在上拉节点PU的电压信号的控制下将第一时钟信号CK传输至信号输出端Output；

第一下拉控制模块301，用于在第二时钟信号CKB的控制下将第二时钟信号CKB传输至下拉节点PD；

第二下拉控制模块302，用于在上拉节点PU的电压信号的控制下将第二电压信号VGL传输至下拉节点PD；

第三下拉模控制块303，用于在信号输出端Output的电压信号的控制下将第二电压信号VGL传输至下拉节点PD；

上拉控制模块40，用于在下拉节点PD的电压信号的控制下将第二电压信号VGL传输至上拉节点PU；

下拉模块50，用于在下拉节点PD的电压信号的控制下将第二电压信号VGL传输至信号输出端Output；

保持模块60，用于在第二输入信号Input2的控制下保持上拉节点PU为低电平和/或保持下拉节点PD为高电平。

本公开示例性实施方式所提供的移位寄存器单元，在传统移位寄存器单元结构的基础上增加了一保持模块60，可在每帧画面的最后一级移位寄存器单元输出高电平信号之后的V-blank时间内，利用第二输入信号Input2保持上拉节点PU的低电平状态和/或保持下拉节点PD的高电平状态，从而防止扫描信号的异常输出，避免由此产生的显示不良。

本示例实施方式中，所述保持模块60具体可以包括第一保持单元和/或第二保持单元；其中，第一保持单元用于在第二输入信号Input2的控制下将第二电压信号VGL传输至上拉节点PU以使其保持低电平；第二保持单元用于在第二输入信号Input2的控制下将第二输入信号Input2传输至下拉节点PD以使其保持高电平。

需要说明的是：所述保持模块60可以只包括第一保持单元，以使上拉节点PU保持低电平状态；或者，所述保持模块60也可以只包括第二保持单元，以使下拉节点PD保持高电平状态，再通过上拉控制模块40将第二电压信号VGL传输至上拉节点PU，使其保持低电平状态；当然，所述保持模块60还可以同时包括第一保持单元和第二保持单元，以对上拉节点PU和下拉节点PD同时起到限制作用。由此可知，本示例实施方式设置所述保持模块60的目的在于防止扫描信号的异常输出，只要能够达到上述效果，所述保持模块60设置一个保持单元或者多个保持单元均可，这里不做具体限定。

本示例实施方式中，参考图3所示，所述移位寄存器单元还可以包括：第二输入模块102，用于在第三输入信号Input3的控制下将第三电压信号CNB传输至上拉节点PU。

其中，第一电压信号CN与第三电压信号CNB互为相反的信号；即，第一电压信号CN为高电平信号，第三电压信号CNB则为低电平信号；第一电压信号CN为低电平信号，第三电压信号CNB则为高电平信号。

基于此，第一输入模块101和第二输入模块102的作用均是将输入信号传输至上拉节点PU，其区别仅在于输入信号的差异。这样一来，通过控制第一电压信号CN和第三电压信号CNB的电平状态、以及起始信号脉冲，即可达到控制扫描顺序的效果。具体而言，若第一电压信号CN为高电平，第三电压信号CNB为低电平，则扫描顺序为正扫；反之，若第一电压信号CN为低电平，第三电压信号CNB为高电平，则扫描顺序为反扫。在此基础上，一旦确定了扫描顺序，第一输入模块101和第二输入模块102中的一个可以作为触发模块，另一个可以作为复位模块。

下面结合图3和图4对本示例实施方式中的移位寄存器单元进行详细的说明。

第一输入模块101可以包括：第一开关元件，其控制端接收第一输入信号Input1，第一端接收第一电压信号CN，第二端连接上拉节点PU。

第二输入模块102可以包括：第八开关元件，其控制端接收第三输入信号Input3，第一端接收第三电压信号CNB，第二端连接上拉节点PU。

上拉模块20可以包括：第二开关元件，其控制端连接上拉节点PU，第一端接收第一时钟信号CK，第二端连接信号输出端Output；以及第一电容C1，其第一端连接上拉节点PU，第二端连接信号输出端Output。

第一下拉控制模块301可以包括：第三开关元件，其控制端接收第二时钟信号CKB，第一端接收第二时钟信号CKB，第二端连接下拉节点PD。

第二下拉控制模块302可以包括：第四开关元件，其控制端连接上拉节点PU，第一端接收第二电压信号VGL，第二端连接下拉节点PD。

第三下拉控制模块303可以包括：第五开关元件，其控制端连接信号输出端Output，第一端接收第二电压信号VGL，第二端连接下拉节点PD。

上拉控制模块40可以包括：第六开关元件，其控制端连接下拉节点PD，第一端接收第二电压信号VGL，第二端连接上拉节点PU。

下拉模块50可以包括：第七开关元件，其控制端连接下拉节点PD，第一端接收第二电压信号VGL，第二端连接信号输出端Output；以及第二电容C2，其第一端连接下拉节点PD，第二端接收第二电压信号VGL。

保持模块60可以包括：第一保持单元和/或第二保持单元。其中，第一保持单元可以包括：第九开关元件，其控制端接收第二输入信号Input2，第一端接收第二电压信号VGL，第二端连接上拉节点PD；第二保持单元可以包括：第十开关元件，其控制端接收第二输入信号Input2，第一端接收第二输入信号Input2，第二端连接下拉节点PD。

在本示例实施方式中，所有开关元件可以采用MOS管(Metal Oxide Semiconductor，金属-氧化物-半导体场效应晶体)，其具体可以均采用P型MOS管或者均采用N型MOS管。需要说明的是：针对不同的晶体管类型，各个信号端的电平信号需要相应的调整变化。

下面以所有开关元件均为NMOS为例，结合图4所示的工作时序图对本实施例中的移位寄存器单元的工作原理进行具体的说明。其中，第一电压信号CN为高电平信号，第二电压信号VGL为直流低电平信号，第三电压信号CNB为低电平信号。

所述移位寄存器电路的工作过程可以包括以下阶段：

第一阶段t1：第一输入信号Input1为高电平，第一晶体管T1导通以将第一电压信号CN传输至上拉节点PU并对第一电容C1充电，则上拉节点PU为高电平；在上拉节点PU的高电平作用下，第四晶体管T4导通以利用第二电压信号VGL拉低下拉节点PD的电平，则第六晶体管T6和第七晶体管T7关闭；第一时钟信号CK为高电平，在上拉节点PU的高电平作用下，第二晶体管T2导通以将第一时钟信号CK传输至信号输出端Output，此时输出高电平信号；在信号输出端Output的高电平作用下，第五晶体管T5导通以利用第二电压信号VGL拉低下拉节点PD的电平。

第二阶段t2：第一输入信号Input1为低电平，第一晶体管T1关闭，此时第一电容C1放电保持上拉节点PU为高电平；第二时钟信号CKB为高电平，第三晶体管T3导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第六晶体管T6导通以利用第二电压信号VGL拉低上拉节点PU的电平，则第二晶体管T2和第四晶体管T4关闭；同时第七晶体管T7导通，利用第二电压信号VGL拉低信号输出端Output的电平。

第三阶段t3：第一输入信号Input1为低电平，第一晶体管T1关闭；第二电容C2放电保持下拉节点PD为高电平，第六晶体管T6导通以继续拉低上拉节点PU的电平，第二晶体管T2和第四晶体管T4关闭，同时第七晶体管T7导通以继续拉低信号输出端Output的电平，第五晶体管T5关闭。

第四阶段t4：第一输入信号Input1为低电平，第一晶体管T1关闭；第二时钟信号CKB为高电平，第三晶体管T3导通以将第二时钟信号CKB传输至下拉节点PD并对第二电容C2充电，则下拉节点PD为高电平；在下拉节点PD的高电平作用下，第六晶体管T6导通以利用第二电压信号VGL拉低上拉节点PU的电平，则第二晶体管T2和第四晶体管T4关闭；同时第七晶体管T7导通，利用第二电压信号VGL拉低信号输出端Output的电平。

……

第n阶段tn：第一输入信号Input1为低电平，第一时钟信号CK和第二时钟信号CKB均为低电平，即处于V Blank(每帧扫描结束后从最后一行返回第一行的时间)时间段；此时，第二输入信号Input2为高电平，第九晶体管T9和第十晶体管T10导通，第二电压信号VGL通过第九晶体管T9传输至上拉节点PU以使其保持低电平状态，第二输入信号Input2通过第十晶体管T10传输至下拉节点PD以使其保持高电平状态。

需要说明的是：在上述第四阶段t4至第n阶段tn之间，各级移位寄存器单元根据实际情况重复上述第三阶段t3和第四阶段t4，直至最后一级移位寄存器单元的信号输出端Output输出高电平信号。

基于上述过程可知，在每帧画面的最后一级移位寄存器单元输出高电平信号之后的V-blank时间内，保持模块60即开始工作，其利用第二输入信号Input2保持上拉节点PU的低电平状态以及保持下拉节点PD的高电平状态，从而防止第二晶体管T2异常开启而导致扫描信号的异常输出。

本示例实施方式还提出了一种移位寄存器电路，用作栅极驱动电路；如图5所示，所述移位寄存器电路可以包括多个级联的上述移位寄存器单元；其中，第M级移位寄存器单元的信号输出端Output的输出信号为第M+1级移位寄存器单元的第一输入信号Input1。

在此基础上，所述移位寄存器电路的扫描方式可以包括正向扫描或者反向扫描。

当采用正向扫描时，第一电压信号CN可以为高电平，第三电压信号CNB可以为低电平，此时第一级移位寄存器单元的第一输入信号Input1为起始信号。

当采用反向扫描时，第一电压信号CN可以为低电平，第三电压信号CNB可以为高电平，此时最后一级移位寄存器单元的第三输入信号Input3为起始信号。

需要说明的是：所述移位寄存器电路中的各模块单元的具体细节已经在对应的移位寄存器单元中进行了详细的描述，这里不再赘述。

本示例实施方式还提出了一种显示面板，包括显示区域和周边区域，且在周边区域设置有上述的移位寄存器电路。

基于此可知，本实施例利用GOA技术将移位寄存器电路集成于显示面板的周边，从而实现窄边框面板的设计，同时还可降低显示面板的制造成本。

其中，所述显示面板具体可以为LCD显示面板、OLED显示面板、PLED(Polymer Light-Emitting Diode，高分子发光二极管)显示面板、PDP(Plasma Display Panel，等离子显示面板)等，这里对于显示面板的适用不做具体的限制。

本示例实施方式还提供一种显示装置，包括上述的显示面板。其中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。