本发明实施例涉及显示技术，尤其涉及一种显示面板和电子设备。
背景技术：
随着显示技术的发展，用户的需求越来越多样化、个性化。传统的矩形显示面板已经难以满足用户的需求，因而全面屏成为了目前显示面板的发展方向，全面屏显示面板在上边框区域增加有凹槽(notch)和圆弧形边框。
目前，为了保护显示面板的信号线免受静电击伤，显示面板的上下边框区域设置有静电释放电路以导出信号线中的静电，如果不设置静电释放电路，容易引起显示面板的闪烁、发绿等问题。全面屏显示面板上边框区域设置有notch，因此上边框区域的部分静电释放电路还设置在全面屏显示区域的上圆弧形边框区域。
然而，全面屏显示面板的上圆弧形边框区域面积较小，还需放置移位寄存器，此时再设置静电释放电路会增加上边框尺寸，无法实现上边框的窄边框。
技术实现要素：
本发明实施例提供一种显示面板和电子设备，以在避免静电损伤的同时，实现全面屏显示面板上边框的窄边框。
第一方面，本发明实施例提供了一种显示面板，包括：
显示区域和围绕所述显示区域的非显示区域，所述显示区域包括第一异形边角、第二异形边角、以及所述第一异形边角和所述第二异形边角共用的第一侧边，所述非显示区域包括外围驱动电路和多个静电释放电路，所述外围驱动电路和所述第一侧边位于所述显示区域的同一侧，多个所述静电释放电路靠近所述显示区域并分别沿所述第一异形边角、所述第一侧边和所述第二异形边角的形状依次排布。
第二方面，本发明实施例还提供了一种电子设备，包括如上所述的显示面板。
本发明实施例提供的显示面板，显示面板的外围驱动电路和第一侧边位于显示区域的同一侧，在外围驱动电路和第一侧边之间还设置有其他电学部件或器件，因此显示面板的外围驱动电路和第一侧边之间的边框区域的面积较大，相应的静电释放电路沿第一侧边的形状排布时不会额外增加设置有外围驱动电路的边框区域尺寸；另一方面，第一异形边角和第二异形边角的外围的非显示区域存在较大尺寸边框，静电释放电路沿第一异形边角和第二异形边角的形状排布不会额外增加设置有外围驱动电路的边框区域尺寸，与现有技术相比，静电释放电路还未设置在上圆弧形边框区域，可减小上边框区域尺寸，在避免显示面板的信号线的静电损伤的同时，还实现了上下边框的窄边框。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的示意图；
图2是本发明实施例提供的一种显示面板的示意图；
图3是本发明实施例提供的一种显示面板的示意图；
图4是本发明实施例提供的一种显示面板的示意图；
图5是本发明实施例提供的一种显示面板的示意图；
图6是本发明实施例提供的一种显示面板的示意图；
图7是本发明实施例提供的一种显示面板的示意图；
图8是本发明实施例提供的esd重复单元的示意图；
图9为图8所示的esd重复单元的等效电路图；
图10是本发明实施例提供的一种显示面板的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图1所示，为本发明实施例提供的一种显示面板的示意图。本实施例提供的显示面板包括：显示区域10和围绕显示区域10的非显示区域20，显示区域10包括第一异形边角10a、第二异形边角10b、以及第一异形边角10a和第二异形边角10b共用的第一侧边10c，非显示区域20包括外围驱动电路20a和多个静电释放电路20b，外围驱动电路20a和第一侧边10c位于显示区域10的同一侧，多个静电释放电路20b靠近显示区域10并分别沿第一异形边角10a、第一侧边10c和第二异形边角10b的形状依次排布。
本实施例中，显示面板的显示区域10不是矩形显示区域，而是具有异形边角的非矩形显示区域，在此异形是指非直角形，该显示区域10与矩形显示区域相比，可以实现全面屏。可选显示区域10的第一异形边角10a和第二异形边角10b均为圆弧形边角，可选该显示面板为全面屏显示面板。
本实施例中，非显示区域20围绕显示区域10，非显示区域20包括外围驱动电路20a和多个静电释放电路20b，在此外围驱动电路20a具体是指驱动芯片电路板，驱动芯片电路板设置在显示面板的长边方向上，具体的驱动芯片电路板设置在显示面板的长边方向的下边框区域。本实施例中，外围驱动电路20a和第一侧边10c位于显示区域10的同一侧，即第一侧边10c同样位于显示面板的下边框区域。需要说明的是，本实施例仅采用方框简单示意出静电释放电路20b的位置，并未具体示意出静电释放电路20b的结构和全部数量。
本实施例中，多个静电释放电路20b靠近显示区域10并分别沿第一异形边角10a、第一侧边10c和第二异形边角10b的形状依次排布，具体的，显示面板的下边框区域的异形边角区域设置有静电释放电路20b。可选显示面板中全部的静电释放电路20b分别沿第一异形边角10a、第一侧边10c和第二异形边角10b的形状依次排布。
需要说明的是，静电释放电路通常与显示区域的信号线一一对应设置并电连接，可选信号线为数据线，则一列像素对应至少3个静电释放电路。对于图1所示的显示面板，标记为20b的方框实质为静电释放电路单元，静电释放电路单元包括多个静电释放电路。
本实施例提供的显示面板，显示面板的外围驱动电路和第一侧边位于显示区域的同一侧，在外围驱动电路和第一侧边之间还设置有其他电学部件或器件，因此显示面板的外围驱动电路和第一侧边之间的边框区域的面积较大，相应的静电释放电路沿第一侧边的形状排布时不会额外增加设置有外围驱动电路的边框区域尺寸；另一方面，第一异形边角和第二异形边角的外围的非显示区域存在较大尺寸边框，静电释放电路沿第一异形边角和第二异形边角的形状排布不会额外增加该设置有外围驱动电路的边框区域尺寸；此外，与现有技术相比，静电释放电路还未设置在上圆弧形边框区域，可减小上边框区域尺寸，在避免显示面板的信号线的静电损伤的同时，还实现了上下边框的窄边框。
可选的，如图2所示显示区域10还包括与第一侧边10c相对的第二侧边10d，多个静电释放电路20b靠近显示区域10并沿第二侧边10d的形状依次排布。如图2所示，显示面板中的部分静电释放电路20b沿第二侧边10d的形状排布，剩余静电释放电路20b沿第一异形边角10a、第一侧边10c和第二异形边角10b的形状依次排布。如图3所示可选显示面板为全面屏显示面板，具体的该显示面板的上边框区域设置有notch，基于此，设置在第二侧边10d的静电释放电路仅设置在上边框区域的非notch区域。图2和图3所示的显示面板，对应第一异形边角或第二异形边角的每列像素所对应的静电释放电路仅设置在第一异形边角或第二异形边角所对应的非显示区域，对应第一侧边或第二侧边的每列像素所对应的静电释放电路可设置在第一侧边和/或第二侧边所对应的非显示区域。
需要说明的是，静电释放电路通常与显示区域的信号线一一对应设置并电连接，可选信号线为数据线，则一列像素对应至少3个静电释放电路。对于图2和图3所示的显示面板，一列像素电连接的数据线与第一异形边角(或第二异形边角)交叉时，该列像素所对应的至少3个静电释放电路均设置于第一异形边角(或第二异形边角)区域处，一列像素电连接的数据线与第一侧边交叉时，该列像素所对应的至少3个静电释放电路可分别设置于第一侧边区域处和第二侧边区域处。图2和图3中标记为20b的方框实质表征为静电释放电路单元，静电释放电路单元包括多个静电释放电路，基于位于异形边角区域的的静电释放电路单元中静电释放电路的数量与位于侧边区域的静电释放电路单元中静电释放电路的数量不同，因此在图2和图3中采用不同的形状和/或填充表征静电释放电路数目不同的静电释放电路单元。
本实施例中，显示面板的非显示区域设置有封框胶，沿第二侧边10d的形状依次排布的多个静电释放电路20b具体设置在封框胶覆盖的区域，不会额外增加上边框区域尺寸；静电释放电路也未设置在上圆弧形边框区域，与现有技术相比，可减小显示面板的上边框区域尺寸；以及与第一异形边角(或第二异形边角)对应的一列像素的至少3个静电释放电路均沿第一异形边角(或第二异形边角)的形状排布，而外围驱动电路即驱动芯片并不会设置在异形边角区域，因此第一异形边角和第二异形边角对应的非显示区域的面积相对于第一侧边更大，则第一异形边角和第二异形边角对应的非显示区域有更多的面积放置静电释放电路而不会导致增加下边框区域尺寸。由此实现了上下边框的窄边框。
此外，对于图2所示的显示面板，与第一侧边对应的一列像素的至少3个静电释放电路分别设置在第一侧边区域和第二侧边区域，沿第一侧边排布的静电释放电路占用外围驱动电路和第一侧边之间的面积。则与图1所示显示面板相比，图2所示显示面板中沿第一侧边排布的静电释放电路的数量较少，能够减小沿第一侧边排布的静电释放电路占用的下边框区域尺寸，进一步实现上下边框的窄边框。
可选的，如图4所示非显示区域20还包括第一恒定电位总线20d，显示区域10还包括多条第一信号线10e，多条第一信号线10e与多个静电释放电路20b分别对应设置，每个静电释放电路20b的第一端分别与第一恒定电位总线20d电连接，静电释放电路20b的第二端与对应的第一信号线10e电连接。在此为了清楚显示静电释放电路的连接关系，图4仅示出了显示面板的局部结构和部分静电释放电路的连接方式。
可选的，静电释放电路20b包括第一晶体管t1和第二晶体管t2，第一晶体管t1的源极和第二晶体管t2的漏极电连接，第一晶体管t1的漏极和第二晶体管t2的源极电连接，第一晶体管t1的栅极和源极共同电连接至对应的第一信号线10e，第二晶体管t2的栅极和源极共同电连接至第一恒定电位总线20d；静电释放阶段，第一信号线10e上产生静电并控制对应的静电释放电路20b的第一晶体管t1导通以使静电通过该静电释放电路20b导出至第一恒定电位总线20d；和/或，第一恒定电位总线20d上产生静电并控制至少一个静电释放电路20b的第二晶体管t2导通以使静电通过至少一个静电释放电路20b导出至至少一条第一信号线10e。
本实施例中，第一恒定电位总线20d为显示面板提供恒定电位信号，静电释放电路20b用于将第一信号线10e的静电导出到第一恒定电位总线20d以保护第一信号线10e免受静电损伤，静电释放电路20b还用于将第一恒定电位总线20d的静电导出到至少一条第一信号线10e以保护第一恒定电位总线20d免受静电损伤，静电释放电路20b还用于将当前一条第一信号线10e的静电通过第一恒定电位总线20d导出到其它第一信号线10e上以保护第一信号线10e免受静电损伤且避免静电聚集的问题。在此第一信号线10e可选为显示区域的任意一种信号线，例如第一信号线10e可选为数据线，第一信号线10e可选为触控线等等。
本实施例中，可选第一晶体管t1和第二晶体管t2均为n型晶体管。在其他实施例中，根据电路需求第一晶体管和第二晶体管还可选均为p型晶体管。
可选的，第一晶体管t1和第二晶体管t2均为非晶硅薄膜晶体管。现有静电释放电路多由低温多晶硅薄膜晶体管构成，低温多晶硅薄膜晶体管需11-12道mask工艺才能形成，成本高且工艺复杂。而本实施例中非晶硅薄膜晶体管仅需6道mask工艺即可制成，有效降低了成本低。与现有技术相比，本实施例中静电释放电路在不增加上边框尺寸的基础上实现了上边框的窄边框，还降低了制造成本。
可选的，第一恒定电位总线20d为公共电位总线。在此，公共电位总线为显示面板提供公共电位信号。在其他实施例中，还可选第一恒定电位总线为显示面板中任意一种提供恒定电位信号的电位总线，不限于公共电位总线。
可选的，如图5所示显示面板还包括多个子像素30a，多条第一信号线10e包括多条数据线data，一条数据线data与一列子像素30a对应设置并电连接，一条数据线data与一个静电释放电路20b对应设置，数据线data与对应的静电释放电路20b的第二端电连接。本实施例中，静电释放电路20b可将数据线data的静电导出至第一恒定电位总线20d，保护数据线data免受静电损伤。图5仅局部示出了沿第一异形边角10a的形状排布的多个静电释放电路20b。
可选的，如图5所示多条第一信号线10e还包括多条触控信号线tp，一条触控信号线tp与一个静电释放电路20b对应设置，触控信号线tp与对应的静电释放电路20b的第二端电连接，一行子像素30a的每相邻3个子像素30a构成一个像素30，一条触控信号线tp还与一列像素30对应设置，对应有一条触控信号线tp的一列像素30与4个静电释放电路20b对应设置。可选一列像素30所对应的一条触控信号线tp在行方向上顺序排布在与该列像素30电连接的3条数据线之后。
本实施例中，显示面板包括多列像素30，显示面板中还设置有多条触控信号线tp，一条触控信号线tp还与一列像素30对应设置，可选像素列的数量多于触控信号线tp的数量。一个像素30包括三个子像素30a，则对于还对应有一条触控信号线tp的一列像素30，该列像素30与4个静电释放电路20b对应设置，对于仅对应三条数据线data的一列像素30，该列像素30与有效的3个静电释放电路20b对应设置。
需要说明的是，在制作静电释放电路20b过程中，为了制作工艺简单，每列像素30均对应设置4个静电释放电路20b，能够降低静电释放电路20b在设计和布局上的复杂性。因此，还对应有一条触控信号线tp的一列像素30所对应的4个静电释放电路20b均为有效的静电释放电路20b，即每个静电释放电路20b均可对应连接一条第一信号线10e。而仅对应三条数据线data的一列像素30也与4个静电放电路20b对应设置，但其中3个静电释放电路20b分别与该列像素30所对应的三条数据线data电连接，剩余一个静电释放电路20b为无效的静电释放电路20b即不连接任意一条第一信号线10e。
可选的，如图5所示，多个静电释放电路20b平均排列为两行以使一列像素30与4个静电释放电路20b对应设置，排列为两行的多个静电释放电路20b分别沿第一异形边角10a、第一侧边10c和第二异形边角10b的形状依次排布。在此显示面板中的全部静电释放电路20b均设置在下边框区域，并排列为两行，不再第二侧边设置任何静电释放电路20b。此时沿第一侧边10c排布的静电释放电路20b设置在第一侧边10c和外围驱动电路20a之间，显示面板中在外围驱动电路和第一侧边10c之间通常还设置有其他电学部件或器件，因此显示面板的外围驱动电路和第一侧边10c之间的边框区域的面积较大，相应的静电释放电路20d沿第一侧边10c的形状排布时并不会额外增加下边框尺寸；以及由于下边框区域设置有外围驱动电路，因此第一异形边角和第二异形边角对应的非显示区域的面积相对于上边框圆弧边角区域或第一侧边区域更大，则第一异形边角和第二异形边角对应的非显示区域有更多的面积放置静电释放电路而不会导致增加下边框区域尺寸，保证了下边框的窄边框。需要说明的是，图5仅示出了沿第一异形边角10a和第一侧边10c的形状排布的多个静电释放电路20b，沿第二异形边角10b的形状排布的静电释放电路20b的结构与沿第一异形边角10a的形状排布的静电释放电路20b的结构对称，在此不再示出。
可选的，如图6所示，沿第一异形边角10a和第二异形边角10b的形状排布的多个静电释放电路20b平均排列为两行以使对应的每列像素30与4个静电释放电路20b对应设置，排列为两行的多个静电释放电路20b沿第一异形边角10a的形状依次排布，以及排列为两行的多个静电释放电路20b沿第二异形边角10b的形状依次排布。在此显示面板中的设置在第一异形边角10a和第二异形边角10b的静电释放电路20b排列为两行，下边框区域的异形边角区域的面积通常大于上边框区域的异形边角区域，如上所述设置在下边框区域的异形边角区域的静电释放电路20b排列为两行也不会额外增加下边框区域尺寸，实现了窄边框。
参考图2和图6，或图3和图6所示，剩余静电释放电路20b还可分为两部分，一部分排列成行并沿第二侧边10d排布，此时该行静电释放电路20b可具体设置在显示面板的封框胶覆盖的上边框区域，不会额外增加上边框尺寸；另一部分排列成行并沿第一侧边10c排布，此时该行静电释放电路20b可具体设置在显示面板的第一侧边10c和外围驱动电路20a之间，不会额外增加下边框尺寸。对于数据线data与第一侧边10c或第二侧边10d交叠的一列像素30与4个静电释放电路20b对应设置，则该列像素30所对应的4个静电释放电路20b中，其中2个静电释放电路20b沿第一侧边10c排布且对应该列像素30设置，剩余2个静电释放电路20b沿第二侧边10d排布且对应该列像素30设置，由此实现了窄边框。
可选的，参考图5所示一列像素30所对应的4个静电释放电路20b呈两行两列排布，其中，在行方向上，一列像素30的顺序排布的第一条数据线通过绕线与第一行第一列的一静电释放电路20b电连接，一列像素30的顺序排布的第二条数据线通过绕线与第二行第一列的一静电释放电路20b电连接，一列像素30的顺序排布的第三条数据线通过绕线与第一行第二列的一静电释放电路20b电连接，对应有一条触控信号线tp的一列像素30的顺序排布的触控信号线tp通过绕线与第二行第二列的一静电释放电路20b电连接。需要说明的是，数据线data在显示区域10内均匀排布并延伸至非显示区域20，为了与对应的静电释放电路20b电连接，数据线data和触控信号线tp在非显示区域20通过绕线的方式与对应的静电释放电路20b电连接。数据线data和触控信号线tp在非显示区域20采用绕线方式与对应的静电释放电路20b电连接，无需打孔连接，不会额外增加制作工艺，相应也不会增加制造成本。需要说明的是，数据线和触控信号线tp与静电释放电路的绕线连接方式包括但不限于图5所示，任意一种能够实现数据线与静电释放电路连接的绕线连接方式均落入本发明的保护范围。
可选的，如图7所示一列像素30所对应的4个静电释放电路20b呈两行错位排布，其中，在列方向上，第二行的第一个静电释放电路20b与第一行的第二个静电释放电路20b产生交叠，在行方向上，一列像素30的顺序排布的第一条数据线通过绕线与第一行第一个静电释放电路20b电连接，一列像素30的顺序排布的第二条数据线通过绕线与第一行第二个静电释放电路20b电连接，一列像素30的顺序排布的第三条数据线通过绕线与第二行第一个静电释放电路20b电连接，对应有一条触控信号线tp的一列像素30的顺序排布的触控信号线tp通过绕线与第二行第二个静电释放电路20b电连接。本实施例中显示面板的下边框区域的边角为异形边角，例如图7所示第一异形边角10a和第二异形边角10b均为圆弧形边角，静电释放电路20b采用两行错位排布方式使得静电释放电路20b的排布方式也形成圆弧形，能够减小占用的异形边角区域的面积。
需要说明的是，为了与对应的静电释放电路20b电连接，数据线data和触控信号线tp在非显示区域20通过绕线的方式与对应的静电释放电路20b电连接，无需打孔连接，不会额外增加制作工艺，相应也不会增加制造成本。
示例性的，在上述任意技术方案的基础上，参考图7所示可选在行方向上，静电释放电路20b的宽度e1小于或等于像素30宽度p1的二分之一，在列方向上，静电释放电路20b的长度e2小于或等于像素30的长度p2。在本发明实施例中，一行2个静电释放电路20b构成一个esd重复单元，相应的一列像素30对应上下排布的两个esd重复单元，则一个esd重复单元的尺寸压缩至小于一个像素30的尺寸，以阵列的形式设置于显示区域10的下边框区域和异形边角区域。本发明实施例中，可选静电释放电路20b由非晶硅薄膜晶体管构成，非晶硅薄膜晶体管具有成本低的优势，同时非晶硅薄膜晶体管的尺寸虽然较大但仍旧远小于一个像素的尺寸，因此将一个esd重复单元的尺寸压缩至小于一个像素30的尺寸适用于非晶硅薄膜晶体管构成的静电释放电路20b，在不额外占用边框面积的同时，降低了制造成本。
可选如图8和图9所示，一个esd重复单元30b包括2个静电释放电路20b，一个静电释放电路20b包括2个薄膜晶体管，则可选一个esd重复单元30b的4个薄膜晶体管可共用一个源漏极并共连接至第一恒定电位总线20d。图8所示的一个esd重复单元30b为一个整体且其中的薄膜晶体管共用源漏极，能够有效减小esd重复单元30b的尺寸，更加有利于将2个静电释放电路压缩在一个像素的大小。与图5～图6所示的一个esd重复单元包括两个独立的静电释放电路相比，在同样大小的像素尺寸条件下，图8～图9所示的静电释放电路的薄膜晶体管的尺寸能够稍大于图5～图6所示的静电释放电路的薄膜晶体管，进一步提高了静电释放电路的电性能。图9为图8所示的esd重复单元的等效电路图，其中，esd重复单元30b的两端分别电连接至相邻的两条第一信号线10e，esd重复单元30b的公共端连接至第一恒定电位总线20d。
可选的，图10还提供了一种显示面板，该显示面板与上述图示显示面板的区别在于，第一异形边角10a所对应的非显示区域20和第二异形边角(未示出)所对应的非显示区域20均设置有跨桥20e。显示面板的非显示区域20还设置有级联的移位寄存器20f，显示面板的显示区域10还设置有多条扫描线gate，移位寄存器20f与扫描线gate一一对应设置，跨桥20e与扫描线gate一一对应设置。跨桥20e用于将移位寄存器20f与对应的扫描线gate电连接。其中，上述移位寄存器在显示面板中的排布方式为：左边奇数，右边偶数；或，左边偶数，右边奇数。即，位于显示面板一侧的移位寄存器只给奇数行扫描线或者偶数行扫描线提供驱动信号。
可选的，显示面板还包括多列像素，在列方向上与跨桥对应的一列像素对应电连接沿行方向排布的至少三条第一信号线，该至少三条第一信号线分为两组，其中，第一组第一信号线均从该跨桥的左侧绕线穿过，第二组第一信号线均从该跨桥的右侧绕线穿过。
如图10所示移位寄存器20f通过跨桥20e与显示区域10的扫描线gate电连接，与现有的移位寄存器与扫描线直接电连接相比，减小了扫描线的长度，避免了扫描线的静电聚集。另一方面，如图10所示，对于左(右)侧驱动的一条扫描线gate，该扫描线gate所对应的跨桥20e位于该行像素30的左(右)侧。在列方向上与该跨桥20e对应的一列像素30若对应4条第一信号线10e，则可选其中前两条第一信号线10e从该跨桥20e的左侧绕线穿过，后两条第一信号线10e从该跨桥20e的右侧绕线穿过；或者，在列方向上与该跨桥20e对应的一列像素30若对应3条第一信号线10e，则可选其中前两条第一信号线10e从该跨桥20e的左侧绕线穿过，后一条第一信号线10e从该跨桥20e的右侧绕线穿过。实现了跨桥20e、第一信号线10e等结构的布局的对称性。
本发明实施例还提供了一种电子设备，该电子设备包括如上任意实施例所述的显示面板。可选该显示面板为有机发光显示面板，还可选该显示面板为全面屏显示面板。可选该电子设备为智能手机等电子设备。需要说明的是，本发明实施例提供的任一显示面板，不仅适用于一个像素包括rgb三个子像素的情况，还适用于一个像素包括rgby或rgbw等四个子像素的情况。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。