专利名称：教学信息实时反馈及处理系统的制作方法
技术领域：
本发明涉及以应答方式工作的电操作之教具，属于计算机辅助教学器具，尤其涉及一种教学信息实时反馈及处理系统。
目前以通用微型计算机系统和专用接口及反应器群相结合配置形式的教学信息实时处理系统，为单选反应方式，只能同步测试，数据处理速度较慢，而且采用多路开关方案，对于64个座位的课堂，主机接口引出线有64×9＝576根导线，敷设和检修都比较困难。
本发明的目的在于克服上述系统之不足，从广大中小学实际情况出发，立足于中低档微机，提出一种新设计的教学信息实时反馈及处理系统。
本发明由微型计算机主机系统1、专用接口2(含接口总线IOBUS)，课堂地址总线AB、课堂数据总线DB和包括若干个学生终端(反应器)3的学生终端群ST构成。在主机系统1专用软件控制下通过专用接口2顺序地向课堂地址总线AB送出各个学生终端3的地址，被访问的学生终端3便将数据送入课堂数据总线DB，通过专用接口2采入主机系统1内存，并作各种处理。
主机系统1为通用微型计算机，包括系统软件及专用应用软件。本发明对其无特殊要求，可简可繁，配置8位16kRAM内存，CRT显示器及盒带放音机的简易系统也可以满足要求。
专用接口2，课堂地址总线AB、课堂数据总线DB及学生终端3都是为实现本发明的目的而专门设计的。
专用接口2是课堂总线AB、DB与主机接口总线IOBUS之间的缓冲器，由逻辑门4、数据三态门5和地址锁存器6组成。用于向课堂地址总线AB提供地址，并将数据采入主机1数据总线DATA，它还提供复位信号RES。其中逻辑门4的输入端与槽口设备选择线DS和读写线R/W相联接，通过插件板插入主机相应槽孔，逻辑门4的一个输出端输出片选信号CS至数据三态门5，另一个输出端输出选通信号STROB至地址锁存器6，地址锁存器6的输入端接主机接口总线IOBUS数据总线DATA，而输出接课堂数据总线AB，数据三态门5的输入端接课堂地址总线DB，而输出端接主机接口总线IOBUS的数据总线DATA。当主机系统1通过接口总线IOBUS向地址锁存器6提供学生终端3的地址，并通过逻辑门4发出选通信号STROB，便将地址锁存于地址锁存器6的课堂地址总线AB。当主机系统1向专用接口2读入数据时，通过逻辑门4向数据三态门5发出片选信号CS，使课堂数据总线DB的数据通过数据三态门5采入主机1内存。专用接口2还为学生终端3提供电源。
课堂总线AB、DB通过接插件连接各个学生终端3。对于标准64座位而言，包括电源线在内可以少至13或14根线。其中课堂数据总线DB按同步测试单选方式使用3根导线，按自由选题异步测试多选方式使用5根导线，控制及电源总线使用4或3根导线，课堂地址总线按总线寻址方案时使用。6根导线。
学生终端3是放置在每个学生课桌上的应答器。它由编码器7、单脉冲产生电路8、三态锁存器9、逻辑控制电路10和地址译码器11组成其中逻辑控制电路10的设计是本发明的重要特征之一，它由脉冲整形电路12、状态寄存器13、两个与门电路14、15和脉冲分配电路16组成。脉冲整形电路12的输入端联接送数按键ON，其输出送至状态寄存器13，与门电路15的两个输入端分别与状态寄存器13输出端及学生终端3的地址译码器11的片选信号CS端相联接，并向学生终端3的三态锁存器9提供开放信号CE，脉冲分配电路16的输入端联接修改按键Cr，其输出分别接状态寄存器13和编码器7，与门电路14输入端分别与学生终端3的地址译码器11的片选信号CS端和课堂总线的复位线RES相联接，其输出端与状态寄存器13的复位端相联接，从而完成以下功能接受并贮存按键送来的送数指令(按下送数按键ON);
接受地址译码器11输出信号，当已经送数，便送出开放信号CE至三态锁存器9;
当复位信号RES有效，且地址被选中时，便消除送数指令;
接受修改指令(按下修改按键Cr)，完成修改操作。
编码器7的输入端联接有数字按键、字符按键及题号按键，而一组输出端接至三态锁存器9的数据输入端，另一个输出端输出选通信号GS经单脉冲产生电路8送至三态锁存器9的选通端G，地址译码器11的输入端接至课堂地址总线AB，其输出端输出的片选信号CS送至逻辑控制电路10，逻辑控制电路10的一个输入端接送数按键ON和修改按键Cr，另一个输入端接复位信号RES，逻辑控制电路10的一个输出端，即与门电路15的输出端输出开放信号CE至三态锁存器9，另一个输出端受修改按键Cr控制由脉冲分配电路16输出端输出修改信号C至编码器7。操作数字按键、字符按键、题号按键及修改按键Cr，编码器7会产生相应代码，实现按键代码的二进制转换。
本发明的工作过程大体如下当按下任一输入按键时，编码器7提供的选通有效信号GS经单脉冲产生电路8转换为单脉冲选通信号，将数码锁存于三态锁存器9暂不送出。当按下送数按键ON后，即送来送数指令，逻辑控制电路10接受并锁存送数指令，直到地址译码器11被主机1选中，送出有效片选信号CS时，经逻辑控制电路10的与门电路15向三态锁存器9送出开放信号CE，将其锁存数据送至课堂数据总线DB，并由专用接口2采入计算机内存，在复位信号RES有效，即地址被选中情况下，逻辑控制电路10复位，消除送数指令，以再次接受置数，实现向课堂数据总线DB逐位送数的要求。在相应软件的管理下，将送至主机1内存的数据作出题号、数字及控制命令的解码处理，从而实现自由选题号、单选反应、多选反应、多位数填空和修改等多种操作。在按下数字按键至按下送数按键的时间内，终端显示所置之数码以便核对，并允许修改。当按下修改按键Cr，即发出修改指令，逻辑控制电路10接受并控制完成修改操作。数据一旦送出，显示便消除。当要置入题号时，同时按下题号按键N及最高数字按键，数字便被锁存在三态锁存器9中，然后按下送数按键ON，在地址信号作用下由逻辑控制电路10的脉冲整形电路12、状态寄存器13和与门电路15输出三态锁存器9的开放信号CE，题号高位数据便被主机1采入，以同样方式，可以置入低位题号值。
本发明有以下附图
图1为本发明总体框图(学生终端群ST仅画出一个学生终端3);
图2为专用接口2框图;
图3为学生终端3框图;
图4为逻辑控制电路10框图。
本发明对主机系统无特殊要求，软件和接口能适应多种机型的要求，当用户变换机型时，只需换用相应的接口和软件。其主要处理过程用机器码实现，运行快速，占内存少，具有实时采集和快速处理的特点，而且功能有所增强，能使用多选题异步测试(自由选题号)和多位数字输入，还能大大减少课堂导线总数、元器件总数，并简化接口，从而使成本下降，安装方便。此外，本发明还易于扩展，在数据总线中每增加一根数据线，键盘数可以翻倍，能扩展字符集和命令集，在地址总线中每增加一根地址线，学生终端(反应器)可以翻倍，以便增加后续功能。
本发明有多种实施方案，例如地址总线全译码，或地址线二级译码，或地址线门控方案等，能适应多种条件下不同的需要。在低档微机系统中实施时，可通过专用的数据传输接口，将采入的数据向配置较全的微机系统传输，以实现数据的系统处理。
实施例主机系统1采用APPLEⅡ主机、48kRAM，系统配置显示器、行打印机、磁盘驱动器。使用DOS3.3、CP/M及dBASEⅡ系统软件，应用软件有若干种主控程序和二进制子程序盘文件。
专用接口2由四片集成电路组成，八D三态门74LS373作地址锁存器6;六联三态门74LS367作数据三态门5;三端与非门74LS10和非门74LS04作逻辑门4。其输入端与槽口设备选择线DS和读写线RW相联接，以接受主机1控制。通过插件板插入主机1相应槽孔，课堂总线AB、DB由插件板引出。
系统采用全译码寻址方案。课堂地址总线AB为6根线，课堂数据总线DB为5根线，复位线RES为1根线，另有2根电源线，组合为一根14线总线电缆，学生终端3可在总线电缆上任意插拔。
学生终端群ST由64个学生终端3组成。每个学生终端3由六片集成电路、若干个二极管、三极管和阻容元件组成，8-3编码器74LS148作编码器7;三极管3DG6作单脉冲产生电路8;八D三态门74LS373作三态锁存器9;两片二端与非门74LS00作逻辑控制电路10;两片非门和三端与非门74LS04、74LS30作地址译码器11。64个学生终端3共用一个2A/5V稳压电源供电，电路板与按键合装在一个计算机壳内，组成单只学生终端(反应器)3。
主机1扫视学生终端群ST的扫视频率为2次/秒。测试时可在50题中自由选题号异步应答。每题“选择支”(指教学可供选择的各个分支)最多为5个。可以多重选择。
全部专用设备装在一个箱内成为便携式系统。
权利要求
1.一种由微型计算机主机系统1，专用接口2，课堂地址总线AB，课堂数据总线DB和包括若干个学生终端(反应器)的学生终端群ST构成的教学信息实时反馈及处理系统，其特征是1.1专用接口2由逻辑门4，数据三态门5和地址锁存器6组成，逻辑门4的输入端与槽口设备选择线DS和读写线RW相联接，通过插件板插入主机相应槽孔，逻辑门4的一个输出端输出片选信号CS至数据三态门5，另一个输出端输出选通信号STROB至地址锁存器6，地址锁存器6的输入端接主机接口总线IOBUS数据总线DATA，而输出接课堂数据总线AB，数据三态门5的输入端接课堂地址总线DB，而输出端接主机接口总线IOBUS的数据总线DATA；1.2对于标准64座位而言，课堂地址总线AB和课堂数据总线DB包括电源线在内可以少至13或14根线，其中课堂数据总线DB按同步测试单选方式使用3根导线，按自由选题异步测试单选方式使用5根导线，控制及电源总线使用4或3根导线，课堂地址总线按总线寻址方案时使用6根导线；1.3学生终端3由编码器7，单脉冲产生电路8，三态锁存器9，逻辑控制电路10和地址译码器11组成，编码器7的输入端联接有数字按键，字符按键及题号按键，而一组输出端按至三态锁存器9的数据输入端，另一个输出端输出选通信号GS经单脉冲产生电路8送至三态锁存器9的选通端G，地址译码器11的输入端按至课堂地址总线AB，其输出端输出的片选信号CS送至逻辑控制电路10，逻辑控制电路10的一个输入端接送数按键ON和修改按键Cr，另一个输入端接复位信号RES，逻辑控制电路10的一个输出端输出开放信号CF至三态锁存器9，另一个输出端受修改按键Cr控制输出修改信号C至编码器7。
2.如权利要求1所述的教学信息实时反馈及处理系统，其特征是逻辑控制电路10由脉冲整形电路12、状态寄存器13、两个与门电路14、15和脉冲分配电路16组成，脉冲整形电路12的输入端联接送数按键ON，其输出送至状态寄存器13，与门电路15的两个输入端分别与状态寄存器13输出端及学生终端3的地址译码器11的片选信号CS端相联接，并向学生终端3的三态锁存器9提供开放信号CE，脉冲分配电路16的输入端联接修改按键Cr，其输出 分别接状态寄存器13和编码器7，与门电路14输入端分别与学生终端3的地址译码器11的片选信号CS端和课堂总线的复位线RES相联接，其输出端与状态寄存器13的复位端相联接。
全文摘要
一种由中低档微型计算机主机系统1、专用接口2、课堂地址总线AB、课堂数据总线DB和包括若干个学生终端(反应器)3的学生终端群ST构成的教学信息实时反馈及处理系统，其主要处理过程用机器码实现，能使用多选题异步测试和多位数字输入，还能大大减少课堂导线总数、元器件总数，并简化接口，此外，本发明还易于扩展字符集和命令集，并可增加后续功能。能适应多种条件下不同的需要。
文档编号G09B7/02GK1031438SQ8810458
公开日1989年3月1日 申请日期1988年7月21日 优先权日1988年7月21日
发明者顾力兵, 徐章英 申请人:顾力兵, 徐章英