位寄存器单元的一种工作时序图；
[0050]图9为本申请实施例五中的一种移位寄存器单元的电路结构图；
[0051]图10为本申请实施例五中的移位寄存器单元的一种工作时序图；
[0052]图11为本申请实施例六中的一种移位寄存器单元的电路结构图；
[0053]图12为本申请实施例六中的移位寄存器单元的一种工作时序图；
[0054]图13为本申请实施例七中的一种移位寄存器的电路结构图；
[0055]图14为本申请实施例七中的移位寄存器的一种工作时序图；
[0056]图15为本申请实施例七中的移位寄存器的一种仿真波形图；
[0057]图16为本申请实施例八中的一种移位寄存器的电路结构图；
[0058]图17为本申请实施例八中的移位寄存器的一种工作时序图；
[0059]图18为本申请实施例八中的移位寄存器的一种仿真波形图；
[0060]图19为本申请实施例九中的一种移位寄存器的电路结构图；
[0061]图20为本申请实施例十中的一种移位寄存器的电路结构图。
【具体实施方式】
[0062]下面通过【具体实施方式】结合附图对本申请作进一步详细说明。
[0063]首先对本申请中用到的术语进行解释。
[0064]本申请中的晶体管为三端子晶体管，其三个端子为控制极、第一极和第二极；当晶体管为双极型晶体管时，控制极是指双极型晶体管的基极，第一极是指双极型晶体管的集电极或发射极，对应的第二极就是指双极型晶体管的发射极或集电极；当晶体管为场效应晶体管时，控制极是指场效应晶体管的栅极，第一极是指场效应晶体管的漏极或源极，对应的第二极就是指场效应晶体管的源极或漏极。
[0065]显示器中的晶体管通常为场效应晶体管，下面不妨以晶体管为N沟道场效应晶体管为例对电路进行说明，相应地，此时晶体管的控制极指栅极，第一极指漏极，第二极指源极；当然，在其他实施例中晶体管也可以是其他类型的场效应晶体管或双极型晶体管。
[0066]实施例一:
[0067]请参考图1，本实施例为一种移位寄存器单元，包括
[0068]时钟信号输入端，用于输入时钟信号Vcx;
[0069]第一脉冲信号输入端，用于输入第一脉冲信号V11;
[0070]第二脉冲信号输入端，用于输入第二脉冲信号V12;
[0071]第三脉冲信号输入端，用于输入第三脉冲信号V13;
[0072]扫描信号输出端，用于输出扫描信号Ve;
[0073]高电平端VDD，用于输入高电平Vh;
[0074]第一低电平端Vssi，用于输入第一低电平Vu;
[0075]第二低电平端Vss2，用于输入第二低电平'2;
[0076]第三低电平端VSS3，用于输入第三低电平Vu。
[0077]驱动模块12，包括驱动控制端Q和第一驱动子模块121 ;第一驱动子模块121连接于所述驱动控制端Q、时钟信号输入端和扫描信号输出端之间，用于当驱动控制端Q为高电平时将时钟信号Vai传输至扫描信号输出端。具体地，第一驱动子模块121包括第二十晶体管T20和第一电容Cl ;第二十晶体管T20的控制极连接于驱动控制端Q，第一极连接于时钟信号输入端，第二极连接于扫描信号输出端；第一电容Cl连接于驱动控制端Q与扫描信号输出端之间。因此，当驱动控制端Q的电压为高电平时，第二十晶体管T20导通，将将时钟信号^^传输至扫描信号输出端。
[0078]充电模块11，连接于第一脉冲信号输入端、第二脉冲信号输入端和驱动控制端Q之间，用于当第一脉冲信号输入端和第二脉冲信号输入端同时为高电平时将驱动控制端Q充电至高电平。具体地，充电模块11包括第一晶体管Tl ;第一晶体管Tl的控制极连接于第一脉冲信号输入端，第一极连接于第二脉冲信号输入端，第二极连接于驱动控制端Q0因此，当第一脉冲信号V11为高电平时，第一晶体管Tl导通，若此时第二脉冲信号V 12也为高电平，则驱动控制端Q被充电。
[0079]放电模块13，连接于第二脉冲信号输入端、第三脉冲信号输入端和驱动控制端Q之间，用于当第二脉冲信号输入端为低电平且第三脉冲信号输入端为高电平时将驱动控制端Q放电至低电平。具体地，放电模块13包括第三晶体管T3 ;第三晶体管T3的控制极连接于第三脉冲信号输入端，第一极连接于第二脉冲信号输入端，第二极连接于驱动控制端Q0因此，当第三脉冲信号V13为高电平时，第三晶体管T3导通，若此时第二脉冲信号V12为低电平，则驱动控制端Q被放电。
[0080]低电平维持模块14，用于在非选通时间维持扫描信号Ve为低电平，其包括维持控制端P、维持控制子模块141和维持子模块142。维持控制子模块141连接于时钟信号输入端、高电平端VDD、第二低电平端Vss2和维持控制端P之间；具体地，维持控制子模块141包括第四晶体管T4和第五晶体管T5 ;第四晶体管T4的控制极连接于所述时钟信号输入端，第一极连接于高电平端VDD，第二极连接于维持控制端P ;第五晶体管T5的控制极连接于驱动控制端Q，第一极连接于维持控制端P，第二极连接于第二低电平端VSS2。维持子模块142连接于所述驱动控制端Q、第一低电平端Vss1、第三低电平端Vss3和维持控制端P之间；具体地，维持子模块142包括第六晶体管T6、第七晶体管T7和第八晶体管T8 ;第六晶体管T6、第七晶体管T7和第八晶体管T8的控制极共同连接于所述维持控制端P ;第六晶体管T6的第一极连接于驱动控制端Q，第二极连接于第七晶体管T7的第一极；第七晶体管T7的第二极连接于第三低电平端Vss3;第八晶体管T8的第一极连接于扫描信号输出端，第二极连接于第一低电平端vssi。维持控制子模块141用于当驱动控制端Q为低电平时控制维持子模块142将扫描信号Ve维持至第一低电平V u。
[0081]本实施例的移位寄存器单元，各输入信号的一种配置为:
[0082]时钟信号VeK的一个时钟周期包括先到来的时钟信号V α的低电平V ω和后到来的高电平νΗ;时钟信号V CK的低电平V 第一低电平V u >第二低电平V 第三低电平V L3,或者，时钟信号Vck的低电平V 第一低电平V u =第二低电平V 第三低电平V N第一脉冲信号V11的高电平位于时钟信号Vcx的第一时钟周期的低电平时段内；维持子模块142在时钟信号Vck的第一时钟周期的低电平时段和高电平时段内分别接受一低电平Vui和高电平VH，以配合维持控制端P使驱动控制端Q不漏电；第二脉冲信号V12的高电平的上升沿超前于第一脉冲信号V11的高电平的下降沿，第二脉冲信号V 12的高电平的下降沿滞后于第一脉冲信号V11的高电平的下降沿且超前于时钟信号Vcx第二时钟周期的高电平的上升沿，第三脉冲信号Vu的上升沿也超前于时钟信号第二时钟周期的高电平的上升沿。这里时钟信号￥?的第一时钟周期，可以是时钟信号任一时钟周期，相应地，第二时钟周期就是第一时钟周期的下一时钟周期。
[0083]请参考图2，为本实施例中移位寄存器单元的一种工作时序图。
[0084]在此工作时序图中，时钟信号Vck可为周期是T的方波信号且占空比为50 %。时钟信号Vck的低电平V ω>第一低电平V u>第二低电平V 第三低电平V L3o第一脉冲信号V11的高电平比时钟信号Vck的一个高电平超前半个时钟周期；第六晶体管T6的第二极在时钟信号Vcx的此高电平时段内、此高电平之前的低电平时段内分别接受一高电平V H和低电平Vui,以配合维持控制端P使驱动控制端Q不漏电；第二脉冲信号V12的高电平持续时间是第一脉冲信号V11高电平的两倍，且第二脉冲信号V 12的高电平的上升沿同步于第一脉冲信号V11的高电平的上升沿，下降沿滞后于第一脉冲信号V ^的高电平的下降沿。第三脉冲信号'3的高电平滞后于第一脉冲信号V η的高电平四分之五个时钟周期。
[0085]本实施例中移位寄存器单元的工作过程分为四个阶段:预充阶段Ρ1，上拉阶段Ρ2，下拉阶段Ρ3以及低电平维持阶段Ρ4，下面结合图1和图2，详细介绍本实施例中移位寄存器单元的一种工作过程。
[0086]Α.预充阶段Pl
[0087]预充阶段Pl是指本级移位寄存器单元处于选通阶段，驱动控制端Q被充电到高电平的过程。
[0088]在tl时刻，时钟信号^为低电平V ^!，第一脉冲信号V11和第二脉冲信号V 12同时上升为高电平。因此第一晶体管Tl导通，驱动控制端Q被充电至高电平，高电平的大小为Vh-VthJP Vh中较小的值即Min(VH-VTH1，VH)，其中Vthi为第一晶体管Tl的阈值电压。驱动控制端Q被充电至高电平，因此第二十晶体管T20导通，将扫描信号输出端的电压放电至时钟信号Vck的低电平Vui。
[0089]另一方面，时钟信号乂^为低电平V L0,因此第四晶体管T4被关断；驱动控制端Q为高电平，因此第五晶体管T5导通；第四晶体管T4被关断和第五晶体管T5导通，因此维持控制端P的电位下拉至第二低电平\2。
[0090]对于第六晶体管T6，其第二极在时钟信号Vck的低电平时段内接收一低电平Vui，因此Ves= ν^-νω< 0，当第六晶体管Τ6的阈值电压Vth6为正时，其被可靠地关断；当第六晶体管T6的阈值电压Vth6为负时，只需Ves= V ?2-νω< V?，第六晶体管Τ6仍被可靠地关断。尽管此时第七晶体管Τ7的Ves= ν?2-ν?3>0，其处于弱导通状态，但由于第六晶体管Τ6被可靠地关断，驱动控制端Q不会通过晶体管Τ6和晶体管Τ7漏电。
[0091 ] 综上所述，在预充阶段Pl，驱动控制端Q被充电到高电平Min (Vh-Vthi，Vh)，且驱动控制端Q的漏电可以得到抑制。
[0092]B.上拉阶段Ρ2
[0093]上拉阶段Ρ2是指本级移位寄存器单元处于选通阶段，扫描信号输出端被充电至高电平的过程。
[0094]在t2时刻，第一脉冲信号V11的电压下降为Vui，第一晶体管Tl被关断，但驱动控制端Q仍然为高电平，因此第二十晶体管T20仍然导通。在t2时刻，时钟信号Vck的电压由Vui上升为Vh，并通过导通的第二十晶体管T20对扫描信号输出端进行快速的充电。具体地，在此过程中，随着扫描信号Ve的电压上升，驱动控制端Q的电压也被抬高到更高的电压，而驱动控制端Q的电压被抬高又反过来增大了第二十晶体管T20的驱动能力，使得扫描信号Ve的电压得以快速的上升至高电平V H?
[0095]上述驱动控制端Q的电压被抬升的过程被称为自举。一般来说，在驱动控制端Q自举的过程中，驱动控制端Q应当保持浮空状态，这样才能被自举到较高的电压，换言之，驱动控制端Q若漏电则会严重影响Q的自举电压的大小，从而削弱第二十晶体管T20的驱动能力，进而导致扫描信号Ve的上升时间延迟增大，甚至电路失效，尤其是在当电路中晶体管的阈值电压为负值时更容易出现这种情况。而在在本实施例中移位寄存器单