控制器20，第一数据驱动器31和第二数据驱动器32，以及栅极驱动IC 40。
[0028]液晶显示面板10包括在基板之间形成的液晶层。液晶显示面板10包括通过数据线DL与栅极线GL的交叉而以矩阵形式设置的液晶单元。
[0029]在液晶显示面板10的TFT阵列基板上形成像素阵列，该像素阵列包括数据线DL，栅极线GL，TFT以及存储电容器。液晶单元是通过在经由TFT施加了数据电压的像素电极、与施加了公共电压的公共电极之间的电场驱动。TFT的栅极电极与栅极线GL相连，TFT的漏极电极与数据线DL相连。TFT的源极电极与液晶单元的像素电极相连。TFT响应于经由栅极线GL提供的栅极脉冲而导通，以便从数据线DL向液晶单元的像素电极提供数据电压。在液晶显示面板10的滤色器基板上形成黑矩阵、滤色器、公共电极等等。在液晶显示面板10的TFT阵列基板和滤色器基板上分别附着偏振器，并且在这些基板上分别形成用于设置液晶的预倾角的取向层。在液晶显示面板10的TFT阵列基板与滤色器阵列基板之间可以形成用于保持液晶单元Clc的单元间隙的衬垫料。
[0030]液晶显示面板10既可以用垂直电场驱动方式来实施，例如扭曲向列(TN)模式和垂直配向(VA)模式，也可以用水平电场驱动方式来实施，例如共面转换(IPS)模式和边缘场切换(FFS)模式。本发明的液晶显示设备可以采用任何形式来实施，这其中包括透射式液晶显示器，半透射式液晶显示器以及反射式液晶显示器。透射式液晶显示器和半透射式液晶显示器需要背光单元。背光单元可以是直下式背光单元或边缘式背光单元。
[0031]时序控制器20通过诸如低电压差分信号(LVDS)接口和最小化传输差分信号(TMDS)接口等接口，从外部主机系统(未显示)接收外部时序信号，例如垂直/水平同步信号Vsync/Hsync，数据使能信号DE以及主时钟信号CLK。时序控制器20经由数据线对，串行连接到源极驱动IC SIC#1-SIC#80时序控制器20进行操作以满足前述的EPI协议，并且将输入图像的数字视频数据传送到源极驱动IC SIC#1-SIC#8，并对源极驱动IC SIC#1-SIC#8和栅极驱动IC40的操作时序进行控制。时序控制器20将输入图像的时钟训练图案信号、控制信号以及数字视频数据转换成差分信号对，并且根据EPI协议所定义的信号传输标准，将所述差分信号对经由数据线对串行传送到源极驱动IC SIC#1-SIC#80
[0032]在从最后一个源极驱动IC SIC#4接收到具有高逻辑电平的锁定信号LOCK之后，时序控制器20向源极驱动IC SIC#1-SIC#8串行传送各自内置有EPI时钟的控制数据和视频数据。所述控制数据包括源极控制数据，所述源极控制数据用于控制从源极驱动ICSIC#1-SIC#8输出的数据电压的输出时序、以及所述数据电压的极性。所述控制数据可以包括用于控制栅极驱动IC 40的操作时序的栅极控制数据。
[0033]时序控制器20接收来自第一数据驱动器31的第四源极驱动IC SIC#4的第一锁定信号，并且将所述第一锁定信号L0CKJJP发送到同步单元50。此外，时序控制器20还接收来自第二数据驱动器32的第八源极驱动IC SI.的第二锁定信号，并且将所述第二锁定信号L0CK_DN发送到同步单元50。同时，时序控制器20还向同步单元50传送DPM信号。
[0034]第一数据驱动器31和第二数据驱动器32接收来自时序控制器20的视频数据，并且通过使用电源模块60供应的高电位参考电压VDD和中电位参考电压HVDD，将所述视频数据转换成模拟数据电压。
[0035]一旦接收到DC电源电压VCC，第一数据驱动器31和第二数据驱动器32检查用于产生内部时钟信号的CDR功能是否稳定。
[0036]为了检查CDR功能的稳定性，首先将具有高逻辑电平的DC电源电压VCC输入第一源极驱动IC SICSl的锁定信号输入端，所述第一源极驱动IC SICSl是第一数据驱动器31的第一源极驱动1C。一旦接收到DC电源电压VCC，第一源极驱动IC SICSl响应于时序控制器20提供的时钟训练图案信号，产生时钟恢复电路的输出。当锁定了所述输出的相位和频率、并且由此稳定了⑶R功能时，第一源极驱动IC SICSl向第二源极驱动IC SIC#2传送具有高逻辑电平的锁定信号。一旦接收到来自第一源极驱动IC SICSl的锁定信号，则当时钟恢复信号的CDR功能稳定时，第二源极驱动IC SIC#2响应于时钟训练图案信号而向第三源极驱动IC SIC#3传送锁定信号。以这种方式，当第一数据驱动器31中包含的第一到第四源极驱动IC SIC#1-SIC#4的⑶R功能都稳定时，作为最后一个源极驱动ic的第四源极驱动IC SIC#4便通过锁定反馈信号线，向时序控制器20传送具有高逻辑电平的第一锁定信号 L0CKJJP。
[0037]具有高逻辑电平的DC电源电压VCC被输入到第五源极驱动IC SIC#5的锁定信号输入端，其中所述第五源极驱动IC SIC#5是第二数据驱动器32的第一源极驱动1C。一旦接收到DC电源电压VCC，第五源极驱动IC SIC#5响应于从时序控制器20提供的时钟训练图案信号，产生时钟恢复电路输出。当锁定了所述输出的相位和频率、并且由此稳定了 CDR功能时，第五源极驱动IC SIC#5向第六源极驱动IC SIC#6传送具有高逻辑电平的锁定信号。以这种方式，当第二数据驱动器32中包含的第五到第八源极驱动IC SIC#5-SIC#8的⑶R功能都稳定时，作为最后一个源极驱动IC的第八源极驱动IC SI.便通过锁定反馈信号线，向时序控制器20传送具有高逻辑电平的第二锁定信号L0CK_DN。
[0038]可以通过COG(玻上芯片)工艺或TAB(卷带自动结合)工艺，将第一数据驱动器31和第二数据驱动器32中包含的源极驱动IC SIC#1-SIC#8连接到液晶显示面板10的数据线。源极驱动IC SIC#1-SIC#8经由数据线对接收各自内置有EPI时钟的时钟训练图案信号、控制数据和视频数据。源极驱动IC SIC#1-SIC#8的CDR电路向其时钟恢复电路提供EPI时钟，以便产生视频数据的(RGB比特X 2个)内部时钟。通过使用相位锁定环路(以下将其称为“PLL”)或延迟锁定环路(以下将其称为“DLL”)，所述时钟恢复电路输出内部时钟和掩码信号，并且产生锁定信号LOCK。源极驱动IC SIC#1-SIC#8依照其内部时钟时序来采样输入图像的视频数据比特，然后将经过采样的RGB比特转换成并行数据。
[0039]源极驱动IC SIC#1_SIC#8以码映射的方式，对经由数据线对输入的控制数据进行解码，并且恢复源极控制数据和栅极控制数据。响应于恢复后的源极控制数据，源极驱动ICSIC#1-SIC#8将输入图像的视频数据转换成正/负模拟视频数据电压，并且将其提供给液晶显示面板10的数据线DL。源极驱动IC SIC#1-SIC#8可以将栅极控制数据传送到至少一个栅极驱动IC 40。
[0040]图2是显示时序控制器20和源极驱动IC SIC的⑶R电路的视图。图2所示的源极驱动IC SIC是源极驱动IC Sian-SICM中的任何一个，并且其内部电路是⑶R电路。
[0041]参考图2，时序控制器20通过LVDS接口或TMDS接口，从主机系统接收输入图像的数字视频数据RGB。时序控