逸出电子的 发射能力，可以在每一个块状阴极11上设置如图Ia所示发射尖锥15,所述发射尖锥15可 以与阴极11材料相同。
[0049] 此外，如图4b所示，该FED显示面板还包括多个栅电极控制单元300、一个基准电 流源单元400以及至少一级如上所述的任意一种FED像素驱动器01，该FED像素驱动器01 如上所述包括驱动模块100以及调制解调模块200。
[0050] 具体的，阳极14连接第一电压端Va，该第一电压端Va能够提供一直流电压，对阳 极14进行充电。
[0051] 每一个栅电极控制单元300连接一条栅电极12。此外，所述栅电极控制单元100 还连接第二电压端Vgg、栅电极扫描信号输出端G，用于在栅电极扫描信号输出端G的控制 下，将第二电压端Vgg的信号输出至栅电极12。
[0052] 需要说明的是，FED显不面板在显不的过程中，可以通过GOA(英文全称：Gate Driver on Array，中文全称：阵列行驱动）电路对每一条栅电极12进行逐行扫描，以使得 对栅电极12进行逐行充电。接下来，可以通过FED像素驱动器Ol驱动与被充电的栅电极 12位置相对应阴极11产生发射电流I，使得阴极11上的电子逸出，并且阳极14和阴极11 之间电场的作用下，撞击阳极14上的荧光层16,从而发光完成显示。其中，该荧光层16设 置于阳极14靠近栅电极12的一侧表面，从而使得逸出的电子能够在朝向阳极14发射的过 程中与荧光层16发生撞击。所述荧光层16的颜色包括红色、蓝色以及绿色。每一个颜色 的荧光层16可以对应该FED显示面板中的一个亚像素。当然，本发明中荧光层16的颜色 还可以为青色、品红以及黄色。本发明对此不作限制，只要能实现彩色显示即可。
[0053] 需要说明的是，上述GOA电路包括多个级联的移位寄存器单元，每一个移位寄存 器单元通过栅电极扫描信号输出端G与每一条栅电极12相连接。由于移位寄存器单元可 以将起始信号逐级移位，从而能够实现对栅电极12的逐行扫描。在此情况下，当移位寄存 器单元通过栅电极扫描信号输出端G输入信号，将栅电极控制单元300开启后，第二电压端 Vgg的输入信号能够通过栅电极控制单元300对栅电极12进行充电。
[0054] 此外，基准电流源单元400连接第三电压端Vdd、接地端GND以及每一级FED像素 驱动器01，用于在第三电压端Vdd和接地端GND的控制下，向每一级FED像素驱动器01提 供基准电位。
[0055] 并且，位于同一列的每一个块状阴极11连接一级FED像素驱动器01。该FED像素 驱动器01驱动阴极11产生恒定的发射电流I (包括I:、I2……或In)。
[0056] 本发明实施例提供一种FED显示面板，包括阳极、多个呈矩阵形式排列的块状阴 极，以及位于阳极和阴极之间的多个条状的栅电极，每一条栅电极与一行阴极的位置相对 应。还包括多个栅电极控制单元、一个基准电流源单元以及至少一级FED像素驱动器。其 中，阳极连接第一电压端。每一个栅电极控制单元连接一条栅电极，栅电极控制单元还连接 第二电压端、栅电极扫描信号输出端，用于在栅电极扫描信号输出端的控制下，将第二电压 端的信号输出至栅电极。基准电流源单元连接第三电压端、接地端以及每一级FED像素驱 动器，用于在第三电压端和接地端的控制下，向每一级FED像素驱动器提供基准电位。位于 同一列的每一个块状阴极连接一级FED像素驱动器，FED像素驱动器驱动阴极逸出电子，产 生恒定的发射电流。
[0057] 这样一来，通过栅电极控制单元，可以将第二电压端的信号输出至栅电极，对栅电 极进行充电，使得栅电极与阴极之间产生电场，从而使得阴极上有大量的电子逸出。此外， 通过第一电压端能够对阳极进行充电，从而使得阳极与阴极之间产生电场，使得阴极上逸 出的电子能够撞击设置于阳极上不同颜色的荧光层，从而能够发出彩色的光以实现显示。
[0058] 在此基础上，由于与每一条栅电极的位置相对应的，位于同一行的阴极均连接有 一级FED像素驱动器，而该FED像素驱动器包括驱动模块和调制解调模块。在此情况下，由 于调制解调模块能够控制驱动模块开启的时间，而驱动模块在开启状态下，阴极才会产生 发射电流。因此能够通过调制解调模块对上述发射电流的有效流通时间进行精确的控制。 而发射电流的有效流通时间又与FED显示面板的灰阶值线性相关，因此通过调制解调模块 可以实现对FED显示面板亮度灰阶的精确控制。此外，与同一行阴极相连接的多级FED像 素驱动器均与一个基准电流源单元相连接。因此，当每一级FED像素驱动器的驱动模块在 开启的状态下，通过可以通过基准电流源单元向驱动模块提供基准电位，使得驱动模块能 够驱动阴极逸出电子，产生恒定的发射电流，从而确保阴极对应区域的显示亮度恒定。这样 一来，当每一个块状的阴极对应一个亚像素时，整个FED显示面板中灰阶值相同的所有亚 像素的亮度相同，提高了显示面板的亮度均匀性。
[0059] 接下来，对基准电流源单元400以及栅电极控制单元300的具体结构进行详细的 举例说明。
[0060] 具体的，如图4b所示，基准电流源单元400可以包括第三晶体管T3、第四晶体管 T4、第五晶体管T5以及第六晶体管T6。
[0061] 其中，第三晶体管T3的栅极与第六晶体管T6的第二极相连接，第一极与第三电压 端Vdd相连接，第二极与FED像素驱动器01相连接。当FED像素驱动器01的结构如上所 述时，第三晶体管T3的第二极与第一晶体管Tl的第一极相连接。
[0062] 第四晶体管T4的栅极和第二极均与第六晶体管T6的第二极相连接，第一极与第 三电压端Vdd相连接。
[0063] 第五晶体管T5的栅极和第二极均与FED像素驱动器01相连接，第一极连接接地 端GND。当FED像素驱动器01的结构如上所述时，第五晶体管T5的栅极和第一极均与第一 晶体管Tl的第一极相连接。
[0064] 第六晶体管T6的栅极与FED像素驱动器01相连接，第一极连接接地端GND。当 FED像素驱动器01的结构如上所述时，第六晶体管T6的栅极与第一晶体管Tl的第一极相 连接。
[0065] 需要说明的是，本发明对第三晶体管T3、第四晶体管T4、第五晶体管T5以及第六 晶体管T6的第一极和第二极不做限定。第一极可以为源极，第二极可以为漏极。或者第一 极可以为漏极，第二极为源极。本发明是以上述晶体管（T3、T4、T5以及T6)的第一极为源 极、第二极为漏极为例进行的说明
[0066] 在此基础上，通过上述连接方式可以使得第三晶体管Τ3、第四晶体管Τ4、第五晶 体管Τ5以及第六晶体管Τ6均工作在恒流区。这样一来，第三晶体管Τ3漏极的输出电压和 第五晶体管Τ5漏极的输出电压只分别与第三晶体管Τ3和第五晶体管Τ5的栅源电压有关。 此外，由于第三晶体管Τ3、第四晶体管Τ4的源极均与第三电压端Vdd相连接，第五晶体管 Τ5以及第六晶体管Τ6源极均与接地端GND相连接。因此第三晶体管Τ3、第四晶体管Τ4、第 五晶体管Τ5以及第六晶体管Τ6的源极电压恒定。此外，当第六晶体管Τ6导通后，第三晶 体管Τ3、第四晶体管Τ4的栅极接地；当第五晶体管Τ5导通后，第五晶体管Τ5和第六晶体 管Τ6的栅极接地。因此，上述晶体管的栅源电压恒定。这样一来可以使得第三晶体管Τ3 漏极的输出电压和第五晶体管Τ5漏极的输出电压恒定，即第三晶体管Τ3的漏极和第五晶 体管Τ5的漏极电流恒定。由于第三晶体管Τ3的漏极和第五晶体管Τ5的漏极与FED像素 驱动器01相连接。因此可以使得该基准电流源单元400向FED像素驱动器01提供基准电 位。
[0067] 此外，栅电极控制单元300可以包括第七晶体管T7,该第七晶体管的栅电极连接 栅