绍。
[0060]图3是显示根据本发明的一实施例所述的双向移位寄存器电路方块图。如图所示，双向移位寄存器电路300可包括多个串接的移位寄存器SR(I)?SR(M)。各移位寄存器可至少包括第一输入端IN1、第二输入端IN2、输出端OUT、第一时钟输入端Cl、第二时钟输入端C2、第三时钟输入端C3与第四时钟输入端C4。第一级移位寄存器SR(I)在第一输入端INl接收起始脉冲STV作为第一输入信号，其他级移位寄存器SR(2)?SR(M)分别在第一输入端INl接收前一级移位寄存器SR(I)?SR(M-1)所输出的栅极脉冲作为第一输入信号。最后一级移位寄存器SR(M)在第二输入端IN2接收起始脉冲STV作为第二输入信号，其他级移位寄存器SR(M-1)?SR(I)分别在第二输入端IN2接收后一级移位寄存器SR(M)?SR (2)所输出的栅极脉冲作为第二输入信号。
[0061]此外，根据本发明的一实施例，各移位寄存器可接收至少四个时钟信号，例如，图中所示的时钟信号CKV1、CKV2、CKV3与CKV4。如图3所示，各移位寄存器依循一既定规律在各时钟输入端接收时钟信号。在本发明的实施例中，一时钟信号的一上升沿以邻近次一时钟信号的一下降沿为较佳。此外，在正向扫描时，时钟信号CKVl?CKV4的脉冲依序循环被产生，并且在反向扫描时，改为时钟信号CKV4?CKVl的脉冲依序循环被产生。如图5与图8所示，在正向扫描时，时钟信号CKVl的一上升沿邻近时钟信号CKV4的一下降沿、时钟信号CKV2的一上升沿邻近时钟信号CKVl的一下降沿、并以此类推，并且时钟信号CKVl?CKV4的脉冲依序循环被产生。此外。如图6与图9所示，在反向扫描时，时钟信号CKV4的一上升沿邻近时钟信号CKVl的一下降沿、时钟信号CKV3的一上升沿邻近时钟信号CKV4、并且时钟信号CKV4?CKVl的脉冲依序循环被产生。
[0062]此外,根据本发明的一实施例，在正向扫描时，各级移位寄存器的运作因应自第一输入端INl所接收的第一输入信号被启动，并且因应自第四时钟输入端C4所接收的时钟信号被关闭。在反向扫描时，各级移位寄存器的运作因应自第二输入端IN2所接收的第二输入信号被启动，并且因应自第四时钟输入端C4所接收的时钟信号被关闭。以下段落将更详细的介绍本发明所提出的多个移位寄存器电路。
[0063]图4是显示根据本发明的第一实施例所述的移位寄存器电路图。移位寄存器400可以是图3所示的移位寄存器SR(I)?SR(M)的任何一个，并且可包括输入电路410、控制电路420、输出电路430及切换电路440。为方便起见，以下将移位寄存器400视为第一级移位寄存器SR(I)作说明。
[0064]输入电路410耦接至第一输入端INl与第二输入端IN2，用以分别接收输入信号STV与G (2) (B卩，下一级移位寄存器SR (2)所输出的栅极驱动信号)。输出电路430耦接至第一时钟输入端Cl，用以接收时钟信号CKV1，并且根据时钟信号CKVl在输出端OUT输出一脉冲信号(即，栅极驱动信号G(I)的栅极脉冲)。控制电路420通过第一控制节点N1、第二控制节点N2与第三控制节点N3耦接至输出电路430，并且根据输入信号STV或G (2)控制第一控制节点N1、第二控制节点N2与第三控制节点N3的一电压，进而控制输出电路430的运作。切换电路440耦接至第二时钟输入端C2与第三时钟输入端C3，用以接收时钟信号CKV2与时钟信号CKV4。
[0065]在此实施例中，输入电路410与切换电路440更接收两控制信号CSV与BCSV。控制信号CSV与BCSV用以定义扫描方向。举例而言，当操作在正向扫描时，控制信号CSV具有第一电压电平而控制信号BCSV具有第二电压电平。此时，输入电路410仅会将输入信号STV传送至控制电路420，并且切换电路440仅会将时钟信号CKV2传送至控制电路420。当操作在反向扫描时，控制信号CSV具有第二电压电平而控制信号BCSV具有第一电压电平。此时，输入电路410仅会将输入信号G (2)传送至控制电路420，并且切换电路440仅会将时钟信号CKV4传送至控制电路420。
[0066]根据本发明的一实施例，输出电路430可包括晶体管Ml、M2以及电容C。晶体管Ml耦接于第一时钟输入端Cl与输出端OUT之间，并且具有一控制极耦接至第一控制节点NI。晶体管M2耦接于输出端OUT与低操作电压VL之间，并且具有一控制极耦接至第二控制节点N2。晶体管Ml根据第一控制节点NI的电压被导通或关闭，并且晶体管M2根据第二控制节点N2的电压被导通或关闭。
[0067]控制电路420可包括晶体管M3?M8。晶体管M3耦接于高操作电压VH与第一控制节点NI之间，并且具有一控制极耦接至第四控制节点N4。晶体管M3根据第四控制节点N4的一电压被导通或关闭，用以控制第一控制节点NI的电压。晶体管M4耦接于高操作电压VH与第二控制节点N2之间，并且具有一控制极耦接至第五控制节点N5。晶体管M4根据第五控制节点N5的一电压被导通或关闭，用以控制第二控制节点N2的电压。晶体管M5耦接于高操作电压VH与第三控制节点N3之间，并且具有一控制极耦接至第四时钟输入端C4。晶体管M5根据时钟信号CKV3的一电压被导通或关闭，用以控制第三控制节点N3的电压。
[0068]晶体管M6耦接于第一控制节点NI与低操作电压VL之间，并且具有一控制极耦接至第三控制节点N3。晶体管M6根据第三控制节点N3的一电压被导通或关闭，用以控制第一控制节点NI的电压。晶体管M7耦接于第二控制节点N2与低操作电压VL之间，并且具有一控制极耦接至第四控制节点N4。晶体管M7根据第四控制节点N4的一电压被导通或关闭，用以控制第二控制节点N2的电压。晶体管M8耦接于第三控制节点N3与低操作电压VL之间，并且具有一控制极耦接至第四控制节点N4。晶体管M8根据第四控制节点N4的一电压被导通或关闭，用以控制第三控制节点N3的电压。
[0069]输入电路410可包括晶体管M9与MlO。晶体管M9耦接于第一输入端INl与第四控制节点N4之间，并且具有控制极接收控制信号CSV。晶体管MlO耦接于第二输入端IN2与第四控制节点N4之间，并且具有控制极接收控制信号BCSV。晶体管M9与MlO分别根据控制信号CSV与BCSV的电压电平被导通或关闭，用以选择性将输入信号STV或G (2)传送至控制电路420。
[0070]切换电路440可包括晶体管Mll与Ml2。晶体管Mll耦接于第二时钟输入端C2与第五控制节点N5之间，并且具有控制极接收控制信号CSV。晶体管M12耦接于第三时钟输入端C3与第五控制节点N5之间，并且具有控制极接收控制信号BCSV。晶体管Mll与M12分别根据控制信号CSV与BCSV的电压电平被导通或关闭，用以选择性将时钟信号CKV2或CKV4传送至控制电路420。
[0071]图5是显示根据本发明的第一实施例所述的移位寄存器在正向扫描时相关的信号与节点电压波形图。同样地，为方便说明，图5所示的波形为第一级移位寄存器SR(I)作对应的波形。结合图5所示的波形，以下段落将针对本发明的第一实施例所述的移位寄存器在正向扫描的运作做更详细的介绍。
[0072]在正向扫描时，晶体管M9与Mll可因应控制信号CSV的电压电平被导通。当起始脉冲STV抵达时，第四控制节点N4被充电至具有接近高操作电压VH的一高电压，进而导通晶体管M3、M7与M8。当晶体管M3被导通时，第一控制节点NI被充电至具有接近高操作电压VH的一高电压VH1，进而导通晶体管Ml。当晶体管M7与M8被导通时，第二控制节点N2与第三控制节点N3被放电至具有低操作电压VL的一电压电平。
[0073]当时钟信号CKVl的脉冲抵达时，第一控制节点NI会更进一步被充电至高于电压VHl的另一高电压VH2。此时，输出端OUT也会因应时钟信号CKVl的脉冲而输出一脉冲信号(即，栅极驱动信号G(I)的栅极脉冲)。此外，由于此时起始脉冲STV的脉冲已结束，第四控制节点N4被放电至低操作电压VL，进而关闭晶体管M3、M7与M8。
[0074]当时钟信号CKV2的脉冲抵达时，第五控制节点N5被充电至具有接近高操作电压VH的一高电压，进而导通晶体管M4。当晶体管M4被导通时，第二控制节点N2被充电至具有接近高操作电压VH的一高电压VH3，进而导通晶体管M2。此时，由于晶体管Ml与M2均被导通，输出端OUT的电压可同时通过晶体管Ml与M2放电。因此，可有效缩短栅极驱动信号G(I)的栅极脉冲的下降时间Tf。
[0075]当时钟信号CKV3的脉冲抵达时，晶体管M5会被导通，第三控制节点N3被充电至具有接近高操作电压VH的高电压VH4，进而导通晶体管M6。当晶体管M6被导通时，第一控制节点NI被放电至低操作电压VL，进而关闭晶体管Ml。
[0076]值得注意的是，在本发明的实施例中，接近高操作电压VH的高电压VH1、VH3、VH4等的电压电平可以是等于或略小于高电压VH的电压电平，而另一高电压VH2的电压电平会高于高电压VH的电压电平，使得移位寄存器所输出的栅极脉冲的电压电平不会因晶体管Ml的临界电压而有所耗损(threshold loss)。
[0077]由于移位寄存器400仅会在晶体管Ml导通时根据接收到的时钟信号波形产生脉冲信号，因此，第一控制节点NI具有可导通晶体管Ml的高电压电平的区间可被视为移位寄存器400被启动的区间。换句话说，在正向扫描时，各级移位寄存器的运作因应自第一输入端INl所接收的第一输入信号被启动，并且因应自第四时钟输入端C4所接收的时钟信号被关闭。此外，当自第三时钟输入端C3所接收到的时钟信号CKV4的脉冲抵达时，由于此时晶体管MlO与M12不会被导通，因此，在此实施例中，移位