平面光波线路及其制作方法和光波导装置的制作方法

专利名称：平面光波线路及其制作方法和光波导装置的制作方法
技术领域：
本发明涉及一种平面光波线路，其在衬底上具有光波导部件和光学元件安装部件等。在下文中"平面光波线路"简称为PLC。
技术背景作为光学接入行业的市场上使用的光学收发器，有设置有LD (激光 二极管)、PD (光电二极管)、薄膜滤波器、透镜等的微光学器件型模 块，和通过在硅衬底上制作石英波导并在其表面安装LD、 PD等而构成的 PLC模块。这两种类型都有优点和缺点。但是，因为后者在监视光输出的 时候不需要调整光轴，因此其在成本和运输方面很有利。用在后一种PLC 模块中的安装方法通常被称作被动对准封装。使用被动对准封装，通过用 红外线对对准标记进行图像识别可以确保关于水平方向相对于波导芯片的 定位精确度。通过被称为基座(pedestal)的块可以确保关于垂直方向的精 确度。高精度地设置基座的高度，因此可能通过简单地将光学组件安装到 基座上使光学组件与光波导对准。最后，将这些组件都通过焊接等固定。 日本登记专利公布No. 2823044 (专利文件l)公开了这种结构的例子。在 下文中，关于专利文件1的技术将会作为相关技术描述。图7是根据相关技术的光波导装置封装前的详细透视图。以下将参考 此附图提供说明。根据相关技术的光波导装置70有PLC 71和安装到PLC 71上的LD 72。 PLC 71包括光波导部件80，其具有形成在硅衬底73的一部分上的 下部包层81、芯层84和上部包层82;光学元件安装部件90，用于在硅衬 底73上安装LD 72，其中LD 72通过光波导端面87光学地耦合。上部包 层82设置有用于覆盖芯层84的包埋层(embedding layer) 85和叠加在包 埋层85之上的包层86。光波导部件80在硅衬底73上形成有二氧化硅薄膜。在光学元件安装 部件90上，硅衬底73上的部分二氧化硅薄膜被除去，并且形成了用于装 载LD 72的基座91-94以及对准标记95、 96。基座91-94的高度设计使得 当LD 72安装到其上时，LD 72的有源层74符合光波导部件80的芯层84 的高度。同时，使用对准标记95和96调节平面方向。以圆柱形形成这些 对准标记95和96并且其上表面覆盖金属薄膜。基于芯层84的位置高精确 度地调节对准标记95和96上表面的圆心。此外，形成有如圆环切削模的 金属式样的对准标记75和76同样形成在LD 72的背面(外侧(epi-side) 表面)上。根据有源层74的位置高精确度地调节对准标记75和76上表面 的圆心。通过从硅衬底73的背面侧发射出红外线并从上方通过CCD (电 荷耦合器件)监视透射光，使对准标记95、 96与对准标记75、 76相互重 叠。因为仅在金属部件处屏蔽红外线，所以可以产生LD 72与PLC 71之 间的标记图像。PLC 71侧的对准标记75、 76的位置与LD 72侧的对准标 记95、 96的位置分别相对于芯层84和有源层74被高精确度的确定。因 此，可以通过在两个标记的圆心相互匹配的位置装载LD 72使平面方向的 光轴对准。图8为图7的光波导装置封装之后的截面图。在下文中将会参考图7 和图8描述相关技术的要点。通常地，LD72通过光波导端面87与PLC71耦合，光波导端面87是 通过RIE (反应离子蚀刻)形成的。此时，在平行于硅衬底73蚀刻出来的 表面与通过蚀刻逐渐形成的光波导端面87间的交叉点的邻近区域趋向于 有低的压力。因此，蚀刻气体不能挥发并趋向于停留在哪里。结果，反应 产物膜(例如碳氟聚合物膜)变得容易产生，因此下部包层81的端面81a 形成为斜面。以这种方式形成的光波导端面87最后变为有轻微倾斜的形 状(下部变的突出)。由于以下原因，这种趋势变得更加显著。 一般地，几乎没有实施掺杂 的纯薄膜(例如，NSG:无掺杂硅酸盐玻璃)被用于下部包层81，并且在 较高的温度(大约1000摄氏度)实施热处理。这是因为有必要将上部包 层82形成为有足够高的软化点的膜，使得在形成下部包层81之后为形成
芯层84和上部包层82而实施热处理时，芯层84等不会渗入下部包层 81。同时，上部包层82需要为有相对低的软化温度的薄膜，以便没有空 隙地包埋形成的芯层84。因此，使用了掺有杂质的薄膜(例如，BPSG: 硼磷硅玻璃)，并且在相对低的温度(850摄氏度)实施热处理。一般地，对薄膜实施的这些热处理的温度之间的关系与通过RIE等在 薄膜上执行干法蚀刻的蚀刻速率之间的关系是一致的。就是说，以更高温 度进行了热处理的薄膜变为有微晶(miimte crystalline)结构，因此变得更难 以被干法蚀刻。就是说，通过RIE对于下部包层81的蚀刻速率变得比对 于上部包层82和芯层84的蚀刻速率更慢。结果，下部包层81的端面81a 的蚀刻时间延长了，因此更容易受反应产物薄膜的影响。因此，相比于比 上部包层82和芯层84的蚀刻面，下部包层81的端面81a趋向于有更大的 倾斜。以这种方式形成的光波导端面87不是完美地垂直于硅衬底73。更确 切地说，光波导端面87的上部包层82的部分是几乎垂直的，但是下部包 层部分81变的稍微地倾斜。同时，LD72的光发射端面77为平的，并且 以几乎垂直于硅衬底73的形式耦合于光波导端面87。就是说，即使试图 通过尽量抑制它们之间的缝隙来试图让二者相互匹配以达到增加光学耦合 效率的目的，但是LD72首先与下部包层部分81的端面81a的斜面接触。 因此，在它们之间产生了缝隙D，因此这两个端面不能够比缝隙D靠得更 近了。发明内容本发明的示例性实施例提供了一种PLC等，其能够通过将光学元件与 光波导部件没有缝隙地耦合改进光学耦合效率。根据本发明示例性实施例的PLC包括光波导部件，具有形成在衬底 的一部分上的下部包层，芯层和上部包层；和光学元件安装部件，用于在 所述衬底上安装光学地耦合于所述光波导部件的端面的光学元件。在所述 光波导部件的端面，下部包层的端面相对于所述芯层的端面和所述上部包 层的端面向远离所述光学元件的方向凹陷。
根据本发明另一个示例性实施例的光波导装置包括根据本发明的PLC和安装到所述PLC上的光学元件。根据本发明另一个示例性方面的PLC制作方法为一种制作PLC的方 法，所述PLC包括光波导部件，其具有形成在衬底的一部分上的下部包 层，芯层和上部包层；和光学元件安装部件，用于在所述衬底上安装光学 地耦合于所述光波导部件的端面的光学元件。根据本发明的PLC制作方法包括第一步骤，在所述衬底上层叠所述下部包层、所述芯层和所述上部包层；第二步骤，通过使用各向异性蚀刻除去在所述衬底的一部分上形成 的所述下部包层、所述芯层和所述上部包层以形成所述光波导部件和所述 光学元件安装部件；和第三步骤，通过使用蚀刻剂对所述光波导部件的端 面执行湿法蚀刻以使得所述下部包层的端面相对于所述芯层的端面和所述 上部包层的端面向远离所述光学元件的方向凹陷，其中所述蚀刻剂对于所 述下部包层比对于所述芯层和所述上部包层表现出更大蚀刻速率。


图1是示出根据本发明的光波导装置的第一示例性实施例封装前的详 细透视图；图2是图1的光波导装置封装后的截面图；图3示出根据本发明的PLC的制作方法的第一示例性实施例的第一截 面图；图4示出根据本发明的PLC的制作方法的第一示例性实施例的第二截 面图；图5是示出根据本发明的光波导装置的第二示例性实施例封装前的详 细透视图；图6是示出根据本发明的光波导装置的第三示例性实施例封装前的详 细透视图；图7是示出根据相关技术的光波导装置封装前的详细透视图； 图8是示出图7的光波导装置封装之后的截面图。
具体实施方式
图1是示出根据本发明的光波导装置的示例性实施例封装前的详细透 视图。图2为图1的光波导装置封装后的截面图。以下将会参考图1和图2进行说明。相同的参考标号被用在与图7和图8中的元件相同的元件 上，而省略对其的解释。根据此示例性实施例的光波导装置IO包括示例性实施例的PLC 11和 作为安装到PLC 11上的光学元件的LD72。 PLC 11包括光波导部件20和 光学元件安装部件90。光波导部件20有形成在作为衬底的硅衬底73的一 部分上的下部包层21、芯层24和上部包层22。光学元件安装部件90有 装载在硅衬底73上的LD 72，其中LD 72光学地耦合于作为光波导20的 端面的光波导端面27。在光波导端面27，下部包层21的端面21a相对于 芯层24的端面24a和上部包层22的端面22a向远离LD 72的方向凹陷。 上部包层22设置有覆盖芯层24的包埋层25和重叠在包埋层25上的包层 26。下面，将要描述根据示例性实施例的PLC 11和光波导装置10的功能 和效果。在光波导端面27，下部包层21的端面21a相对于芯层24的端面 24a和上部包层22的端面22a向远离LD 72的方向凹陷。因此，当通过使 LD 72靠近光波导端面27以安装LD 72时，LD 72不会首先接触下部包层 21的端面21a。因此，如图2所示，LD 72可以没有缝隙地与光波导部件 20耦合，因此，可以改善光学耦合效率。图3和图4是示出图1中示出的PLC的制作方法的第一示例性实施例 的截面图。此示例性实施例为制作图1中示出的PLC的方法。因此，在下 文中将参考图1到图4提供解释。此示例性实施例为制作图1中示出的PLC的方法。PLC 11包括光波 导部件20和光学元件安装部件90。光波导部件20有形成在硅衬底73的 一部分上的下部包层21、芯层24和上部包层22。光学元件安装部件90 有装载到硅衬底73上的LD72， LD72光学地耦合于光波导端面27。在光 波导端面27，下部包层21的端面21a相对于芯层24的端面24a和上部包 层22的端面22a向远离LD 72的方向凹陷。
根据此示例性实施例的制作方法，其特征为包括以下描述的第一步骤、第二步骤和第三步骤。在第一步骤中，将下部包层21、芯层24和上 部包层22分别层叠在硅衬底73上(图3中的步骤A、 B和C)。在第二 步骤中，通过使用各向异性干法蚀刻将硅衬底73上的下部包层21、芯层 24和上部包层22的一部分除去，以形成光波导部件20和光学元件安装部 件90 (图3中的步骤D和图4中的步骤E)。在第三步骤中，通过使用蚀 刻剂对光波导端面27实施湿法蚀刻，其中蚀刻剂对下部包层21表现出相 比于对芯层24和上部包层22更大的蚀刻速率，以便使得下部包层21的端 面21a相对于芯层24的端面24a和上部包层22的端面22a向远离LD 72 的方向凹陷(图4中步骤F)。当在第二步骤中通过使用各向异性干法蚀刻将下部包层21、芯层24 和上部包层22除去时，在平行于硅衬底蚀刻出来的表面与通过蚀刻逐渐 形成的光波导端面87间的交叉点的邻近区域趋向于有低的压力。因此， 蚀刻气体不能挥发并趋向于停留在那里。结果，反应产物薄膜很容易形成 在由蚀刻最后出现的下部包层的端面21a上，因此端面21a形成为斜面。 一般地，微晶薄膜(miimtefilm)被用作下部包层21，以使芯层24不会渗 入。因此，其干法蚀刻速率慢。这帮助下部包层21的端面21a的斜面形状 形成。就是说，下部包层21的端面21a相对于芯层24和上部包层22的端 面向接近LD 72的方向突出。因此，在第三步骤中，通过使用蚀刻剂对光波导端面27实施湿法蚀 刻，其中蚀刻剂对下部包层21表现出相比于对芯层24和上部包层22更大 的蚀刻速率。通过这样，下部包层21的端面21a变得比芯层24的端面 24a和上部包层22的端面22a向远离LD 72的方向更加凹陷。因此，当通 过将LD 72靠近光波导端面27以安装LD 72时，LD 72不会首先与下层包 层21的端面21a接触(图4中的步骤G)。因此，可以没有缝隙地耦合 LD72与光波导部件20，因此可以提高光学耦合效率。下面，将会描述示例性实施例的功能。接下来，基于氢氟酸的水溶液 被统称作"氢氟酸"。构造光波导部件20的硅薄膜可以由氢氟酸蚀刻。掺杂硼的二氧化硅 薄膜表现出对氢氟酸的高蚀刻抗性，也就是说，其很难被蚀刻。当比较BPSG与NSG时，NSG比BPSG蚀刻得更快。此蚀刻速率比(蚀刻选择 比)取决于硼的含量和薄膜的热处理温度变化。但是， 一般地，BPSG不 会比NSG蚀刻得更快。当将光波导端面27浸入基于氢氟酸的蚀刻剂时，这也能被观察到。 就是说，在被浸入蚀刻剂之前，下部包层21相对于上部包层22突出。但 是，在被浸入蚀刻剂一段给定时间或更长时间之后，上部包层22变得相 对于下部包层21突出。通过这样，当将LD 72的光发射端面与光波导端 面27相配时，下部包层21不会变成障碍，因此二者能够没有缝隙地相互親合。图1和图2是示出由被动对准封装制作的光波导装置10的示意图。为 了方便，附图中的芯层24被描绘为简单的直波导。但是，在实际中，它 被不同地设计以能够实现各种功能。图1是示出LD 72安装到PLC 11之 前的示意图，图2为封装后沿芯层24取的截面图。如图4中步骤E所 示，如上所述光波导端面27不能完美地垂直于硅衬底73，并且其处于下 部包层21侧比上部包层22侧更突出的斜面形状。因此，不能在这种状态 下没有缝隙地将LD 72的光发射端面77完全地耦合于光波导端面27。因此，由氢氟酸蚀刻的速率比下部包层21更慢的薄膜被用做上部包 层22，并且在光波导端面27暴露之后被浸入氢氟酸中。通过这样，可以 如图4中的步骤F所示选择性地蚀刻下部包层21侧。结果，至少在有源 层74的暴露端面和芯层24的暴露端面，LD 72的光发射端面77和光波导 端面27可以被没有缝隙地耦合。首先，对A到F的每个步骤详细描述。在下文中，以氢氟酸缓冲液作 为执行湿法蚀刻的优选蚀刻剂而反应离子蚀刻作为优选的各向异性干法蚀 刻方法来进行说明。但是，只要能达到相同效果，蚀刻剂和蚀刻类型不限 于这些。 (步骤A)首先，通过与典型的光波导制作方法相同的工序，在硅衬底73上形 成下部包层21，之后在其上形成芯层24，并且通过光刻和RIE将芯层24
处理为指定的形状。其后，沉积用于包埋处理过的芯层24的包埋层25， 并且经退火将芯层24包埋起来。这里注意，有相对高软化点的NSG薄膜 被用做下部包层21，使得在退火时芯层24不会渗入。同样，有相对高软 化点的SiON薄膜被用做芯层24，使它不会因为退火而变形。同时，包埋 层25需要具有回流特性，因此有低软化点的BPSG薄膜被用做包埋层。 (步骤B)随后，通过光刻形成光刻胶薄膜28，并且通过RIE在LD72将要装载 的部分去除下部包层21和包埋层25。这里，预先设计芯层24以使其不会 到达由除去而暴露的端面。 (步骤C)之后，形成上部包层22的包层26。与包埋层25相同的BPSG薄膜也 被用于包层26。该包层26最终还用作基座91到94，从而唯一地确定薄 膜厚度。就是说，膜厚度被确定为，当LD 72被安装到基座91到94上 时，使得有LD 72的有源层74的中心轴匹配于光波导部件20的芯层24的 中心轴。如果期望将包埋层25的膜厚度与包层26的膜厚度的和针对光波 导的特性而设定为指定值或者更多，则可以调节包埋层25的膜厚度。就 是说，为了使包层26变薄以降低基座91到94的高度，包埋层25的厚度 可以被变厚。在形成包层26之后，按需要进行退火。 (步骤D)随后，通过光刻形成光刻胶薄膜29，并通过RIE形成基座91到94、 对准标记95、 96和光波导端面27 (步骤E)。这里，芯层24还被预先设 计为使其不会到达由蚀刻暴露的光波导端面27。 (步骤F)之后，在保留光刻胶29的同时，将这些浸入例如BHF的蚀刻剂中。 此时，NSG薄膜的蚀刻进展得更快，对于BHF而言，所述NSG薄膜具有 比BPSG薄膜和SiON薄膜更快的蚀刻速率。结果，只有光波导端面27的 下部包层21部分更加凹陷。如下决定此时执行浸入的时间。首先，实验上地或理论上地获得蚀刻 剂对于下层包层21、芯层24、包埋层25和包层26的蚀刻速率。之后，
基于这些蚀刻速率，计算出芯层24暴露在光波导端面27上所需要的时间 和光波导端面27上的下部包层21部分相对于上部包层22凹陷预定量所需 的时间。这些计算的时间为浸入时间。通过考虑浸入时间，设计在步骤E 中从暴露的光波导端面27到芯层24的端面24a的凹陷量。此外，因为外 周边部分被蚀刻，所以基座91到94和对准标记95、 96的尺寸变得更小。 因此，也通过考虑这种因素而设计它们的尺寸。 (步骤G)随后执行其他所需步骤，例如金属(例如电极)的图案化以及在电极 和硅衬底之间提供绝缘的氧化层的钝化，尽管未示出。从而，完成PLCll 的平台。最后，通过被动对准封装将LD 72安装到PLC 11上以完成光波 导装置10。作为根据本发明的示例性优点，在光波导部件的端面上，下部包层的 端面相对于芯层的端面和上部包层的端面以远离光学元件的方向凹陷。因 此，当通过将光学元件靠近光波导部件的端面以安装光学元件时，光学元 件不会首先与下部包层的端面接触。因此，可以没有缝隙地将光学元件与 光波导部件耦合，因此可以提高光学耦合效率。图5是示出根据本发明的光波导装置的第二实施例封装前的详细透视 图。下文中将参考附图提供解释。将相同的参考标号应用于与图1中相同 的组件，并且省略对其解释。根据此示例性实施例的光波导装置30包括示例性实施例的PLC 31和 安装到PLC 31上的LD 72。 PLC 31包括光波导部件40和光学元件安装部 件90。光波导部件40有形成在硅衬底73的一部分上的下部包层41、芯 层44和上部包层42。光学元件安装部件90有装载到硅衬底73上的LD 72，其中LD 72将要光学地在光波导端面47耦合。在光波导端面47，上部包层42的端面42a有第一端面42b、 42c和第 二端面42d。端面42b和42c与芯层44的端面44a在相同的平面上或几乎 在相同的平面上。端面42d在芯层44的端面44a的外围，并且相对于芯层 44的端面44a以远离LD 72的方向凹陷进去。就是说，当从上面观察时， 上部包层42的端面42a为U字型。上部包层42设置有覆盖芯层44的包
埋层45和叠加在包埋层45之上的包层46。在上面图4的步骤F中描述的湿法蚀刻步骤中，存在着芯层44的蚀 刻速率与上部包层42的蚀刻速率之间的区别不能忽视的情况。就是说， 取决于材料组合和光波导的制作条件、蚀刻剂类型和蚀刻条件(温度、时 间等)等，上部包层42的蚀刻速率变得比芯层44的蚀刻速率大了太多， 而不能忽视。在这种情况下，通过湿法蚀刻，芯层44变得相对于上部包 层42突出。因此，当安装LD72时，LD 72或者突出的芯层44可能会因 为LD 72的有源层74直接地紧靠芯层44的端面44a而损坏。因此，此实施例的PLC31使用了以下结构。在光波导端面47上有 芯层44的端面44a和上部包层42的端面42b、 42c，上部包层42的端面 42d，下部包层41的端面41a，下部包层41的端面41b，它们的位置离 LD72从近到远。因此，当通过将LD72靠近光波导端面47以对其进行安 装时，LD 72不会首先与下部包层41的端面41a接触。因此，LD72可以 没有缝隙地与光波导部件40耦合，因此可以提高光学耦合效率。在这 里，LD 72不仅与芯层44的端面44a而且还与下部包层42的端面42b、 42c首先接触，因此可以分散LD 72与光波导端面47接触时的冲击。由 此，可以防止LD 72的光学耦合部件与芯层44的端面44a接触而受到损 伤。可以根据材料组合和光波导的制作条件、蚀刻剂类型和蚀刻条件(温 度、时间等)等广泛地设计这些结构。此外，在此示例性实施例中，当从光波导端面47侧观察时，芯层44 的端面44a被夹在中间，形成了上部包层42的两个端面42b和42c。因 此，即使作为LD 72的光耦合部件的光发射端面77有平的表面，并在这 个平的表面不平行于光波导端面47的情况下将LD 72靠近光波导端面 47, LD 72也不会首先与芯层44的端面44a形成接触，而是会与上部包层 42的两个端面42b和42c其中之一形成接触。因此，可以更可靠地避免通 过与芯层44的端面44a接触而造成的LD 72的光耦合部件的损伤。不必 说，为简单地避免这种损伤，芯层44的端面44a可以相对于上部包层42 的端面42b、 42c以远离LD 72的光发射端面77的方向更加凹陷。只要可以达到它们的功能，可以任意地设置上部包层42的端面42b、42c的形状和数量。例如，当从光波导端面47侧观察时，可以通过将芯层 44的端面44a夹在中间提供一个端面或3个或更多端面。下面，将集中在图3与图4的制作方法之间的区别点来描述PLC 31 的制作方法。以下的第二步骤和第三步骤对应于图3和图4中示出的第二 步骤和第三步骤。首先，在第二步骤中，当通过RIE除去硅衬底73上的下部包层41、 芯层44和上部包层42的一部分时，包括芯层44的光波导端面47的中央 部分相对于其周边部分向远离LD 72的方向凹陷。就是说，当从上面看 时，用在RIE中的光刻胶薄膜形成为U字型。光刻胶薄膜的形状(凹陷部 分的尺寸)与在第三步骤中浸入蚀刻剂中的时间紧密相关，因此己经预先 对其适当地设计。此外，在第三步骤中，使用对于上部包层42表现出比对于芯层44更 大的蚀刻速率的蚀刻剂以便使得上部包层42的端面42b、 42c在周边部分 更靠近芯层44的端面44a，并且使上部包层42的端面42d相对于芯层44 的端面44a以远离LD 72的方向凹陷。如下决定此时执行浸入的时间。首先，实验上地或理论上地获得下部 包层41、芯层44、包埋层45和包层46的蚀刻剂的蚀刻速率。之后，基 于这些蚀刻速率，计算出芯层44暴露在光波导端面47上所需要的时间， 光波导端面47中的下部包层41部分相对于上部包层42凹陷预定量所需的 时间，以及上部包层42的端面42b、 42c与芯层44的端面44a在一个平面 或基本在一个平面上所需要的时间。所计算的时间为浸入时间。因此，在光波导端面47上有芯层44的端面44a和上部包层42的端 面42b、 42c，上部包层42的端面42d，下部包层41的端面41a，下部包 层41的端面41b，它们的位置离LD 72从近到远。图6是示出根据本发明的光波导装置的第三实施例封装前的详细透视 图。在下文中将参考附图提供解释。将相同的参考标号应用于与图1中相 同的组件，并且省略对其解释。根据此示例性实施例的光波导装置50包括示例性实施例的PLC 51和 作为光学元件安装到PLC 51上的LD 72。 PLC 51包括光波导部件60和光
学元件安装部件90。光波导部件60有形成在硅衬底73的一部分上的下部 包层61、芯层64、 68、 69和上部包层62。光学元件安装部件90有装载 到硅衬底73上的LD 72，其中LD 72将要光学地在光波导端面67耦合。芯层64为光学地耦合于LD 72的第一芯层。芯层68和69为不与LD 72光学地耦合的第二芯层。在光波导端面67上，芯层64、 68、 69的端面 64a、 68a和69a在相同平面上或几乎在相同平面上，并且这些端面的每个 都相对于上部包层62的端面62a向接近LD 72的方向突出，其中上部包层 62的端面62a在端面64a、 68a和69a中每个的周围。就是说，当从上面观 察时，芯层64、 68、 69的三个端面64a、 68a和69a中的每个都为向光学 元件安装部件90凸出的形式。上部包层62设置有覆盖芯层64的包埋层 65和重叠在包埋层65之上的包层66。在图4的步骤4中描述的湿法蚀刻步骤中，存在芯层64的蚀刻速率与 上部包层62的蚀刻速率之间的区别不能忽视的情况。就是说，取决于材 料组合和光波导的制作条件、蚀刻剂类型和蚀刻条件(温度、时间等) 等，上部包层62的蚀刻速率变得比芯层64的蚀刻速率大了太多而不能忽 视。在这种情况下，通过湿法蚀刻，芯层64变得相对于上部包层62突 出。因此，当安装LD72时，LD72或者突出的芯层64可能会因为LD72 的有源层74直接地紧靠芯层64的端面64a而损坏。因此，此示例性实施例的PLC 51使用了以下结构。在光波导端面67 上有芯层64、 68、 69的端面64a、 68a和69a，上部包层62的端面 62a，下部包层61的端面61a，它们的位置离LD 72从近到远。因此，当 通过将LD 72靠近光波导端面67以对其进行安装时，LD 72不会首先与下 部包层61的端面61a接触。因此，LD72可以没有缝隙地与光波导部件60 耦合，因此可以提高光学耦合效率。在这里，LD 72不仅与作为第一芯层 的芯层64的端面64a，而且与作为第二芯层的芯层68、 69的端面68a、 69a首先接触，因此，可以分散LD 72与光波导端面67接触时的冲击。由 此，可以防止LD 72的光学耦合部件与芯层64的端面64a接触而受到损 伤。可以根据材料组合和光波导的制作条件、蚀刻剂类型和蚀刻条件(温 度、时间等)等广泛地设计这些结构。 此外，在此示例性实施例中，通过将芯层64的端面64a夹在中间形成 了作为第二芯层的芯层68、 69的端面68a、 69a。因此，即使作为LD 72 的光耦合部件的光发射端面77有平的表面，并在这个平的表面不平行于 光波导端面67的情况下将LD 72靠近光波导端面67， LD 72也不会首先 与芯层64的端面64a形成接触，而是会与芯层68、 69的端面68a、 69a其 中之一形成接触。因此，可以更可靠地避免通过与芯层64的端面64a接触 而造成的LD 72的光耦合部件的损伤。不必说，为简单地避免这种损伤， 芯层64的端面64a可以相对于芯层68、 69的两个端面68a、 69a以远离 LD 72的光发射端面77的方向更加凹陷。只要可以达到它们的功能，可以任意地设置芯层68、 69的端面68a、 69a的形状和数量。例如，可以通过当从光波导端面67侧观察时将芯层64 的端面64a夹在中间提供一个端面或3个或更多端面。下面，将集中在图3与图4的制作方法之间的区别点来描述PLC 51 的制作方法。以下的第一步骤和第三步骤对应于图3和图4中示出的第一 步骤和第三步骤。首先，在第一步骤中，以相同材料同时形成了作为第一芯层的芯层64 和作为第二芯层的芯层68、 69。对于这个步骤，可以简单地改变第一步骤 中曝光光刻胶薄膜的掩膜。在蚀刻芯层时使用该光刻胶薄膜。此外，在第三步骤中，使用对于上部包层62表现出比对于芯层64、 68、 69更大的蚀刻速率的蚀刻剂，使得芯层64、 68、 69的端面64a、 68a、 69a在相同平面上或几乎在相同平面上，并且端面64a、 68a、 69a的 相对于上部包层62的端面62a向接近LD 72的方向突出。第三步骤中的蚀 刻速率关系为芯层64、 68、 69<上部包层62<下部包层61。如下决定浸入到蚀刻剂中的时间。首先，实验上地或理论上地获得蚀 刻剂对于下部包层61、芯层64、 68、 69、包埋层65和包层66的蚀刻速 率。之后，基于这些蚀刻速率，计算出芯层64、 68、 69暴露在光波导端 面67上所需要的时间和光波导端面67中的下部包层61部分相对于上部包 层62凹陷预定量所需的时间。所计算的时间为浸入时间。因此，在第三步骤之后的光波导端面67上有芯层64、 68、 69的端
面64a、 68a和69a，上部包层62的端面62a，下部包层61的端面61a，它 们的位置离LD 72从近到远。虽然以上参考每个示例性实施例描述了本发明，但是本发明不限于这 些示例性实施例。本领域的技术人员想到的各种改变和修改都可以实施于 本发明的结构和细节。此外，应该理解，本发明也包括对于每个示例性实 施例中描述的结构的一部分或全部的结合。本申请基于申请于2007年9月28日的日本专利申请No. 2007-255202 并要求其优先权，并将其公开内容通过引用方式全部结合在这里。权利要求
1. 一种平面光波线路，包括光波导部件，具有形成在衬底的一部分上的下部包层、芯层和上部包层；和光学元件安装部件，用于在所述衬底上装载光学元件，所述光学元件光学地耦合于所述光波导部件的端面，其中，在所述光波导部件的端面，所述下部包层的端面相对于所述芯层的端面和所述上部包层的端面向远离所述光学元件的方向凹陷。
2. 根据权利要求1所述的平面光波线路，其中，所述芯层包括光学地耦合于所述光学元件的第一芯层，以及不与所述光学元件光学地耦合的第二芯层；并且在所述光波导部件的端面，相对于所述第一芯层和所述第二芯层的端 面周边的所述包层的端面，所述第一芯层和所述第二芯层的端面向接近所 述光学元件的方向突出。
3. 根据权利要求2所述的平面光波线路，其中，所述第二芯层与所述 第一芯层一起形成在所述下部包层上，并且当从所述光波导部件的端面观 察时将所述第一芯层夹在中间，从而形成至少两个第二芯层。
4. 根据权利要求1所述的平面光波线路，其中，在所述光波导部件的 端面，所述上部包层的端面有第一端面和第二端面，所述第一端面和所述 第二端面在所述芯层的端面周边，并相对于所述芯层的端面以远离所述光 学元件的方向凹陷。
5. —种光波导装置，包括平面光波线路和安装在所述平面光波线路上 的光学元件，其中所述平面光波线路包括光波导部件，其具有形成在衬底的一部分上 的下部包层，芯层和上部包层；和光学元件安装部件，用于在所述衬底上 安装光学元件，所述光学元件光学地耦合于所述光波导部件的端面；和在所述光波导部件的端面，所述下部包层的端面相对于所述芯层的端 面和所述上部包层的端面向远离所述光学元件的方向凹陷。
6. —种平面光波线路的制作方法，所述平面光波线路包括光波导部 件，其具有形成在衬底的一部分上的下部包层，芯层和上部包层；和光学 元件安装部件，用于在所述衬底上安装光学元件，所述光学元件光学地耦 合于所述光波导部件的端面，所述方法执行第一步骤，在所述衬底上层叠所述下部包层、所述芯层和所述上部包层；第二步骤，通过使用各向异性蚀刻除去在所述衬底的所述部分上形成 的所述下部包层、所述芯层和所述上部包层，以形成所述光波导部件和所 述光学元件安装部件；和第三步骤，通过使用蚀刻剂对所述光波导部件的端面执行湿法蚀刻， 使得所述下部包层的端面相对于所述芯层的端面和所述上部包层的端面向 远离所述光学元件的方向凹陷，所述蚀刻剂对于所述下部包层比对于所述 芯层和所述上部包层表现出更大的蚀刻速率。
7. 根据权利要求6所述的平面光波线路的制作方法，其中 在衬底上层叠所述下部包层、所述芯层和所述上部包层的步骤中，作为所述芯层，用相同的材料同时形成第一芯层和第二芯层，所述第一芯层 光学地连接于所述光学元件，所述第二芯层不与所述光学元件光学地连 接；和在使得所述下部包层的端面相对于所述芯层的端面和所述上部包层的 端面向远离所述光学元件的方向凹陷的步骤中，通过使用对于所述上部包 层表现出比对于所述芯层更大的蚀刻速率的蚀刻剂作为所述蚀刻剂，使所 述第一芯层和所述第二芯层的端面相对于所述上部包层的端面向接近所述 光学元件的方向突出。
8. 根据权利要求7所述的平面光波导线路的制作方法，其中， 在衬底上层叠所述下部包层、所述芯层和所述上部包层的步骤中，通过当从所述光波导部件的端面观察时将所述第一芯层夹在中间形成至少两 个第二芯层。
9. 根据权利要求6所述的平面光波导线路的制作方法，其中 在形成所述光波导部件和所述光学元件安装部件的步骤中，当通过使用各向异性蚀刻除去在所述衬底的所述部分上形成的所述下部包层、所述 芯层和所述上部包层时，包括所述芯层的所述光波导部件的端面的中央部 分相对于其周边部分以远离所述光学元件的方向凹陷；并且在使得所述下部包层的端面相对于所述芯层的端面和所述上部包层的 端面向远离所述光学元件的方向凹陷的步骤中，通过使用对于所述上部包 层表现出比对于所述芯层更大的蚀刻速率的蚀刻剂作为所述蚀刻剂，使得 所述上部包层的端面在所述周边部分靠近所述芯层的端面，并且所述上部 包层的端面在所述中央部分相对于所述芯层的端面以远离所述光学元件的 方向凹陷。
全文摘要
本发明提供了平面光波线路及其制作方法和光波导装置，所述平面光波线路能够通过将光学元件与光波导部件没有缝隙地耦合以改进光学耦合效率。该平面光波线路包括光波导部件和光学元件安装部件。光波导部件包括形成在作为衬底的硅衬底的一部分上的下部包层、芯层和上部包层。光学元件安装部件有安装到硅衬底上的LD，其在作为光波导端面的光波导端面光学地耦合。在光波导端面，下部包层的端面相对于芯层的端面和上部包层的端面向远离LD的方向凹陷。
文档编号G02B6/136GK101398512SQ20081016597
公开日2009年4月1日 申请日期2008年9月27日 优先权日2007年9月28日
发明者渡边真也 申请人:日本电气株式会社