专利名称：具有静电放电保护结构的光刻掩模版的制作方法
具有静电放电保护结构的光刻掩模版本申请要求于2008年10月31日提交的美国专利申请12/263,413的优先权。
背景技术：
本发明涉及光刻掩模版(photolithographic reticle)，并且更特别地涉及具有静电放电保护结构的掩模版。集成电路包含导电线和半导体器件结构的图案。这些图案化结构的宽度通常小于一微米。这类窄特征是利用光刻半导体制造技术加工的。在典型光刻工艺中，被称为光刻掩模版(photolithographic reticle)或光掩模 (photomask)的模板被用于将紫外光射线的图案压印到半导体晶片的表面上。图案化的紫外光被用于在晶片表面上的光敏光刻胶层中形成对应的图案。随后的工艺步骤被用于将光刻胶图案压印到下衬材料层上。例如，图案化的光刻胶层可以被用作蚀刻掩模以便蚀刻绝缘体层或金属层。图案化的光刻胶层也可以被用作注入掩模。现代光刻使用步进-重复(st印-and-r印eat)平版印刷技术，其中晶片的一些部分被一次曝光一个。步进-重复光刻工具包含紫外光光源和聚焦光学器件。在操作过程中， 期望的光刻掩模版被插入步进-重复工具中的支架内。然后该步进-重复工具被用于将掩模版的图案重复地投射到半导体晶片的表面上。掩模版通常是由透明熔融石英衬底形成的。熔融石英在通常用于半导体制造操作中的短波长光下是透明的。通过沉积并图案化一层金属如铬合金来在熔融石英上形成不透明结构。在步进-重复光刻工具中，形成在熔融石英衬底的表面上的图案化铬合金(铬) 结构被用于选择性地阻挡紫外光并由此在半导体晶片上形成期望的光图案。熔融石英是不导电的，从而有可能在掩模版表面上的铬合金层中显现出静电荷。 电荷可能由于操作者的处理而随时间积累。例如，操作者可能使其手指拂过掩模版的表面或其支架，或者可能将掩模版带到带电物体附近。静电荷也可能在掩模版清洁和掩模版检查操作等操作过程中产生。即使当被安装在步进-重复工具内时，掩模版也受到电场和静电荷源的影响。随着掩模版上的静电荷电量积累，由于静电放电事件而对掩模版造成损伤的风险增加。特别是在相对金属结构之间具有窄缝隙的掩模版上，存在弧光放电的风险。放电事件可能通过蒸发或熔化掩模版上的铬合金而损伤掩模版。当在步进-重复工具中使用已经以此方式被损伤的掩模版时，该损伤可能导致布局错误。用受损掩模版加工的集成电路可能因此不能正确地起作用。因此可能期望能够提供改进的方式来防止对在加工集成电路中所用的光刻掩模版的静电放电损伤。
发明内容
本发明提供具有静电放电保护特征的光刻掩模版。光刻掩模版可以由透明衬底如熔融石英上的金属结构如铬合金结构形成。在半导体加工操作过程中，掩模版可以被用在光刻工具如步进-重复平版印刷工具中。该掩模版可以被用于图案化集成电路上的层。掩模版上的一些金属结构对应于当在步进-重复平版印刷工具中使用该掩模版时加工的集成电路上的晶体管和其他电子器件。这些金属器件结构可能易于被使用该掩模版过程中积累的静电荷损伤。例如，掩模版器件结构可以包含无金属环。如果静电荷在掩模版上积累，可能横跨该环形成较大的电场。这一电场可能导致该环附近的掩模版上的一部分金属蒸发或熔化。此类损伤可能导致利用该掩模版加工的集成电路中的制造缺陷。为了防止此类损伤，可以在掩模版器件结构附近形成平衡环结构。平衡环结构可以被构建为比器件结构对静电放电更敏感，从而在静电放电的情况下，损伤被限制在不重要的掩模版部分。例如，平衡环结构可以被形成为在宽度上比附近器件结构环更窄的环。平衡环结构的额外特性例如它们的形状和尺寸也可以被选择以确保这些平衡环结构对静电放电更敏感。平衡环结构不被用于形成集成电路上的电路，但是可以帮助确保适应半导体加工设计规则。例如，平衡环结构可以帮助设计者遵守设计规则，这些设计规则确保多个特征不以可能不利地影响操作如蚀刻和化学机械抛光的方式被隔离开。通过附图以及下面对优选实施例的详细描述，本发明的更多特征、其本质和各种优点将变得更见明显。
图1是根据本发明的实施例可以使用光刻掩模版来加工集成电路的光刻步进-重复工具的示意图。图2是根据本发明的实施例与使用掩模版加工半导体器件有关的示例步骤的流程图。图3是已经被静电放电事件损伤的一部分掩模版的顶视图。图4是已经提供有平衡模块以满足设计规则要求的常规掩模版的顶视图。图5是用于设计集成电路并利用掩模版加工这些电路的常规步骤的流程图。图6是根据本发明的实施例具有静电放电保护平衡环结构的一部分示例掩模版的顶视图，这些静电放电保护平衡环结构帮助掩模版免受由静电放电事件造成的损坏，同时确保设计规则的适应性。图7、8和9是根据本发明的实施例具有正方形轮廓和可变宽度缝隙的示例平衡环结构的顶视图。图10是根据本发明的实施例具有120°内角的示例性六边形平衡环结构的顶视图。图11是根据本发明的实施例具有108°内角的示例性五边形平衡环结构的顶视图。图12是根据本发明的实施例显示平衡环结构的内部如何具有四个直角的示例性正方形平衡环结构的顶视图。图13是根据本发明的实施例具有三个60°内角的示例性三角形平衡环结构的顶视图。图14是根据本发明的实施例具有五个36°内角的示例性五角星形平衡环结构的顶视图。
图15是根据本发明的实施例显示与掩模版上的平衡环结构相关的电场如何随着环宽度而变化的图表。图16是根据本发明的实施例显示与掩模版上的平衡环结构相关的电场如何随着平衡环结构的内角大小而变化的图表。图17是根据本发明的实施例显示与掩模版上的平衡环结构相关的电场如何受到平衡环结构的内部面积影响的图表。图18是根据本发明的实施例具有三角形状和不同大小内角的示例性平衡环结构的顶视图。图19是根据本发明的实施例具有矩形形状和不等宽度侧边的示例性平衡环结构的顶视图。图20是根据本发明的实施例具有不等内角和不同宽度及长度的环段示例性三角形平衡环结构的顶视图。图21是根据本发明的实施例显示可以如何通过选择给定的平衡环结构制造工艺来改变平衡环结构对静电放电事件的敏感度。图22是根据本发明的实施例与使用具有平衡环结构的掩模版相关的示例行步骤的流程图。
具体实施例方式本发明涉及半导体加工技术，并且更特别地涉及适用于加工集成电路的光刻掩模版。这些掩模版可以包括帮助它们抵抗来自静电放电事件的损坏并且帮助掩模版遵守半导体加工设计规则的结构。此类掩模版可以被用于以较小的掩模版导致的加工误差可能性来加工集成电路。任何适当的集成电路都可以使用掩模版来加工。可以使用掩模版加工的集成电路的示例包括专用集成电路、电可编程及掩模可编程的可编程逻辑器件集成电路、数字信号处理器、微处理器、微控制器和存储器芯片。在半导体加工工艺中使用掩模版的过程中，紫外光穿过掩模版。这些掩模版形成用于图案化集成电路结构的紫外光图案。典型的掩模版具有透明衬底层和图案化的不透明层。透明衬底可以由在紫外波长下透明的材料如熔融石英形成。不透明层可以由在紫外波长下不透明的材料形成。通常不透明层是由金属如铬合金(铬)形成的。可以使用任何适当加工技术来形成这些掩模版。例如，沉积的铬合金层可以使用平版印刷技术(例如深紫外平版印刷、电子束平版印刷等)来图案化。在典型制造环境中，掩模版被用在步进-重复平版印刷工具中。步进-重复平版印刷工具可以用于在加工集成电路管芯的晶片的工艺过程中重复地曝光半导体晶片表面上的光敏材料。步进-重复平版印刷工具中使用的掩模版有时被称为投影掩模，因为步进-重复平版印刷工具从一定距离将掩模版图案投影到半导体晶片上。非接触式平版印刷技术如步进-重复平版印刷中涉及的投影技术一般比接触式平版印刷装置更受欢迎，因为接触式平版印刷倾向于较不适用于生产环境。但是，如果期望，可以向接触式光刻掩模版(通常被称为光掩模或掩模)提供静电放电保护特征。在此作为示例一般描述使用非接触式掩模版来进行步进-重复平版印刷。
在图1中显示一种示例性步进-重复平版印刷工具。步进-重复平版印刷工具如工具10有时被称为步进器(St印per)。如图1所示，步进-重复平版印刷工具10可以具有外壳38。光源14可以位于外壳38内。在操作过程中，光源14可以被用于产生光16。光源14可以基于激光器、灯具或产生具有期望波长的光的其他适当部件。由光源14产生的光16的波长可以是436nm、365nm、248nm、193nm或任何其他适当的波长。步进-重复平版印刷工具10可以具有掩模版支架如支架40。各种掩模版如掩模版20可以在半导体制造工艺的不同阶段期间被安装在支架40中。每个掩模版可以包含用于平版印刷操作的适当铬合金图案。光学部件18可以被用于引导光16通过掩模版20并到达半导体衬底M的表面上。衬底M可以是例如硅晶片。在处理过程中，晶片M可以涂覆有光敏材料如光刻胶层 30。光刻胶层30可以被光22曝光。初始时，光22可以被引导到晶片M的某一区域如区域32中。光22已经穿过掩模版20并且带有掩模版20的图案。因此区域32中的光刻胶30通过与掩模版20相关的图案被曝光。在晶片M的这一区域中的光刻胶被曝光之后，晶片M相对于外壳观和光学部件18被移动。在这一新位置，光22被引导到晶片M的区域34中。然后光束22相对于晶片M的位置可以被再次调整，从而晶片M的区域36中的光刻胶30被曝光。以此方式， 图案化光束22的位置可以在晶片M的整个表面上步进。在后续半导体加工步骤(例如蚀刻、沉积、注入等)之后，集成电路将在每个区域中形成。例如，第一集成电路将形成在晶片 24的区域32中，第二集成电路将与晶片M的区域34相关联，并且第三集成电路将由区域 36形成。可以通过控制光束22的位置、通过控制晶片M的位置或者通过对光束22和晶片 24的位置均作出调整来调整光束22相对于晶片M的位置。可以通过调整外壳38和部件如掩模版20和光学元件18的位置来控制光束22的位置。如图1示意性显示，定位装置 28(例如平移平台)可以被附连到外壳38的一部分以定位光束22。如果需要，晶片对可以利用平移平台26或其他适当的定位器来定位。在晶片M已经利用步进-重复平版印刷工具10被曝光之后，可以显影被曝光的光刻胶。然后可以执行后续工艺步骤如蚀刻步骤、材料沉积步骤以及离子注入步骤。在执行了这些工艺步骤之后，可以在晶片M的表面上形成另一层光刻胶。然后可以利用新的掩模版20来曝光晶片24。一旦使用了所有的掩模版图案并且执行了所有期望的工艺步骤，则半导体加工工艺结束。然后可以测试晶片M上的电路。在期望的测试操作之后，晶片M 可以被划分成单独的管芯(die)。这些管芯可以被封装以形成封装的集成电路。与半导体制造期间加工和使用掩模版相关的示例步骤被显示在图2中。在步骤42处，可以制造掩模版。例如，可以使用电子束或深紫外平版印刷技术来制造掩模版。所制造的掩模版包括用于形成期望的集成电路的铬合金图案。每个掩模版可以对应于不同的电路层(例如接触层、多晶硅层、金属层、通孔层等)。在步骤44处，可以检查掩模版的缺陷。例如，铬合金层中可能存在不期望的孔穴或者意外的铬合金沉积物。一些缺陷可以使用修理工具来修正。不能修补的掩模版可以被丢弃。在掩模版通过检查之后，掩模版可以被用于执行光刻操作。特别地，掩模版可以在步骤46处被用于步进-重复平版印刷工具中以根据需要图案化半导体晶片上的层，从而制造期望的集成电路。在步骤48处，可以利用测试器测试制造的集成电路。当集成电路处于晶片形式时或者在集成电路已经被封装之后可以执行测试。在成功测试之后，封装的集成电路可以被安装到印刷电路板上并且在系统中使用 (步骤50)。在操作如图2所示的操作中，掩模版被暴露于静电荷源。掩模版经常在多件设备之间移动。例如，这类设备可以包括加工设备、检查设备和光刻工具。掩模版也可以在存储容器与支架之间移动。 由于掩模版被暴露于这些不同的环境，掩模版可能遇到电荷源。例如，半导体制造工厂的人员可能无意中拂过掩模版的表面(例如被戴手套的手或无尘室衣服拂过)。掩模版也可能被放置在带电设备附近。在这些情况下，静电荷可能沉积在掩模版表面上的铬合金图案中。如果电荷非常均勻地分布，电场积累一般将是最小的。不幸的是，非常均勻的电荷分布很稀少。更典型地，静电荷不均勻地积累。结果，掩模版表面上的一些铬合金结构将比其他部分带更多的电荷。这些静电荷导致横跨不均勻带电的铬合金结构之间的缝隙的电场。由这类型非有意的静电荷积累产生的电场的大小可能是相当可观的。当电场强度变得太大时，掩模版上的铬合金可能被损坏。典型的损坏形式被显示在图3中。在图3的示例中，掩模版部分52具有两种铬合金结构铬合金结构M和铬合金结构56。结构讨和56 被缝隙58分隔开。当静电荷在结构讨和56上积累时，可能横跨缝隙58产生大电场。当结构M与56之间的电场超过临界击穿值时，将发生静电放电事件。这将损坏掩模版。例如，如图3所示，静电放电可能发生在区域62中并且可能导致铬合金从区域64蒸发。铬合金也可能由于静电放电事件而融化或以其他方式在掩模版衬底60上重新分布。在图3的示例中，沉积的铬合金特征66已经在缝隙58中形成了缺陷。为了防止静电放电，可能必须避免小的掩模版缝隙如缝隙58。因为当掩模版金属结构形成具有大面积的岛状时掩模版图案可能特别易于获得静电荷，所以当相邻铬合金区域(例如类似图3中的区域M或56的区域)具有超过特定量的面积时避免小的掩模版缝隙是特别有用的。掩模版加工指南可能规定例如当结构M或56的面积大于4mm2(作为示例)时缝隙58不应具有小于0.35 μ m的宽度。为了避免违反这些指南，布局设计者可能需要预见到需要具有窄缝隙58的掩模版图案的电路设计。这可能导致集成电路性能受到损害。另一种可能的解决方案是在结构M与56之间创建桥接金属结构。虽然这可能降低在相邻区域之间建立的电压差的量值，但该桥接结构可能不被电路设计所允许或者可能降低器件性能。因为具有增大缝隙和桥接结构的掩模版可能导致不可接受的器件性能，可能期望的是能够在不需要依赖这类方案的情况下减小静电放电问题。除了关注来自静电放电事件的损坏，掩模版的设计者还应注意到掩模版图案的布局需遵守已建立的设计规则。这些设计规则被用作半导体加工工艺的指南。如果不遵守给定的半导体加工工艺的设计规则，用该给定的半导体加工工艺加工的集成电路将不能正确工作。为了遵守半导体加工设计规则，布局设计者有时在掩模版设计中引入平衡块 (dummy block)。平衡块是掩模版上的铬合金中的正方形开口。平衡块的存在可以帮助确保在制造过程中遵守设计规则。例如，平衡块可以帮助确保器件特征不是独立的。如果器件特征不被平衡块围绕，可能存在不足的工艺负荷。这可能导致特征被不正确地加工。例如，在蚀刻工艺过程中，当不存在被同时蚀刻的相邻特征时，独立特征可能被过蚀刻。类似地，在化学机械抛光(CMP)操作过程中，独立特征可能被不合适地平坦化。图4中示出已经被提供了平衡块的一部分掩模版。如图4所示，掩模版70可能包括器件区域74。器件区域74可能对应于形成大量晶体管的一部分集成电路。在对应于图 4的掩模版70的集成电路层中，在这些晶体管的周围形成隔离环。该隔离环是通过掩模版 70中的环形缝隙76形成的。缝隙76不被铬合金覆盖并且将铬合金区域72与内部的铬合金区域74隔开。在完成的器件中，晶体管经位于区域74之下并且将通过与掩模版环76相关联的隔离结构被电隔离。因为这一器件区域相对远离其他结构。在区域74附近已经提供了平衡块68。平衡块68是铬合金区域72中的正方形开口，其确保与环76相关联的结构将被正确地加工(例如在蚀刻以及化学机械抛光操作过程中)。平衡块68的存在可以帮助设计者遵守半导体加工设计规则，但是可能不会有助于阻止静电放电对掩模版70的损伤。实际上，在某些情况下，金属区域72的面积的减小可能导致区域72中每单位面积的静电荷量的增加。这可能增加由掩模版70上的电荷积累产生的电压差\-Vc，由此导致增加的静电场以及相应增加的来自静电放电的损坏的可能性。这些问题在图5的流程图中图示说明，其显示加工集成电路的常规步骤。如图5所示，该工艺一般开始于电路设计的规划(步骤78)。逻辑设计者可以使用计算机辅助设计工具来设计电路。这些工具可以产生掩模版上的图案的初始布局(步骤 80)。在步骤82中，设计者可以尝试识别问题区域，如图4中被隔离器件区域74周围的区域。在步骤84处，设计者可以在这些问题区域中添加平衡块68。在步骤86处，可以制造包括平衡块86的掩模版。如果在一些掩模版导电结构上出现太多的静电荷，静电放电(ESD)事件可能发生，导致掩模版损坏(步骤88)。图6中示出可以用于帮助防止静电放电损坏掩模版的示例性布置。如图6所示， 掩模版90可以通过将图案化金属结构放置在衬底如衬底92上来形成。衬底92可以由熔融石英或其他适当的掩模版衬底材料形成。不透明掩模版结构如结构94、96和104可以由铬合金或其他适当材料形成，并且可以在掩模版衬底92的表面上被图案化。在图6的示例中，这些图案包括器件结构100的图案，该器件结构包括围绕电学器件区域96的环98。掩模组中的每个掩模版通常是不同的。一些掩模版被用于在硅晶片表面上形成晶体管和其他器件。其他掩模版被用于形成互联的图案。在图6的示例中，掩模版90具有与隔离结构相关联的环98。环98是无金属的，并且在外金属区域94与内金属区域96之间形成无金属缝隙。与同一掩模组相关的其他掩模版包括用于在区域96内形成晶体管和其他器件的图案。相应地，诸如区域100、隔离环98和内部区域96等区域有时被称为器件区域或器件结构。区域100中的器件对于所加工的集成电路正确工作来说是必要的。相应地，静电放电对环98附近的金属结构94和96的损坏可能不利地影响加工工艺。因此环98中的缝隙的宽度不能过度减小，因为当静电荷在区域94和96中积累时，这将倾向于增加横跨缝隙建立的电场的量值。将环98中的缝隙增大到超过设计规则允许的最小值将有助于减小损坏环98的可能性，但是可能消耗不合需要的大量电路面积(“占用面积(real estate)")·平衡结构可以形成在器件结构100附近以确保遵守设计规则。靠近器件结构100 形成图4所示类型的常规平衡块不能减少静电放电事件的发生并且甚至可能增加此类事件的发生。然而，通过图6的设置，平衡结构如平衡环结构102可以形成在器件结构100附近以帮助防止静电放电损坏器件结构100。平衡结构102可以通过被用作具有增强的静电放电敏感性的牺牲结构来帮助减少或消除对器件结构100的损坏。平衡结构102可以被构建为比与器件相关的结构如结构100对静电荷更敏感。结果，静电荷积累将在结构102中而不是在结构100中导致放电事件。这可能导致结构102 中的一些铬合金熔化或蒸发，但是将通过释放静电荷而不损伤结构100来避免结构100受到损坏。对结构102的损坏将不会导致利用掩模版90加工的集成电路中出现缺陷，因为平衡结构102不对应于集成电路上的晶体管或其他电学器件结构。如图6的示例所示，平衡结构102可以具有大致正方形的环106，该环将中央金属区域104与金属区域94隔开。为了帮助确保平衡结构102比器件结构100更敏感，结构 102可以具有环106，该环106具有比器件结构100中的环98的缝隙宽度更窄的缝隙宽度。 对于横跨环的给定电压差，更窄的缝隙宽度将倾向于导致更高的电场强度，使得窄缝隙结构更有可能具有超过启动静电放电事件所需的临界电场强度的电场强度。不需要利用平衡环结构如结构102在器件结构100附近形成所有平衡结构。如图 6的示例所示，一些结构如平衡块结构108可以被形成为不具有环。平衡块108是掩模版 90的衬底92上的开口，其不包含任何金属。如果需要，这些结构可以与含有无金属环如平衡环结构102的平衡结构相比更远离器件结构100。也可以使用其他布置，如仅具有平衡环结构的布置、具有比图6所示更多的平衡块或更少的平衡块的布置、平衡块被置于更靠近器件结构而不是平衡环的布置等。图6的布置仅是描述性的。平衡块108的存在可以帮助设计者遵守半导体加工设计规则以防止器件结构太独立。典型的设计规则可能指定掩模版具有大约50%的金属密度，其中金属密度等于每单位掩模版面积的金属掩模版面积。这类密度需求可以通过在掩模版中包括适当数量的结构102和/或结构108来满足。平衡环结构102可以具有实心中央区域如图6中的实心金属区域104，或者可以具有由两段或更多段形成的中央区域。图7中示出具有两个中央金属部分104A和104B的示例性平衡结构102。中央区域104的尺寸可以根据需要被放大或缩小以适应不同尺寸的环。如图8所示，平衡环结构如平衡环结构102可以通过使用相对小的中央金属部分104而具有相对宽的缝隙106。在图9中，金属部分104的尺寸稍微较大，并且由环106形成的缝隙稍微较窄。形成正方形的平衡环结构102并不是必需的。例如，可以利用图10所示的六边形来形成平衡环结构102。在六边形平衡环结构如图10的结构中，中央金属区域104和环106可以是六边形。六边形的六条边相交于六个顶点。六边形在每个顶点处具有120°的内角。例如，六边形中央区域104的内角如内角A可以分别等于120°。平衡环结构也可以形成为五边形的形状，如图11的五边形平衡环结构102所示。 如图11所示，中央区域104和环106的特征可能在于它们每个顶点处的内角A为108°。在正方形和矩形平衡环结构如图12中的矩形平衡环结构102中，每个内角A为 90°。平衡环结构的另一个示例在图13中示出。在图13的示例中，平衡环结构102是由三角形环106形成的并且具有三角形的中央金属区域104。图13的三角形平衡环结构 102的每个内角A为60°。在图14的示例中，平衡环结构102是由星形环106形成的并且具有星形的中央金属区域104。图14的示例性星形具有五个尖端，但是根据需要可以提供具有六个或更多个尖端的星形平衡环结构。图14的五角星形平衡环结构102的内角A均为36°。根据需要，平衡环结构可以被形成为具有弯曲侧边、不同数量的直边、弯曲侧边和直边等。平衡环结构可以形成三角形、正方形、矩形、或任何其他适当的多边形。可以选择平衡环结构的形状从而确保静电放电事件在附近器件结构受到影响之前发生于平衡环结构中。如图15的图表所示，对于平衡环结构的环之外的金属结构与平衡环结构的内部部分之间的给定电压差，横跨环的电场E可能随着环宽度而变化。如果环具有较窄的环宽度(例如宽度WS)，横跨缝隙的电场将可能较大(例如电场EL)。对于相同的给定电压差，具有较大宽度(例如宽度WL)的环将表现出横跨环的较小电场。影响给定平衡环结构的敏感性的另一个因素是最小内角A的大小。如图16所示， 具有较小内角A(例如角AS)的结构102倾向于表现出横跨环106的电场E的较大局部值 (例如电场EL)。具有较大内角(例如角AL)的平衡环结构可能导致降低的局部电场值(例如电场ES)，并且因此可能比具有较小内角的平衡环结构更不容易击穿。给定平衡环结构将被击穿的可能性也可能受到内部金属区域104的面积的影响， 如图17的图表所示。当金属部分104较小时，在一些情况下，它较不可能获得大量的电荷并因此可能达到比器件区域96上的电压(例如图6中的VC)和外部金属区域94上的电压(例如图6中的VL)更小的电压(图6中的VP)。VC的值可能同样小于VL的值。因此这种情况可能产生出比横跨器件环98的电压差(VL-Vc)更大的横跨平衡环106的电压差 (VL-VP)，并且能够有助于确保横跨环106而不是环98发生静电放电。在设计平衡环结构时可以将这些因素以及其他适当的因素考虑在内。在图18的示例中，平衡环结构102已经被提供了具有小内角A的三角形形状，以努力增加其对静电放电的敏感性。在图19的示例中，平衡环结构102的一侧已经被提供了较窄的缝隙106，由此增加平衡环结构将会比较敏感的可能性。图20示出另一种可能性。在图20的布置中，平衡环结构102具有小内角A并且环106的至少一个侧边具有特别窄的缝隙宽度。平衡环结构对静电放电的敏感性也可能受到工艺相关参数的影响，工艺相关参数例如为用于形成环图案的工艺类型、用于形成一些掩模版部分的材料类型、局部表面处理、 附加材料层等。这些因素和结合图15、16、17所描述的因素可以统一被称为平衡结构特性。
如图21的图表所示，可以选择这些特性以使得给定的平衡环结构比受保护的附近器件相关掩模版结构对静电放电更敏感(即在给定电压差下更有可能放电)。作为示例， 器件结构(例如图6中的结构100)可能具有STH的敏感性。具有特性Cl和C2的平衡环结构(例如相对宽的环等)可能不比器件结构100更敏感，并因此可能不适用于保护器件结构100免受损坏。然而，具有特性C3和C4的平衡环结构可能比器件结构100更敏感。如果出现静电荷积累，则这些平衡环结构将比器件结构100更有可能经受静电放电事件，由此有助于防止可能致使掩模版90不可用的器件结构100的损坏。图22示出与使用具有平衡环结构如平衡环结构102的掩模版相关的示例步骤。在步骤110处，逻辑设计者可以利用计算机辅助设计工具来设计包含晶体管和其他电学器件的集成电路。在步骤112处，可以使用计算机辅助设计工具来执行掩模图案布局操作。在步骤 112的操作过程中，计算机辅助设计工具被用于确定金属掩模版结构的适当形状并且被用于确定每个金属掩模版结构应该被放置在何处。可以在平衡结构被包括在掩模版图案中之前(作为示例)做出关于在何处形成与集成电路相关的每个掩模版结构的决定。在完成步骤112的初始布局操作之后，可以使用计算机辅助设计工具来识别可能受益于平衡结构的一些掩模版部分。例如，计算机辅助设计工具可以自动检查初始掩模版布局图案以识别大于给定尺寸的金属面积。掩模版图案扫描操作可以通过计算机辅助设计工具自动执行或者可以在手动控制下执行。例如，计算机辅助设计工具的用户可以手动检查已经被工具自动标记为相关(pertinent)的一些设计部分。在用户控制或自动控制下， 平衡结构接着可以被添加到掩模版设计上的合适位置(步骤116)。特别地，平衡环结构102 可以被添加到设计中器件结构如图6的器件结构100附近。平衡块结构如平衡块108也可以被包括在器件结构如器件结构100附近，如结合图6所描述。添加到掩模版设计的平衡结构可能具有任何适当的尺寸。例如，平衡结构可以具有大约5 μ m至20 μ m的横向尺度。作为示例，平衡环可以被形成为具有大约5 μ m至20 μ m 长的侧边的正方形。通过例如将平衡结构定位在器件结构的IOOym距离内、定位在器件结构的50 μ m距离内、定位在器件结构的20 μ m距离内、定位在器件结构的10 μ m距离内或者定位在器件结构的任何其他适当距离内，这些平衡结构可以被定位在器件结构附近。在步骤116中形成于器件结构附近的平衡环结构被优选设计为使得它们比相邻的器件结构对静电放电更敏感。这有助于确保平衡环结构将吸引静电放电事件远离器件结构。平衡环结构可能由于静电放电而受到损伤，但是将避免重要掩模版结构受损(即加工无电路缺陷的集成电路所需要的那些器件结构)。图6的示例涉及使用器件结构100，该器件结构包括隔离环结构，如围绕包含电学器件(在其他掩模版层中)的区域96的环98。但是，平衡环结构102可以被用于保护任何适当的掩模版结构免受损坏。图6的示例仅是说明性的。在确保每个掩模版设计都包括期望的平衡环结构之后，可以在步骤118处制造用于加工期望的集成电路的掩模版。例如，可以通过在紫外光-透明衬底如熔融石英衬底上沉积铬合金层或其他金属层并且利用电子束或深紫外光刻技术图案化所沉积的金属来制造掩模版.已经在步骤118加工的带有平衡环结构的掩模版可以在步骤120中被用于制造集成电路。任何适当的平版印刷工具都可以在步骤120的半导体制造工艺过程中使用。例如， 掩模版可以被放置在步进-重复平版印刷工具如图1所示的工具10中。如果未发生静电事件，则工艺可以继续(例如，使用不同的掩模版来图案化集成电路的不同层)，如图22中的线122示意性所示。如线1 所示，静电放电事件可能在步骤120期间发生。例如，当掩模版被用在平版印刷根据如图1所示的工具10中时，静电放电事件可能在在加工操作过程中发生。静电放电事件也可能在如测试操作、清洁操作、修补操作等其他半导体加工操作中发生。在掩模版被用户的衣服或其他物体接触或者当掩模版被放置在带电物体附近时，掩模版可能获得静电荷。静电荷可能积累在金属掩模版结构如图6的示例性掩模版90中的金属区域上。当导电掩模版结构以此方式变得静电带电时，在无金属开口两端可能积累电压，由此产生电场。该电场可能横跨缝隙诸如电器件结构100中的环98和平衡环结构102中的环106。在步骤116期间，平衡环结构102被设计为比邻近的器件结构对静电放电更敏感 (例如，通过形成具有比器件结构缝隙更窄的缝隙的平衡环结构)。结果，当发生静电放电事件时(线128)，该事件横跨平衡环结构102之一的缝隙发生，而不是在器件结构100中发生。平衡环结构102可能受损(步骤124)，但是因为损坏被限制在形成平衡环结构的金属结构上，器件结构不受影响。由静电放电事件导致的平衡环结构中的缺陷如图3所示的纹孔熔化特征将不影响所制造的集成电路的性能，因为平衡环结构不被用于形成集成电路中的电路。静电放电事件倾向于释放掩模版结构上的积累电荷。这帮助防止可能损坏掩模版结构的额外静电放电事件。如图22中的线1 所指示，因此有可能继续使用在其上发生了平衡环结构静电放电事件的掩模版。附加实施例附加实施例1. 一种光刻掩模版，其包括透明衬底；以及在所述透明衬底上的金属图案，其形成至少一个平衡环结构。附加实施例2.根据附加实施例1所述的光刻掩模版，其中所述金属图案被配置为在所述平衡环结构中形成至少一个器件结构环和至少一个平衡环，其中所述器件结构环具有第一宽度，并且其中所述平衡环具有小于所述第一宽度的第二宽度。附加实施例3.根据附加实施例1所述的光刻掩模版，其中所述平衡环结构是由通过环彼此电分离的第一和第二金属区域形成的。附加实施例4.根据附加实施例1所述的光刻掩模版，其中所述平衡环结构是由通过多边形环彼此电分离的第一和第二金属区域形成的。附加实施例5.根据附加实施例1所述的光刻掩模版，其中所述平衡环结构是由通过矩形环彼此电分离的第一和第二金属区域形成的。附加实施例6.根据附加实施例5所述的光刻掩模版，其中所述矩形环至少具有第一段和第二段，每一段具有相关宽度，且其中所述第一段的宽度不同于所述第二段的宽度。附加实施例7.根据附加实施例1所述的光刻掩模版，其中所述平衡环结构是由通过三角形环彼此电分离的第一和第二金属区域形成的。附加实施例8.根据附加实施例7所述的光刻掩模版，其中所述三角形环至少具有第一段和第二段，每一段具有相关宽度，且其中所述第一段的宽度不同于所述第二段的宽度。附加实施例9.根据附加实施例7所述的光刻掩模版，其中所述三角形环具有三个相等的内角。附加实施例10.根据附加实施例7所述的光刻掩模版，其中所述三角形环具有三段，至少两段具有不相等的长度。附加实施例11.根据附加实施例1所述的光刻掩模版，其中所述平衡环结构是由通过环彼此电分离的第一和第二金属区域形成的，且其中所述环具有至少一个小于90°的内角。附加实施例12.根据附加实施例1所述的光刻掩模版，其中所述金属图案被配置成在所述平衡环结构中形成至少一个器件结构环和至少一个平衡环，其中所述器件结构环具有最小宽度，其中所述平衡环具有宽度小于所述最小宽度的至少一个段，且其中所述平衡环位于器件环结构的100 μ m内。附加实施例13. —种方法，其包括用计算机辅助设计工具执行布局操作以生成掩模版布局；用所述计算机辅助设计工具识别掩模版位置，在该位置平衡结构可以被用在所述掩模版布局中；以及用所述计算机辅助设计工具将平衡结构合并到所述掩模版布局内所识别的掩模版位置处。附加实施例14.根据附加实施例13所述的方法，其中所述平衡结构包括被所述光刻掩模版上的无金属缝隙围绕的中央掩模版金属区域。附加实施例15.根据附加实施例13所述的方法，其中所述光刻掩模版包括至少一个器件结构，且其中所述平衡结构比所述器件结构对静电放电更敏感。附加实施例16. —种光刻掩模版，其包括衬底；以及所述衬底上的导电材料，其形成至少一个静电放电保护结构。附加实施例17.根据附加实施例16所述的光刻掩模版，其进一步包括至少一个金属器件结构，其中所述静电放电保护结构比所述金属器件结构对静电放电更敏感。附加实施例18.根据附加实施例16所述的光刻掩模版，其进一步包括至少一个金属器件结构，其中所述金属器件结构具有有第一宽度的相关无金属环，且其中所述静电放电保护结构包括被无金属环围绕的中央金属区域，该无金属环具有小于所述第一宽度的第 ■~ 觅度ο附加实施例19.根据附加实施例16所述的光刻掩模版，其进一步包括对应于集成电路上的电学器件的图案化金属区域，其中所述静电放电保护结构不对应于所述集成电路上的所述电学器件。附加实施例20.根据附加实施例16所述的光刻掩模版，其进一步包括图案化金属区域，其中所述金属器件结构具有有第一面积的中央金属区域，且其中所述静电放电保护结构具有有小于所述第一面积的第二面积的中央金属区域。附加实施例21.根据附加实施例16所述的光刻掩模版，其中所述静电放电保护结构不对应于任何集成电路器件结构。附加实施例22.根据附加实施例16所述的光刻掩模版，其中所述静电放电保护结构包括平衡环。以上所述仅是本发明的原理的示例性描述，并且本领域技术人员可以在不偏离本发明的范围和精神的情况下做出各种修改。
权利要求
1.一种光刻掩模版，其包括透明衬底；以及在所述透明衬底上的金属图案，其形成至少一个平衡环结构。
2.根据权利要求1所述的光刻掩模版，其中所述金属图案被配置为在所述平衡环结构中形成至少一个器件结构环和至少一个平衡环，其中所述器件结构环具有第一宽度，并且其中所述平衡环具有小于所述第一宽度的第二宽度。
3.根据权利要求1所述的光刻掩模版，其中所述平衡环结构是由通过环彼此电分离的第一和第二金属区域形成的。
4.根据权利要求1所述的光刻掩模版，其中所述平衡环结构是由通过多边形环彼此电分离的第一和第二金属区域形成的。
5.根据权利要求1所述的光刻掩模版，其中所述平衡环结构是由通过矩形环彼此电分离的第一和第二金属区域形成的。
6.根据权利要求5所述的光刻掩模版，其中所述矩形环至少具有第一段和第二段，每一段具有相关宽度，且其中所述第一段的宽度不同于所述第二段的宽度。
7.根据权利要求1所述的光刻掩模版，其中所述平衡环结构是由通过三角形环彼此电分离的第一和第二金属区域形成的。
8.根据权利要求7所述的光刻掩模版，其中所述三角形环至少具有第一段和第二段， 每一段具有相关宽度，且其中所述第一段的宽度不同于所述第二段的宽度。
9.根据权利要求7所述的光刻掩模版，其中所述三角形环具有三个相等的内角。
10.根据权利要求7所述的光刻掩模版，其中所述三角形环具有三段，所述三段中的至少两段具有不相等的长度。
11.根据权利要求1所述的光刻掩模版，其中所述平衡环结构是由通过环彼此电分离的第一和第二金属区域形成的，且其中所述环具有至少一个小于90°的内角。
12.根据权利要求1所述的光刻掩模版，其中所述金属图案被配置成在所述平衡环结构中形成至少一个器件结构环和至少一个平衡环，其中所述器件结构环具有最小宽度，其中所述平衡环具有宽度小于所述最小宽度的至少一个段，且其中所述平衡环位于距器件环结构的100 μ m内。
13.一种方法，其包括用计算机辅助设计工具执行布局操作以生成掩模版布局；用所述计算机辅助设计工具识别掩模版位置，在该位置平衡结构可以被用在所述掩模版布局中；以及用所述计算机辅助设计工具将平衡结构合并到所述掩模版布局内所识别的掩模版位置处。
14.根据权利要求13所述的方法，其中所述平衡结构包括被所述光刻掩模版上的无金属缝隙围绕的中央掩模版金属区域。
15.根据权利要求13所述的方法，其中所述光刻掩模版包括至少一个器件结构，且其中所述平衡结构比所述器件结构对静电放电更敏感。
16.一种光刻掩模版，其包括衬底；以及所述衬底上的导电材料，其形成至少一个静电放电保护结构。
17.根据权利要求16所述的光刻掩模版，其进一步包括至少一个金属器件结构，其中所述静电放电保护结构比所述金属器件结构对静电放电更敏感。
18.根据权利要求16所述的光刻掩模版，其进一步包括至少一个金属器件结构，其中所述金属器件结构具有有第一宽度的相关无金属环，且其中所述静电放电保护结构包括被无金属环围绕的中央金属区域，该无金属环具有小于所述第一宽度的第二宽度。
19.根据权利要求16所述的光刻掩模版，其进一步包括对应于集成电路上的电学器件的图案化金属区域，其中所述静电放电保护结构不对应于所述集成电路上的所述电学器件。
20.根据权利要求16所述的光刻掩模版，其进一步包括图案化金属区域，其中所述金属器件结构具有有第一面积的中央金属区域，且其中所述静电放电保护结构具有有小于所述第一面积的第二面积的中央金属区域。
21.根据权利要求16所述的光刻掩模版，其中所述静电放电保护结构不对应于任何集成电路器件结构。
22.根据权利要求16所述的光刻掩模版，其中所述静电放电保护结构包括平衡环。
全文摘要
本发明提供一种具有静电放电保护特征的光刻掩模版。光刻掩模版可以在透明衬底如熔融石英上由金属结构如铬合金结构形成。掩模版上的一些金属结构对应于当在步进-重复光刻工具中使用该掩模版时加工的集成电路上的晶体管和其他电子器件。这些金属器件结构可能由于处理该掩模版过程中的静电荷积累而易于受到损伤。为了防止损伤，在器件结构附近形成平衡环结构。平衡环结构可以被构建为比器件结构对静电放电更敏感，从而在静电放电的情况下，损伤被限制在不重要的掩模版部分。
文档编号G03F7/20GK102272885SQ200980153284
公开日2011年12月7日 申请日期2009年10月27日 优先权日2008年10月31日
发明者C·T·许, J·T·瓦特, P·J·麦克尔赫尼 申请人:阿尔特拉公司