一种用于静电放电的晶闸管的制作方法

专利名称：一种用于静电放电的晶闸管的制作方法
技术领域：
本发明涉及静电保护电路的设计领域，尤其涉及静电保护电路中晶闸管的 结构。
背景技术：
静电放电(electrostatic discharge,简称ESD)是集成电路芯片经常遇到的 事件，其所带来的电荷量，会在极短的时间内经由集成电路芯片的I/O引脚传入 集成电路中，而破坏集成电路的内部电路(internal circuit)。为解决此问题，通 常在内部电路与I/O引脚之间设置一保护电路，该保护电路在静电放电的脉冲 (pulse)达到内部电路之前启动，迅速地消除过高的电压，避免ESD事件导致 的破坏。目前静电保护电路中典型的放电单元晶闸管的结构如

图1所示，在P型衬 底1上制作一双极型PNP管和一双极型NPN管T2。首先在P型村底上制作 N阱2和P阱3，在N阱2上制作IST掺杂区51和P+掺杂区61。 W掺杂区51 作为L管的基极N阱2的引出区，P+掺杂区61作为T,管的发射极，采用浅槽 隔离4对W掺杂区51和P+掺杂区61进行隔离。在P阱3上制作N^掺杂区52和 P+掺杂区62。 N"掺杂区52作为T2管的发射极，P+掺杂区62作为丁2管基极的引 出区，采用浅槽隔离4对N"掺杂区52和P+掺杂区62进行隔离。采用浅槽隔离 4在N阱和P阱之间隔离T\管的发射极和T2管的发射极。NI为ESD接入端， NO为输出端。图1所示的晶闸管(Semiconductor-controlled rectifier简称SCR) 结构，要求静电放电电压能触发T,管的集电极即由N阱2到P阱3的PN结能 反向导通，从而触发整个晶闸管导通。这样会导致晶闸管的触发电压较高，即 只有ESD事件拥有较高的放电电压才会促使放电晶闸管导通。这就会导致在某 些ESD的脉冲不高时，放电晶闸管还未导通，集成电路芯片的某些脆弱部件已 损坏
发明内容
本发明的目的在于提供一种用于静电放电的晶闸管的制作方法，以解决传 统的放电晶闸管的触发电压高导致集成电路芯片的内部器件被损害的问题。本发明的用于静电放电的晶闸管的制作方法，晶闸管为一个PNP和一个 NPN双极型晶体管组成，在提供的衬底上制作N阱和P阱。在制作的N阱和P 阱中制作W掺杂区和P+掺杂区，掺杂区之间采用浅槽隔离进行隔离。N阱制 作为PNP管的基极和NPN管的集电极，P阱制作为NPN管的基极和PNP管 的集电极。在N阱和P阱之间制作特殊掺杂区。特殊摻杂区与N阱和P阱中的 掺杂区采用浅槽隔离进行隔离。在与特殊掺杂区反型的阱中采用轻掺杂源漏制 作特殊掺杂区的轻掺杂源漏区部分；在制作的轻掺杂源漏区下已制作与轻掺杂 源漏区反型的暈环注入。若特殊掺杂区为W掺杂区，在P阱中制作采用N型轻掺杂源漏制作特殊掺 杂区的N型轻#^杂源漏区部分，在N型轻掺杂源漏区下已制作P型的晕环注入。 若特殊掺杂区为P+掺杂区，在N阱中制作采用P型轻掺杂源漏制作特殊掺杂区 的P型轻掺杂源漏区部分，在P型轻掺杂源漏区下已制作N型的晕环注入。整 个晶闸管的制作均是在P型衬底上。与现有用于静电放电的晶闸管相比，通过在制作晶闸管的N阱和P阱之间 制作特殊掺杂区，采用轻掺杂源漏制作特殊掺杂区的轻掺杂源漏区部分，对应 轻掺杂源漏部分下已〗故好与其反型的晕环注入来转移晶闸管中PNP管的集电极 的PN结，降低PNP管集电极的反向导通电压，从而降低整个晶闸管的触发电 压。这样就可避免传统晶闸管的触发电压高导致静电放电对集成电路芯片的损 害。 '
以下结合附图和具体实施例对本发明的用于静电放电的晶闸管的制作方法 作进一步详细的描述。图l是传统的用于静电放电的晶闸管的结构。图2是本发明制作的用于静电放电的晶闸管的结构示意图。图3是本发明制作的用于静电放电的晶闸管的另 一种结构示意图。
具体实施方式
请参阅图2，在提供的衬底1上制作N阱2和P阱3，在N阱2上制作作 为N阱2的引出区的W型掺杂区51,制作PNP管L的发射极P+型掺杂区61, N阱2作为T,管的基极，采用浅槽隔离4对W型掺杂区51和P+型掺杂区61 进行隔离；在P阱3上制作作为P阱3的引出区的P+掺杂区62，制作NPN管 T2的发射极N^参杂区52， P阱3作为T2管的基极，采用浅槽隔离4对P+掺杂 区62和N^掺杂区52进行隔离。P阱3作为T,管的集电极，N阱2作为T2管的 集电极。在P阱3和N阱2之间制作特殊掺杂区9,特殊掺杂区9采用了浅槽隔离4 与N阱2中的P+掺杂区61和P阱3中的hT掺杂区52进行了隔离。在图2中， 制作的特殊掺杂区9为W掺杂区，则在与N反型的阱中，即P阱3中采用N型 轻掺杂源漏制作特殊掺杂区9的N型轻掺杂源漏区92的部分。在N型轻掺杂 源漏区92下已预先制作好与N型轻掺杂源漏区92反型的P型的暈环注入31 (P-Halo implantation )。请参阅图3，在P阱3和N阱2之间制作特殊掺杂区7，特殊掺杂区7采用 了浅槽隔离4与N阱2中的P+掺杂区61和P阱3中的1ST掺杂区52进行了隔离。 在图3中，制作的特殊掺杂区7为P+掺杂区，则在与P反型的阱中，即N阱2 中釆用P型轻#^杂源漏制作特殊#^杂区7的P型轻掺杂源漏区72的部分 在P 型轻掺杂'源漏区72下已预先制作好与P型轻掺杂源漏区72反型的N型的晕环 注入21 (N- Halo implantation )。图2/图3中的特殊掺杂区9/7的轻掺杂源漏区91/71的掺杂离子浓度要低于 特殊掺杂区9/7的92/72部分的离子掺杂浓度。而轻掺杂源漏区91/71下的反型 晕环注入31/21的注入离子浓度要高于其所在的与其同型的阱3/2中的离子浓 度。由于P型衬底是目前比较常见和易于制作的衬底，同时由于P型衬底的采 用在晶闸管放电时，P型衬底可为静电电流提供另外一条支路，因此整个晶闸管 制作的衬底1均采用P型衬底。本发明的用于静电放电的晶闬管的制作方法，通过采用轻掺杂源漏制作特
殊掺杂区的轻掺杂源漏区部分，在轻掺杂源漏区下已制作好与其反型的晕环注入。采取这样的制作方法可降传统的晶闸管中T,管的集电极的PN结由N阱2 到P阱3之间的PN结转移为特殊掺杂区92/72与晕环注入31/32之间PN结， 有效降低T!管集电极的反向导通电压，从而降低整个放电晶闸管的触发电压。 避免传统晶闸管的触发电压高导致静电放电对集成电路芯片的损害。
权利要求
1、一种用于静电放电的晶闸管的制作方法，所述晶闸管为一个PNP和一个NPN双极型晶体管组成，在提供的衬底上制作N阱和P阱，在制作的N阱和P阱中制作N+掺杂区和P+掺杂区，所述掺杂区之间采用浅槽隔离进行隔离，所述N阱制作为所述PNP管的基极和所述NPN管的集电极，所述P阱制作为所述NPN管的基极和所述PNP管的集电极，其特征在于，在所述N阱和P阱之间制作一掺杂区，所述掺杂区与所述N阱和P阱中的掺杂区采用浅槽隔离进行隔离，在与所述掺杂区反型的所述阱中采用轻掺杂源漏制作所述掺杂区的轻掺杂源漏区部分；在所述制作的轻掺杂源漏区下已制作与轻掺杂源漏区反型的晕环注入。
2、 如权利要求1所述用于静电放电的晶闸管的制作方法，其特征在于，将所述 N阱和P阱之间的掺杂区制作为W掺杂区，在所述P阱中制作釆用N型轻掺杂 源漏制作所述特殊掺杂区的N型轻掺杂源漏区部分，在所述N型轻掺杂源漏区 下已制作P型的晕环注入。
3、 如权利要求1所述用于静电放电的晶闸管的制作方法，其特征在于，将所述 N阱和P阱之间的掺杂区制作为P+掺杂区，在所述N阱中制作采用P型轻掺杂 源漏制作所述特殊纟参杂区的P型轻掺杂源漏区部分，在所述P型轻掺杂源漏区 下已制作N型的暈环注入。
4、 如权利要求1所述用于静电放电的晶闸管的制作方法，其特征在于，所述衬 底为P型衬底。
全文摘要
本发明提供了一种用于静电放电的晶闸管的制作方法，晶闸管为一个PNP和一个NPN双极型晶体管组成，在提供的衬底上制作N阱和P阱，在制作的N阱和P阱中制作N⁺杂区和P⁺掺杂区，N阱制作为PNP管的基极和NPN管的集电极，P阱制作为NPN管的基极和PNP管的集电极，在N阱和P阱之间制作特殊掺杂区，在与特殊掺杂区反型的阱中采用轻掺杂源漏制作特殊掺杂区的轻掺杂源漏区部分；在制作的轻掺杂源漏区下已制作与轻掺杂源漏区反型的晕环注入。通过引入特殊掺杂区，并采用轻掺杂源漏制作特殊掺杂区的轻掺杂源漏区，以及在轻掺杂源漏区下制作与其反型的晕环注入来降低PNP管的集电极反向导通电压，从而降低晶闸管的触发电压。
文档编号H01L29/74GK101211968SQ20071017275
公开日2008年7月2日 申请日期2007年12月21日 优先权日2007年12月21日
发明者毅 单 申请人:上海宏力半导体制造有限公司