具有多层结构的掩模和通过使用掩模的制造方法与流程

本发明的实施例涉及集成电路器件，更具体地，涉及具有多层结构的掩模和通过使用掩模的制造方法。

背景技术：

半导体集成电路(IC)工业已经经历了指数增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代IC都具有比前一代更小和更复杂的电路。在IC演化的过程中，功能密度(即，每芯片面积的互连器件的数量)通常已经增大，而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这些按比例缩小也已经增大了IC处理和制造的复杂度。为了实现这些进步，需要IC处理和制造中的类似的发展。例如，实施更高分辨率的光刻工艺的需求增长。一种光刻技术是远紫外光刻(EUVL)。其他技术包括X射线光刻、离子束投影光刻、电子束投影光刻和多重电子束无掩模光刻。

EUVL采用使用远紫外(EUV)区的光的扫描仪，远紫外区具有约1-100nm的波长。一些EUV扫描仪提供类似于一些光学扫描仪的4X缩小投影印刷，除了EUV扫描仪使用反射光学而不是折射光学之外，即，反射镜而不是透镜。EUV扫描仪在形成在反射掩模上的吸收层(“EUV”掩模吸收体)上提供期望的图案。当前，在用于制造集成电路的EUVL中采用二元强度掩模(BIM)。EUVL在需要掩模来印刷晶圆方面类似于光学光刻，除了它采用EUV区的光之外，即，13.5nm。在13.5nm左右的波长处，所有材料均高度吸收。因此，使用反射光学而不是折射光学。多层(ML)结构用作EUV掩模基板。

然而，传统的EUV掩模及其制造仍可能具有缺点。例如，传统的EUV 掩模中的ML结构是周期性结构，其可以包括40对硅和钼。每对硅和钼具有与其余对相同的厚度。周期性ML结构可能导致低反射率和衍射不平衡，这是不期望的。

因此，虽然传统的EUV光刻系统和工艺对于它们的预期目的通常能够满足，但是它们不是在每个方面都已完全令人满意。需要具有改进的反射率和衍射平衡的EUV光刻方法和系统。

技术实现要素：

本发明的实施例提供了一种光刻掩模，包括：衬底，包含低热膨胀材料(LTEM)；以及多层(ML)结构，设置在所述衬底上方，所述ML结构配置为反射辐射，其中：所述ML结构包含多个交错的膜对；每个膜对包括第一膜和第二膜，所述第一膜和所述第二膜具有不同的材料组分；每个膜对具有相应的厚度；和对于多个膜对的至少一个子集，膜对的相应的厚度沿着预定方向随机地变化。

本发明的另一实施例提供了一种晶圆制造工艺，包括：在衬底上方形成材料层；在所述材料层上方形成光刻胶层；以及在光刻工艺中使用光刻掩模图案化所述光刻胶层，其中，所述光刻掩模包括包含低热膨胀材料(LTEM)的衬底以及设置在所述衬底上方的多层(ML)结构，所述ML结构配置为反射辐射；其中：所述ML结构包含多个交错的膜对；每个膜对包括第一膜和第二膜，所述第一膜和所述第二膜具有不同的材料组分；和对于多个膜对的至少一组，每个膜对具有与组中的其他膜对不同的厚度。

本发明的又一实施例提供了一种制造光刻掩模的方法，包括：在低热膨胀材料(LTEM)衬底上方形成多层(ML)结构，所述ML结构配置为反射辐射，其中，所述ML结构的形成包括形成多个交错的膜对，每个膜对包括第一膜和具有与所述第一膜不同的材料组分的第二膜，其中，实施所述交错的膜对的形成，使得：所述ML结构包括多个基本上相同的膜对的堆叠件；和在膜对的每个堆叠件内，所述膜对离所述LTEM衬底越远，所述膜对变得越厚；以及在所述ML结构上方形成覆盖层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例构建的光刻系统的示意图。

图2是根据一些实施例构建的EUV掩模的示意图。

图3是根据一些实施例构建的EUV掩模的多层结构的示意图。

图4是根据一些实施例的经受处理的半导体晶圆的示意图。

图5是根据一些实施例的制造EUV掩模的方法的流程图。

图6是根据一些实施例的晶圆制造工艺的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。

图1是根据一些实施例构建的光刻系统10的示意图。光刻系统10通常也可以称为扫描仪，该扫描仪可用于以相应的辐射源和曝光模式实施光刻曝光工艺。在本实施例中，光刻系统10是设计为通过EUV光曝光光刻 胶层的远紫外(EUV)光刻系统。光刻胶层是对EUV光敏感的材料。EUV光刻系统10采用辐射源12来生成EUV光，诸如具有介于约1nm和约100nm的范围内的波长的EUV光。在一个特定实例中，辐射源12生成具有以约13.5nm为中心的波长的EUV光。因此，辐射源12也称为EUV辐射源12。

光刻系统10也采用照明器14。在各个实施例中，照明器14包括各种折射光学组件，诸如单个透镜或具有多个透镜(波带片)的透镜系统或可选地反射光学组件(用于EUV光刻系统)，诸如单个反射镜或具有多个反射镜的反射镜系统以将光从辐射源12导向至掩模工作台16上，特定是固定在掩模工作台16上的掩模18。在本实施例中，其中辐射源12生成EUV波长范围内的光，照明器14采用反射光学。在一些实施例中，照明器14包括偶极子照明组件。

在一些实施例中，照明器14可用于将反射镜配置为提供至掩模18的适当的照明。在一个实例中，照明器14的反射镜可切换为将EUV光反射至不同的照明位置。在一些实施例中，照明器14之前的工作台可以额外地包括其他可切换的反射镜，它们可控制为用照明器14的反射镜将EUV光导向至不同照明位置。在一些实施例中，照明器14配置为将同轴照明(ONI)提供至掩模18。在实例中，采用部分相干性σ为至多0.3的磁盘照明器14.在一些其他实施例中，照明器14配置为将离轴照明(OAI)提供至掩模18。在实例中，照明器14是偶极子照明器。在一些实施例中，偶极子照明器具有至多0.3的部分相干性σ。

光刻系统10也包括配置为固定掩模18的掩模工作台16。在一些实施例中，掩模工作台16包括静电卡盘(e-卡盘)以固定掩模18。这是因为气体分子吸收EUV光，并且用于EUV光刻图案化的光刻系统保持在真空环境中以避免EUV强度损失。在本发明中，掩模、光掩模和中间掩模的术语可以互换使用来指相同的物品。

在本实施例中，光刻系统10是EUV光刻系统，并且掩模18是反射掩模。为了说明，提供掩模18的一个示例性结构。掩模18包括具有合适的材料的衬底，诸如低热膨胀材料(LTEM)或熔融石英。在各个实例中，LETM包括TiO₂掺杂的SiO₂或具有低热膨胀的其他合适的材料。

掩模18也包括沉积在衬底上的反射ML。ML包括多个膜对，诸如钼-硅(Mo/Si)膜对(例如，在每个膜对中，钼层位于硅层之上或之下)。可选地，ML可以包括钼-铍(Mo/Be)膜对或可配置为高度反射EUV光的其他合适的材料。传统地，EUV掩模中的Mo/Si膜对或Mo/Be膜对周期性地分布。换句话说，每个膜对具有与其他膜对的每个基本上相等的厚度。然而，根据本发明的各个方面，ML结构包括非周期性膜对以改进反射率和衍射平衡，如下面更详细地讨论的。

掩模18还可以包括设置在ML上用于保护的诸如钌(Ru)的覆盖层。掩模18还包括设置在ML上方的吸收层。图案化吸收层以限定集成电路(IC)的层，下面根据本发明的各个方面更详细地讨论吸收层。可选地，另一反射层可以沉积在ML上方并且被图案化以限定集成电路的层，从而形成EUV相移掩模。

光刻系统10也包括用于将掩模18的图案成像在半导体衬底26上的投影光学模块(或投影光学盒(POB))20，半导体衬底26固定在光刻系统10的衬底工作台28上。在各个实施例中，POB 20具有折射光学组件(诸如用于UV光刻系统)或可选地反射光学组件(诸如用于EUV光刻系统)。从掩模18导向的光衍射成多个衍射级并且携带限定在掩模上的图案的图像，该光由POB 20收集。POB 20可以包括小于1的放大率(从而目标(诸如下面讨论的目标26)上的“图像”的尺寸小于掩模上的相应的“对象”的尺寸)。照明器14和POB 20共同称为光刻系统10的光学模块。

光刻系统10也包括光瞳相位调制器22以调制从掩模18导向的光的光学相位，从而使得光具有投影光瞳面24上的相位分布。在光学模块中，存在具有与对象(在当前情况下，掩模18)的傅里叶变换对应的场分布的平面。该平面称为投影光瞳面。光瞳相位调制器22提供调制投影光瞳面24上的光的光学相位的机制。在一些实施例中，光瞳相位调制器22包括调节POB 20的反射镜的机制以用于相位调制。例如，POB 20的反射镜是可切换的并且控制为反射EUV光，从而通过POB 20调制光的相位。

在一些实施例中，光瞳相位调制器22利用放置在投影光瞳面上的光瞳滤波器。光瞳滤波器过滤掉来自掩模18的EUV光的特定空间频率组分。 特别地，光瞳滤波器是用于调制导向通过POB 20的光的相位分布的相位光瞳滤波器。然而，由于所有材料均吸收EUV光，所以在一些光刻系统(诸如EUV光刻系统)中，限制利用相位光瞳滤波器。

如上所讨论的，光刻系统10也包括衬底工作台28以固定将被图案化的目标26，诸如半导体衬底。在本实施例中，半导体衬底是半导体晶圆，诸如硅晶圆或其他类型的晶圆。目标26涂布有对辐射束(诸如本实施例中的EUV光)敏感的光刻胶层。包括上述那些的各种组件集成在一起并且可用于实施光刻曝光工艺。光刻系统10还可以包括其他模块或与其他模块集成(或连接)。

根据一些实施例进一步描述了掩模18及其制造方法。在一些实施例中，掩模制造工艺包括两个操作：空白掩模制造工艺和掩模图案化工艺。在空白掩模制造工艺期间，通过在合适的衬底上沉积合适的层(例如，反射多层)来形成空白掩模。然后在掩模图案化工艺期间图案化空白掩模以获得集成电路(IC)的层的期望的设计。然后图案化的掩模用于将电路图案(例如，IC的层的设计)转印至半导体晶圆上。图案可以通过各种光刻工艺反复地转印至多个晶圆上。掩模组用于构建完整的IC。

在各个实施例中，掩模18包括合适的结构，诸如二元强度掩模(BIM)和相移掩模(PSM)。示例BIM包括吸收区(也称为不透明区)和反射区，被图案化以限定将转印至目标的IC图案。在不透明区中，存在吸收体，并且入射光几乎完全被吸收体吸收。在反射区中，吸收体被去除，并且入射光由多层(ML)衍射。PSM可以是衰减PSM(AttPSM)或交替PSM(AltPSM)。示例性PSM包括根据IC图案图案化的第一反射层(诸如反射ML)和第二反射层。在一些实例中，AttPSM通常具有来自它的吸收体的2％-15％的反射率，而AltPSM通常具有来自它的吸收体的大于50％的反射率。

图2中示出了掩模18的一个实例。在示出的实施例中，掩模18是EUV掩模，并且包括由LTEM制成的衬底30。LTEM材料可以包括TiO₂掺杂的SiO₂和/或本领域已知的其他低热膨胀材料。在一些实施例中，导电层32额外地设置在LTEM衬底30的后侧下面以用于静电卡盘的目的。在一个实例中，导电层32包括氮化铬(CrN)，但是其他合适的组分是可能的。

EUV掩模18包括设置在LTEM衬底30上方的反射多层(ML)结构34。ML结构34可以选择为使得它提供对选择的辐射类型/波长的高反射率。ML结构34包括多个膜对，诸如Mo/Si膜对(例如，在每个膜对中，钼层位于硅层之上或之下)。可选地，ML结构34可以包括Mo/Be膜对或具有在EUV波长处高度反射的折射率差的任何材料。如上讨论的，传统的EUV掩模中的ML结构利用周期性的Mo/Si或Mo/Be膜对，这可以导致不充分的反射率和/或过度的衍射不平衡。为了纠正这些缺点，本发明的ML结构34利用非周期性膜对，如下面关于图3更详细地讨论的。

仍参照图2，EUV掩模18也包括设置在ML结构34上方的覆盖层36以防止ML的氧化。在一个实施例中，覆盖层36包括厚度在从约4nm至约7nm的范围内的硅。EUV掩模18还可以包括设置在覆盖层36之上的缓冲层38以用作吸收层的图案化或修复工艺中的蚀刻停止层，这将在之后描述。缓冲层38具有与设置在其上的吸收层不同的蚀刻特性。在各个实例中，缓冲层38包括钌(Ru)(诸如RuB、RuSi的Ru化合物)、铬(Cr)、氧化铬和氮化铬。

EUV掩模18也包括形成在缓冲层38上方的吸收层40(也称为吸附层)。在一些实施例中，吸收层40吸收导向至掩模上的EUV辐射。在各个实施例中，吸收层可以由氮化钽硼(TaBN)、氧化钽硼(TaBO)、铬(Cr)、镭(Ra)或一种或多种以下材料的合适的氧化物或氮化物(或合金)：锕、镭、碲、锌、铜和铝。

现在参照图3，更详细地描述本发明的非周期性ML结构34。图3示出非周期性ML结构34的部分的图解片段截面侧视图。非周期性ML结构34包括多个Mo/Si膜对或多个层。诸如EUV范围内的光的辐射朝着图3中的非周期性ML结构34的最顶表面投影。在图3中示出的实施例中，Mo/Si膜对分成多个组或子集，其中，周期(由厚度测量)在每个组或子集内逐渐或随机地变化。

例如，ML结构34包括包含三个Mo/Si膜对的组100A。第一对Mo/Si膜包括设置在Mo膜120上的Si膜110。第二对Mo/Si膜包括设置在Mo膜121上的Si膜111。第三对Mo/Si膜包括设置在Mo膜122上的Si膜112。 如示出的，第三对Mo/Si膜112/122设置在第二对Mo/Si膜111/121上方，第二对Mo/Si膜111/121设置在第一对Mo/Si膜110/120上方。

第一对Mo/Si膜具有总厚度150。第二对Mo/Si膜具有总厚度151。第三对Mo/Si膜具有总厚度152。根据本发明的各个方面，第一、第二和第三Mo/Si膜对的厚度150、151和152沿着预定方向逐渐或随机地变化，例如，沿着图3中的垂直方向，在图3中，垂直方向限定为各个膜彼此堆叠设置的方向。

在一些实施例中，厚度151等于d，厚度150在从约0.5d至d的范围内，并且厚度152在从约d至1.5d的范围内。在一些其他实施例中，厚度151等于d，厚度150在从约0.8d至d的范围内，并且厚度152在从约d至1.2d的范围内。在又其他实施例中，厚度151等于d，厚度150等于约0.86d，并且厚度152等于约1.05d。在这些实施例中，d是厚度值，例如，7纳米(nm)。

以上讨论的这些数值范围配置为改进反射率和衍射平衡。这在下面的表1中示出，表1包括具有非周期性ML结构的掩模相对于具有周期性ML结构的传统掩模的反射率和衍射不平衡性能的实验数据。

表1

表1的第2-4行是从具有周期性ML结构的传统掩模获得的数据，但是对于每个掩模，周期(由每个Mo/Si对的厚度测量)不同。表1的最后一行是从本发明的掩模的实施例获得的数据，其中，采用非周期性ML结构。表1的中间列列出了由“13.47°内的角度(°)的最小反射率(％)” 测量的反射率数据。表1的右列列出了由“反射纹波(％)(最大R–最小R)”测量的衍射不平衡数据。如表1中清楚示出的，具有非周期性ML结构的掩模的反射率(61％)大于传统掩模，同时衍射不平衡(8.25％)小于传统掩模(意味着衍射平衡更好)。

根据本发明的各个方面，非周期性ML结构中的膜对的标称厚度(d)遵从以下标准：

其中，NA(数值孔径)*sigma/M(减小)＝sin(theta)>0.03，d＝d_H(较高的层的厚度)+d_L(较低的层的厚度)，并且theta(θ)是具有波长lamda(λ)的辐射源的入射角。在一些实施例中，波长lamda为6.5nm。在其他实施例中，波长lamda为13nm。

在图3中示出的实施例中，由膜110-112和120-122构成的第一、第二和第三Mo/Si膜对也可以共同地称为堆叠件并且在本文中标示为参考字符100A。在非周期性ML结构34内，膜的这种堆叠件重复，如图3所示，标示为参考字符100B…100X。换句话说，堆叠件(或子集/组)100B由与堆叠件100A中的相应的膜、设置在其上的堆叠件(诸如堆叠件100X)基本上类似的膜110-112和120-122构成。以这种方式，堆叠件100B(或堆叠件100X)内的Mo/Si膜对的厚度沿着垂直方向逐渐或随机地改变(在图3中示出的实施例中，随着它们向上而增大)。例如，在堆叠件100B内，Mo/Si膜对112/122具有大于Mo/Si膜对111/121的厚度，并且Mo/Si膜对111/121具有大于Mo/Si膜对110/120的厚度。描述膜对的逐渐变化的厚度的另一方式是：在膜对的每个堆叠件(例如，100A/100B/100X)内，膜对离LTEM衬底越远，膜对变得越厚。

图3中示出的非周期性ML结构34的配置的另一特征在于：虽然Mo/Si膜对的厚度在特定堆叠件100A/100B/100C内的向上垂直方向上增大，但是该厚度在两个邻近的堆叠件之间的界面处实际上减小。例如，堆叠件100A的最顶部Mo/Si膜对(构成膜112/122)具有厚度152，如上讨论的，厚度152大于d。堆叠件100B的最底部Mo/Si膜对(构成膜110/120)具有厚度 150，并且与堆叠件100A的最顶部Mo/Si膜对形成界面。如上讨论的，厚度150小于d并且因此小于厚度152。这表明，虽然Mo/Si膜对的厚度在任何堆叠件100A/100B等的向上垂直方向上逐渐或随机地增大，但是这种厚度在“跨越”至设置在其上的下一堆叠件之后将下降。换句话说，非周期性ML结构34内的Mo/Si膜对的厚度在向上垂直方向上将逐渐增大，然后将下降(例如，在进入位于其上的堆叠件之后)，并且然后再次逐渐增大，然后下降等。该图案重复，直到到达非周期性ML结构34的最外表面(在这个情况下，堆叠件100X中的膜112的外表面)。

应该理解，以上讨论的堆叠件100A/100B/100X不必限于三个膜对。例如，在一些实施例中，Mo/Si膜对的每个堆叠件(或子集或组)可以包括四个、五个、六个或任何其他数量的膜对，只要Mo/Si膜对厚度沿着垂直方向在堆叠件内逐渐或随机地变化。在极端实例中，整个非周期性结构34由具有沿着垂直方向逐渐或随机地变化的厚度的Mo/Si膜对构成。换句话说，整个非周期性结构34可以视为如上讨论的单个堆叠件100A。

也应该理解，虽然以上讨论使用Mo/Si作为非周期性ML结构的示例膜对，但是膜对材料不限于Mo/Si。例如，Mo/Be可以用作代替Mo/Si的合适的膜对。也应该理解，本发明的各个方面不限于EUV光刻。例如，它们也可以应用于超远紫外(BEUV)光刻，其中，辐射波长为6.x nm(例如，6.5nm)，而不是EUV光刻中使用的13.5nm。

图4是根据本发明的各个方面的经受光刻工艺的半导体晶圆的图解片段截面侧视图。提供衬底200。衬底200可以包括硅材料或其他合适的半导体材料。在衬底200上方形成材料层210。在材料层210上方形成光刻胶层230以图案化材料层。通过光刻工艺250将光刻胶层230图案化成光刻胶层段230A和230B，如上讨论的，光刻工艺250可以是EUV光刻工艺或可以是BEUV光刻工艺。使用实现为掩模18(图2)的实施例的光刻掩模实施光刻工艺250，掩模18包括以上关于图3讨论的非周期性ML结构。再者，非周期性ML结构允许改进的反射率和衍射平衡，这帮助改进光刻性能。

图5是根据本发明的实施例的示出制造光刻掩模的方法400的简化流 程图。在一些实施例中，光刻掩模是EUV掩模。在其他实施例中，光刻掩模是BEUV掩模。

方法400包括在低热膨胀材料(LTEM)衬底上方形成非周期性多层(ML)结构的步骤410。非周期性ML结构配置为反射辐射。非周期性ML结构的形成包括形成多个交错的膜对，每个膜对均包括第一膜和具有与第一膜不同的材料组分的第二膜。实施交错的膜对的形成，使得：非周期性ML结构包括多个基本上相同的膜对的堆叠件；和在膜对的每个堆叠件内，膜对离LTEM衬底越远，膜对变得越厚。在一些实施例中，膜对的每个堆叠件包括第一膜对、位于第一膜对上方的第二膜对以及位于第一膜对上方的第三膜对；第一膜对具有在从约0.5d至约d的范围内的第一厚度；第二膜对具有等于d的第二厚度；以及第三膜对具有在从约d至约1.5d的范围内的第三厚度。在一些实施例中，d为约7纳米。在一些实施例中，膜对的第一膜包含Mo，并且膜对的第二膜包含Si或Be。

方法400也包括在非周期性ML结构上方形成覆盖层的步骤420。在一些实施例中，覆盖层包含硅。

方法400包括在覆盖层上方形成吸收层的步骤430。

应该理解，可以在本文中示出的步骤410-430之前、期间或之后实施额外的步骤。例如，方法400可以包括在覆盖层和吸收层之间形成缓冲层的步骤。缓冲层和吸收层具有不同的蚀刻特性。为了简化的目的，本文中不特别讨论额外的步骤。

图6是根据本发明的实施例的示出实施晶圆制造工艺的方法500的简化流程图。

方法500包括在衬底上方形成材料层的步骤510。在一些实施例中，材料层包含介电材料。在一些其他实施例中，材料层包含金属材料。

方法500包括在材料层上方形成光刻胶层的步骤520。可以通过旋涂工艺形成光刻胶层。

方法500包括在光刻工艺中使用光刻掩模图案化光刻胶层的步骤530。在一些实施例中，图案化步骤530包括将光刻胶层暴露于远紫外(EUV)辐射或超远紫外(BEUV)辐射以及然后显影曝光的光刻胶层以形成图案化 的光刻胶部件。

光刻掩模包括包含低热膨胀材料(LTEM)的衬底以及设置在衬底上方的非周期性多层(ML)结构。非周期性ML结构配置为反射辐射。非周期性ML结构包含多个交错的膜对。每个膜对均包括第一膜和第二膜，第一膜和第二膜具有不同的材料组分。对于多个膜对的至少一组，每个膜对具有与组中的其他膜对不同的厚度。

在一些实施例中，膜对的组包括第一膜对、形成在第一膜对上方的第二膜对和形成在第一膜对上方的第三膜对；第一膜对具有在从约0.5d至约d的范围内的第一厚度；第二膜对具有等于d的第二厚度；以及第三膜对具有在从约d至约1.5d的范围内的第三厚度。在一些实施例中，d为约7纳米。

在一些实施例中，非周期性ML结构包括多个基本上相同的膜对的组。在每个组内，膜对的厚度垂直地逐渐地改变。

在一些实施例中，对于整个非周期性ML结构，膜对的厚度沿着预定方向逐渐改变。

在一些实施例中，光刻掩模还包括：设置在非周期性ML结构上方的覆盖层；和设置在覆盖层上方的吸收层。在一些实施例中，膜对的第一膜包含Mo；并且膜对的第二膜包含Si或Be。

应该理解，可以在本文中示出的步骤510-530之前、期间或之后实施额外的步骤。例如，方法500可以包括通过照明器将远紫外(EUV)或超远紫外(BEUV)辐射导向至光刻掩模上的步骤。照明器可以包含偶极子照明组件。为了简化的目的，本文中不特别讨论额外的步骤。

基于以上讨论，可以看出，本发明提供了EUV/BEUV光刻中的各种优势。然而，应该理解，本文中不必讨论所有优势，并且其他实施例可以提供不同的优势，并且没有特定优势是所有实施例均需要的。一个优势是，非周期性ML结构改进发射率和衍射平衡。而传统的光刻掩模通常采用周期性ML结构，其中，交错的膜对具有相等的厚度，本文中公开的非周期性ML结构采用具有逐渐变化的厚度的膜对。这允许反射率相对较高，同时保持衍射不平衡相对较低，并且它不对数值孔径施加任何限制。结果， 改进了光刻性能。另一优势是，因为非周期性ML结构不需要额外的层或不同的材料，所以非周期性ML结构可以基于现有工艺流程形成和使用。

本发明提供了根据一些实施例的光刻掩模。光刻掩模包括包含低热膨胀材料(LTEM)的衬底。多层(ML)结构设置在衬底上方。ML结构配置为反射辐射。ML结构包含多个交错的膜对。每个膜对包括第一膜和第二膜，第一膜和第二膜具有不同的材料组分。每个膜对具有相应的厚度。对于多个膜对的至少一个子集，膜对的相应的厚度沿着预定方向随机地变化。

在上述光刻掩模中，其中，所述多个膜对的子集包括第一膜对、设置在所述第一膜对上方的第二膜对和设置在所述第一膜对上方的第三膜对；所述第一膜对具有在从约0.5d至约d的范围内的第一厚度；所述第二膜对具有等于d的第二厚度；以及所述第三膜对具有在从约d至约1.5d的范围内的第三厚度。

在上述光刻掩模中，其中，所述多个膜对的子集包括第一膜对、设置在所述第一膜对上方的第二膜对和设置在所述第一膜对上方的第三膜对；所述第二膜对具有等于d的第二厚度；所述第一厚度在从约0.8d至约d的范围内；所述第三厚度在从约d至约1.2d的范围内。

在上述光刻掩模中，其中，所述多个膜对的子集包括第一膜对、设置在所述第一膜对上方的第二膜对和设置在所述第一膜对上方的第三膜对；所述第一膜对具有在从约0.5d至约d的范围内的第一厚度；所述第二膜对具有等于d的第二厚度；以及所述第三膜对具有在从约d至约1.5d的范围内的第三厚度，d为约7纳米。

在上述光刻掩模中，其中，所述ML结构包括具有非周期性分布的膜对的多个子集；所述膜对的每个子集基本上类似于所述膜对的剩余子集；以及每个子集内的所述膜对的相应的厚度沿着所述预定方向逐渐地变化。

在上述光刻掩模中，其中，对于整个所述ML结构，所述膜对的相应的厚度沿着所述预定方向逐渐地变化。

在上述光刻掩模中，还包括：覆盖层，设置在所述ML结构上方；以及吸收层，设置在所述覆盖层上方。

在上述光刻掩模中，其中，所述LTEM包括TiO₂掺杂的SiO₂；所述膜对的所述第一膜包含Mo；和所述膜对的所述第二膜包含Si或Be。

本发明提供了一种晶圆制造工艺。在衬底上方形成材料层。在材料层上方形成光刻胶层。在光刻工艺中使用光刻掩模图案化光刻胶层。光刻掩模包括包含低热膨胀材料(LTEM)的衬底以及设置在衬底上方的多层(ML)结构。ML结构配置为反射辐射。ML结构包含多个交错的膜对。每个膜对包括第一膜和第二膜，第一膜和第二膜具有不同的材料组分。对于多个膜对的至少一组，每个膜对具有与组中的其他膜对不同的厚度。

在上述晶圆制造工艺中，还包括：通过照明器将远紫外(EUV)或超远紫外(BEUV)辐射导向至所述光刻掩模上，其中，所述照明器包含偶极子照明组件。

在上述晶圆制造工艺中，其中，图案化所述光刻胶层包括将所述光刻胶层暴露于远紫外(EUV)辐射或超远紫外(BEUV)辐射以及然后显影曝光的光刻胶层以形成图案化的光刻胶部件。

在上述晶圆制造工艺中，其中：膜对的组包括第一膜对、形成在所述第一膜对上方的第二膜对和形成在所述第一膜对上方的第三膜对；所述第一膜对具有在从约0.5d至约d的范围内的第一厚度；所述第二膜对具有等于d的第二厚度；以及所述第三膜对具有在从约d至约1.5d的范围内的第三厚度。

在上述晶圆制造工艺中，其中，d为约7纳米。

在上述晶圆制造工艺中，其中：所述ML结构包括多个基本上相同的膜对的组；和在每个组内，所述膜对的厚度垂直地逐渐地变化。

在上述晶圆制造工艺中，其中，对于整个所述ML结构，所述膜对的厚度沿着预定方向逐渐地变化。

在上述晶圆制造工艺中，其中，所述光刻掩模还包括：覆盖层，设置在所述ML结构上方；和吸收层，设置在所述覆盖层上方；并且其中：LTEM包括TiO₂掺杂的SiO₂；所述膜对的所述第一膜包含Mo；和所述膜对的所述第二膜包含Si或Be。

本发明提供了一种制造光刻掩模的方法。在低热膨胀材料(LTEM)衬 底上方形成多层(ML)结构。ML结构配置为反射辐射。ML结构的形成包括形成多个交错的膜对，每个膜对包括第一膜和具有与第一膜不同的材料组分的第二膜。实施交错的膜对的形成，使得：ML结构包括多个基本上相同的膜对的堆叠件；和在膜对的每个堆叠件内，膜对离LTEM衬底越远，膜对变得越厚。在ML结构上方形成覆盖层。

在上述方法中，其中：所述膜对的每个堆叠件包括第一膜对、位于所述第一膜对上方的第二膜对和位于所述第一膜对上方的第三膜对；所述第一膜对具有在从约0.5d至约d的范围内的第一厚度；所述第二膜对具有等于d的第二厚度；以及所述第三膜对具有在从约d至约1.5d的范围内的第三厚度。

在上述方法中，其中，d为约7纳米。

在上述方法中，其中：所述LTEM衬底包含TiO₂掺杂的SiO₂；所述膜对的所述第一膜包含Mo；和所述膜对的所述第二膜包含Si或Be。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。