显示面板与其制作方法与流程

本发明涉及一种显示面板，且特别涉及一种窄边框的显示面板与其制造方法。

背景技术：

一般的显示装置具有显示区域与非显示区域，显示区域中具有像素结构、栅极线及数据线，这些栅极线与数据线会延伸至非显示区域以耦接至驱动电路。请参照图1，图1为公知的显示面板俯视图。显示面板具有显示区域aa以及非显示区域na。在显示区域aa中设置有多个像素结构p，并且排列为多条像素列与多条像素行。显示区域aa中设置有多条栅极线gl(1)～gl(m)以及多条数据线dl(1)～dl(n)，栅极线gl(1)～gl(m)与数据线dl(1)～dl(n)分别电性连接像素列中的像素结构p。在非显示区域na中设置有驱动电路dc，显示区域aa中的栅极线gl(1)～gl(m)朝驱动电路dc的区域延伸以电性连接驱动电路dc。类似地，显示区域aa中的数据线dl(1)～dl(n)朝驱动电路dc的区域延伸以电性连接驱动电路dc。如图1所示，因为栅极线gl(1)～gl(m)分别延伸至位于显示面板相对两侧的非显示区域na中，以朝向驱动电路dc的区域集中并电性连接至驱动电路dc，因此显示面板的边框(border)大小受限于栅极线gl(1)～gl(m)的数目及布局方式而无法降低。此外，随着显示装置的解析度越来越大，这些栅极线与数据线的数目也会越来越多，使得栅极线与数据线在非显示区域中会占据极大的面积。另一方面，目前市场上对于窄边框的要求是越来越高，因此如何在解析度增加的同时，可达到窄边框的需求，甚至缩小边框的宽度，已成为急需解决的问题。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现要素：

本发明的目的在于提供一种窄边框的显示面板。

为实现上述目的本发明提出的一种显示面板，具有显示区域与非显示区域。显示面板包括第一基板与以下的元件。设置在第一基板上的多条第一信号线、多条第二信号线以及多条第三信号线，第一信号线与第二信号线交叉并定义多个像素区域，第三信号线设置在至少部分的像素区域中。多个薄膜晶体管以及多个像素电极是设置在像素区域中，每一个薄膜晶体管包括栅极、源极及漏极，漏极电性连接像素电极。第一信号线耦接至薄膜晶体管的栅极与源极的其中之一，第二信号线耦接至薄膜晶体管的栅极与源极的其中的另一个，每一条第一信号线耦接至第三信号线的至少其中之一。

在一些实施例中，上述的第一信号线为栅极线并且属于第一金属层。第二信号线为数据线并且在显示区域内属于第二金属层。第三信号线在显示区域内属于第二金属层。

在一些实施例中，上述的第一信号线为数据线并且属于第二金属层。第二信号线为栅极线并且在显示区域内属于第一金属层。第三信号线在显示区域内属于第一金属层。

在一些实施例中，上述的第一金属层与第二金属层间具有绝缘层，绝缘层具有多个穿孔，每一条第三信号线通过穿孔耦接至一条第一信号线。

在一些实施例中，上述的显示面板还包括透明导电层，上述的像素电极位于此透明导电层的上方，并且此透明导电层覆盖至少部分的第三信号线。

在一些实施例中，上述的透明导电层为共同电极，每一个像素结构的像素电极包含多个缝隙。

在一些实施例中，上述的显示面板还包括第二基板与另一个透明导电层，其中第二基板与第一基板相对设置，并且另一个透明导电层是设置在第二基板上。此另一个透明导电层为共同电极。

在一些实施例中，上述的每一条第一信号线耦接至少二条第三信号线。

在一些实施例中，上述的第二信号线与第三信号线的其中之一包括第一部分与第二部分，第一部分属于第二金属层，第二部分属于第一金属层。显示面板还包括连接结构，设置在非显示区域内，用以电性连接第一部分与第二部分。连接结构包括：第二部分，设置在基板上；绝缘层，设置在第一金属层之上并且具有开口以暴露出第二部分；第一部分，设置在第一绝缘层之上；第二绝缘层，设置在第二金属层之上并且具有对应至第一开口的第二开口，以及第三开口以暴露出第一部分；以及透明导电层，通过第三开口连接至第一部分，并且通过第二开口连接至第二部分。

在一些实施例中，上述的第二信号线与第三信号线的其中之一包括第一部分与第二部分，第一部分与第二部分属于第二金属层，显示面板更包括连接结构，设置在非显示区域内，用以电性连接第一部分与第二部分。此连接结构包括：第一金属层，设置在第一基板上；绝缘层，设置在第一金属层之上；第一部分与第二部分，设置在第一绝缘层之上；第二绝缘层，设置在第二金属层之上并且具有第一开口与第二开口，第一开口与第二开口分别暴露出第一部分与第二部分；以及透明导电层，通过第一开口连接至第一部分，并且通过第二开口连接至第二部分。

在一些实施例中，上述的第二信号线与第三信号线的其中之一包括第一部分与第二部分，第一部分属于第二金属层，第二部分属于第一金属层。显示面板还包括连接结构，设置在非显示区域内，用以电性连接第一部分与第二部分。此连接结构包括：第二部分，设置在第一基板上；绝缘层，设置在第一金属层之上并且具有开口以暴露出第二部分；以及第一部分，设置在第一绝缘层之上，并通过开口连接至第二部分。

在一些实施例中，上述的显示面板还包括驱动电路，其中驱动电路包括多个接垫，这些接垫包含多个第一接垫与多个第二接垫，第一接垫分别耦接至第二信号线，第二接垫分别耦接至第三信号线。上述的接垫排列为至少二行，每一行中的接垫是沿第一方向排列。

在一些实施例中，上述的第二接垫的数目少于第一接垫的数目。这些接垫沿着第二方向排列为第一行与第二行。第一方向实质上垂直第二方向。第一行仅包括第一接垫的一部分，第二行包括第一接垫的另一部分与第二接垫，第二行中相邻的二个第二接垫间具有一个第一接垫。

在一些实施例中，上述的第二接垫的数目少于第一接垫的数目。第一接垫与第二接垫沿着第二方向排列为第一行、第二行与第三行。第一方向实质上垂直第二方向。第一行、第二行与第三行中的每一个都包括部分的第一接垫与部分的第二接垫。每一行中相邻的二个第二接垫间具有三个第一接垫。

在一些实施例中，上述的第二接垫的数目少于第一接垫的数目。第一接垫与第二接垫沿着第二方向排列为第一行、第二行、第三行与第四行。其中第一方向实质上垂直第二方向。第一行、第二行与第三行中的每一个包括部分的第一接垫，第四行仅包括第二接垫。在同一行的第一接垫所对应的像素结构是对应至相同的颜色。

在一些实施例中，上述的像素区域排列为多个列与多个行，列的数量与第三信号线的数量相同，并且每一条第三信号线延伸经过其中一个列的每个像素区域。

在一些实施例中，上述的像素区域排列为多条列与多条行，列的数量大于第三信号线的数量，列包括沿着一方向依序排列的第一列、第二列与第三列。第三信号线的其中之一延伸经过第一列中的每个像素区域，在第二列与第三列的像素区域中不具有第三信号线的延伸。

在一些实施例中，上述的第一列中的任一像素区域的面积大于第二列中的任一像素区域的面积，也大于第三列中的任一像素区域的面积。

以另外一个角度来说，本发明也提出一种显示面板的制作方法，包括：在基板上形成第一金属层，第一金属层包含多条第一信号线；在第一金属层上形成绝缘层；在第一绝缘层中进行蚀刻以形成多个穿孔；在第一绝缘层上形成第二金属层，第二金属层包含多条第二信号线及多条第三信号线，其中第三信号线的其中之一通过穿孔的其中之一耦接至第一信号线的其中之一；以及在第二金属层上依序形成第二绝缘层、透明导电层、第三绝缘层与像素电极，其中第一信号线与第二信号线交叉并定义多个像素区域，第三信号线设置在至少部分的像素区域中。

以另外一个角度来说，本发明提出一种显示面板的制作方法，包括：在基板上形成第一金属层，第一金属层包含多条第二信号线与多条第三信号线；在第一金属层上形成绝缘层；在第一绝缘层中进行蚀刻以形成多个穿孔；在第一绝缘层上形成二金属层，第二金属层包含多条第一信号线，其中第一信号线的其中之一通过穿孔的其中之一耦接至第三信号线的其中之一；以及在第二金属层上依序形成第二绝缘层、透明导电层、第三绝缘层与像素电极，其中第一信号线与第二信号线交叉并定义多个像素区域，第三信号线设置在至少部分的像素区域中。

根据本发明实施例提出的显示面板与其制作方法，可以达到窄边框的需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图方式作详细说明如下。

附图说明

图1为公知的显示面板俯视图。

图2是根据一实施例绘示显示面板的俯视图。

图3是根据一实施例绘示像素结构的等效电路图。

图4是根据本发明另一实施例绘示显示面板200的俯视示意图。

图5是根据本发明另一实施例绘示显示面板的俯视图。

图6是根据一实施例绘示像素结构的俯视图。

图7是沿着图6的切线aa’及bb’绘示像素结构的剖面图。

图8是根据一些实施例绘示扭转向列显示面板中像素结构的剖面图。

图9是根据一实施例绘示部分显示面板俯视图。

图10是沿着图9的切线cc’绘示连接结构330的剖面图。

图11是沿着图9的切线dd’绘示连接结构320的剖面图。

图12是根据一实施例绘示像素结构的俯视图。

图13是根据图12中的切线ee’绘示连接结构810的剖面图。

图14是根据一实施例绘示像素结构的俯视图。

图15是沿着图14的切线ff’及gg’所绘示的像素结构的剖面图。

图16是沿着图14的切线hh’绘示连接结构1020的剖面图。

图17是沿着图14的切线ii’绘示连接结构1010的剖面图。

图18是根据一实施例绘示像素结构的俯视图。

图19是根据图18中的切线ii’绘示连接结构1410的剖面图。

图20、21是根据一实施例绘示第一信号线与第三信号线的连接示意图。图22a是根据一实施例绘示驱动电路上接垫(pad)配置的示意图。

图22b是将图22a中的驱动电路设置在显示面板的俯视图。

图23是根据另一实施例绘示驱动电路上接垫配置的示意图。

图24是根据再一实施例绘示驱动电路上接垫配置的示意图。

图25a、25b是根据再一实施例绘示驱动电路上接垫配置的示意图。

图26a～33a是根据一实施例绘示显示面板的制作方法的俯视图。

图26b～33b是根据一实施例绘示显示面板的制作方法的剖面图。

具体实施方式

关于本文中所使用的“第一”、“第二”、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。另外，关于本文中所使用的“耦接”，可指二个元件直接地或间接地作电性连接。也就是说，当以下描述“第一物件耦接至第二物件”时，第一物件与第二物件之间还可设置其它的物件。

图2是根据一实施例绘示显示面板的俯视图。请参照图2，在图2的实施例中，显示面板100是实作为智能型手表上的屏幕，显示面板100具有显示区域110与非显示区域120，其中显示区域110是非矩形。但在其它实施例中显示面板100也可以实作为其它的移动装置、家电上的屏幕，或者是汽车的仪表板等，本发明并不在此限。此外，在本实例中的显示区域110的形状为圆形，在其它实施例中，非矩形的显示区域的形状可为椭圆形、三角形、梯形、心形或其它不规则形状，本发明不以此为限。

显示面板100包含多条第一信号线141、多条第二信号线142与多条第三信号线143，所述多条第一信号线141与所述多条第二信号线142交叉并定义多个像素区域，每一列(column)像素区域中均有一条第三信号线143设置在其中，并且每条第三信号线143会通过连接点150电性连接至所述多条第一信号线141的其中之一。第一信号线141、第二信号线142与第三信号线143的材料例如包括金属或其它合适的导体。如图2所示，在显示区域110中，第一信号线141沿着第一方向延伸，第二信号线142与第三信号线143是沿着第二方向延伸。在本实施例中，第一方向与第二方向实质上是彼此垂直，也就是第一方向是平行于x轴，第二方向是平行于y轴。但本发明不以此为限，在一些实施例中，第一方向与第二方向间的夹角不等于90度。此外，在另一些实施例中，第二信号线142与第三信号线143的延伸方向也可以不同。本发明不限定第一信号线141、第二信号线142与第三信号线143在显示区域110中的延伸方向。

在一些实施例中，第一信号线141为栅极线(gateline)，第二信号线142为数据线(dataline)。在其它实施例中，第一信号线141为数据线，第二信号线142为栅极线。也就是第一信号线141为栅极线与数据线的其中之一，第二信号线142为栅极线与数据线的其中之另一。如图2所示，第二信号线142与第三信号线143延伸至非显示区域120中以电性连接驱动电路130。特别的是，第三信号线143会通过连接点150电性连接至对应的第一信号线141，借此第一信号线141是通过第三信号线143电性连接驱动电路130。通过图2实施例的第一信号线141、第二信号线142、第三信号线143与连接点150的配置方式，驱动电路130中的数据信号是传送至第二信号线142，而驱动电路130中的扫描信号是通过第三信号线143传送至第一信号线141，或是驱动电路130中的扫描信号是传送至第二信号线142，而驱动电路130中的数据信号是通过第三信号线143传送至第一信号线141。在公知技术中，第一信号线141会延伸至非显示区域120中，并且往驱动电路130集中以耦接驱动电路130，使得第一信号线141在非显示区域120中占据了不小的面积。然而，在图2的实施例中，第一信号线141是通过第三信号线143电性连接至驱动电路130，借此减少在非显示区域120的绕线(route)，可减少非显示区域120(即边框)的宽度。

为了简化起见，图2中并没有绘示出所有的元件。例如显示面板100中还可包括其它的导线与像素结构。在一些实施例中，有些像素结构是设置在显示区域110与非显示区域120的交界处，或者在其它的实施例中所有的像素结构都在显示区域110中，本发明并不在此限。

请参照图2与图3，显示面板100包含多个像素结构140(图2中仅以虚线标示一个像素结构为例示)，图3是根据一实施例绘示像素结构的等效电路图。薄膜晶体管220设置在第一信号线141与第二信号线142交叉定义的像素区域中，并且具有栅极220g、源极220s以及漏极220d。栅极220g会耦接至第一信号线141，源极220s是耦接至第二信号线142，漏极220d是耦接至像素电极pe。第三信号线143是通过连接点150耦接至第一信号线141。液晶电容clc的二个电极分别为像素电极pe与共同电极ce，共同电极ce耦接至共同电压vcom。如图2与图3所示，因为第一信号线141与第二信号线142交错，因此第一信号线141与第二信号线142是属于不同金属层以彼此绝缘，此外，第一信号线141与第三信号线143交错，且第三信号线143是通过连接点150电性连接至对应的第一信号线141，因此第一信号线141与第三信号线143是属于不同金属层。在本实施例中，第一信号线141属于第一金属层m1，而第二信号线142与第三信号线143是属于第二金属层m2。但本发明不以此为限，在其它实施例中，第一信号线141是属于第二金属层m2，而第二信号线142与第三信号线143是属于第二金属层m1。

需说明的是，如图2所示，并非每个像素结构140均具有连接点150，因此图3的像素结构140的等效电路图是对应至具有连接点150的像素结构140。对于不具有连接点150的像素结构140，其对应的等效电路图仅需将图3中的连接点150移除，其余部分与图3相同，在此不再赘述。此外，图3是第一信号线141为栅极线且第二信号线142为数据线的实施例，在第一信号线141为数据线且第二信号线142为栅极线的实施例中，薄膜晶体管220的栅极220g是耦接至第二信号线142，源极220s是耦接至第一信号线141，其余部分与图3相同，在此不再赘述。

在图2的实施例中，驱动电路130包括了栅极驱动电路与数据驱动电路(也称源极驱动电路)，并且设置在非显示区域120中。栅极驱动电路与数据驱动电路是设置在同一个晶片中，或是分别设置在不同晶片中。在其它实施例中，栅极驱动电路与数据驱动电路是包含薄膜晶体管，并且驱动电路130的薄膜晶体管是与像素结构140中的薄膜晶体管220制作于显示面板100的基板上。举例来说，栅极驱动电路与数据驱动电路中的薄膜晶体管可以是与像素结构140中的薄膜晶体管220通过低温多晶硅工艺制作载基板上。此外，图2虽仅绘示一个驱动电路130，但本发明不限定驱动电路130的个数。

请参照图4，图4是根据本发明另一实施例绘示显示面板200的俯视示意图。图4的非显示区域120设置有多个接合接脚160，第二信号线142与第三信号线143延伸至非显示区域120中以电性连接接合接脚160。驱动电路130则是设置在可挠式(flexible)电路板170上(例如卷带承载封装(tapecarrierpackage，tcp)或晶粒软模封装(chiponfilm，cof))，并且可挠式电路板170的一侧具有多个接合引脚(图未示)以电性连接至多个接合接脚160。可挠式电路板170具有多条连接导线(图未示)以将驱动电路130电性连接至接合引脚，进而使得驱动电路130电性连接至接合接脚160，使得驱动电路130可提供扫描信号及数据信号至第二信号线142与第三信号线143。在本实施例中，驱动电路130包括了栅极驱动电路与数据驱动电路，并且栅极驱动电路与数据驱动电路是设置在同一个晶片中或是分别设置在不同晶片中。

请参照图5，图5是根据本发明另一实施例绘示显示面板的俯视俯视图。显示面板300具有显示区域310与非显示区域320。图5与图2的差别在于，在图2的实施例中，显示面板100的显示区域110形状为非矩形，但在图5的实施例中，显示面板300的显示区域310形状为矩形，其余部分与图2类似，在此不再赘述。类似地，如图5所示，通过将第一信号线141通过第三信号线143电性连接至驱动电路130，第一信号线141无需延伸至非显示区域320中，同样可减少非显示区域320(即边框)的宽度。因此本发明不限定显示区域的形状，也就是本发明可应用于矩形显示区域的显示面板以及非矩形显示区域的显示面板。

请参照图6与图7，图6是根据一实施例绘示像素结构的俯视俯视图，图7是沿着图6的切线aa’及bb’绘示像素结构的剖面图。在图6与图7的实施例中，显示面板是应用于横向电场式(transverseelectricfieldmode)或水平电场式(horizontalelectricfieldmode)显示面板。如图6与图7所示，薄膜晶体管220与像素电极310是设置在第一信号线141与第二信号线142交叉定义的像素区域中。具体来说，第一基板401例如为玻璃，第一金属层m1是形成于第一基板401之上，此第一金属层m1包括了栅极220g与第一信号线141。绝缘层402(也称第一绝缘层或是栅极绝缘层)是形成在第一金属层m1之上并且覆盖栅极220g与第一信号线141。绝缘层402具有穿孔402h以显露第一信号线141。半导体层220c是形成于绝缘层402之上。欧姆接触层220o1、220o2形成于半导体层220c的二侧上。第二金属层m2是形成于欧姆接触层220o1、220o2上，第二金属层m2包括源极220s、漏极220d、第二信号线142与第三信号线143。源极220s与漏极220d分别电性连接欧姆接触层220o1、220o2，第三信号线143通过穿孔402h电性连接第一信号线141。如图2及图3所示，第三信号线143是通过连接点150电性连接至对应的第一信号线141，因此在此实施例中，图2与图3中的连接点150是通过绝缘层402的穿孔402h所形成。绝缘层403(也称第二绝缘层)是形成于第二金属层m2之上，并且绝缘层403具有开口403h以显露漏极220d。透明导电层405是形成于绝缘层403之上，在此实施例中，透明导电层405是作为共同电极(commonelectrode)。透明导电层405的材料包括氧化铟锡(indiumtinoxide；ito)、氧化铟锌(indiumzincoxide；izo)或其它透明导电材料。绝缘层406(也称第三绝缘层)是形成于透明导电层405之上，并且绝缘层406具有开口406h。如图7所示，开口406h是对应开口403h，并且堆叠的开口403h与406h显露漏极220d。像素电极310是形成于绝缘层406之上，并且通过开口406h及403h耦接至漏极220d。第二基板407与第一基板401相对设置，并且第二基板407面对第一基板401的表面上设置有彩色滤光层408c与遮蔽层408b。第一基板401与第二基板401间设置有液晶409。此外，像素电极310具有缝隙(slit)310s，像素电极310与透明导电层405之间的电场是用以改变液晶409的旋转方向。在图6的实施例中，像素电极310的形状为具有缝隙310s的指叉状，但本发明不以此为限。举例来说，在其它实施例中，像素电极可为块状(或板状)结构，并且具有多个缝隙形成于所述块状(或板状)结构中。

为了简化起见，图6与图7中并没有绘示出所有的元件。举例来说，在一些实施例中，第一基板401与第二基板401面对液晶层的表面上还分别设置有取向层(alignmentlayer)以对液晶409取向。在其它实施例中，第二基板对液晶层的表面上还设置覆盖层(over-coatinglayer)以达到平坦化。此外，绝缘层402、403、406可分别为单层(singlelayer)结构，或是绝缘层402、403、406的至少其中之一为多层(multi-layer)结构。举例来说，因为绝缘层402具有平坦化的功效，因此一般是采用有机材料。但因为有机材料的绝缘层与金属层间的附着性(adhesion)较差，因此一般会在有机材料的绝缘层与金属层间设置一层与金属层附着性较佳的绝缘层，也就是绝缘层402为双层结构。

如图6及图7所示，从垂直第一基板401的方向上观看，第三信号线143延伸经过第一信号线141与第二信号线142交叉定义的像素区域。此外，透明导电层405是设置在像素电极310与第三信号线143之间，并且从垂直第一基板401的方向上观看，透明导电层405覆盖第三信号线143，也就是透明导电层405与第三信号线143在第一基板401上的投影重叠，借此透明导电层405可以屏蔽(shielding)位于其下方的第三信号线143的信号对位于其上方的像素电极310的干扰，以避免影响显示面板100的视效。需说明的是，在图6及图7的实施例中，像素电极310与第三信号线143在第一基板401上的投影重叠，但本发明不以此为限。在其它实施例中，像素电极310与第三信号线143在第一基板401上的投影不重叠，像素电极310位于透明导电层405的上方并且覆盖透明导电层405，透明导电层405覆盖至少部分的第三信号线143，也就是透明导电层405与第三信号线143在第一基板401上的投影重叠，同样可以屏蔽第三信号线143的信号对位于透明导电层405上方的像素电极310的干扰。此外，像素结构中的第三信号线143优选是完全被透明导电层405所覆盖，以增强屏蔽效应。

图6与图7的实施例是应用于横向电场式或水平电场式显示面板，但在其它实施例中也可应用于垂直对准(verticalalign，va)显示面板或者是扭转向列(twistednematic，tn)显示面板。举例来说，请参照图8，图8是根据一些实施例绘示扭转向列显示面板中像素结构的剖面图。图8与图7的差别在于，第二基板407面对第一基板401的表面上设置有彩色滤光层408c、遮蔽层408b与透明导电层410，并且像素电极310为不具有缝隙的板状结构。在图8的实施例中，透明导电层410是电性连接至共同电压以作为共同电极，像素电极310与透明导电层410之间的电场是用以改变液晶409的旋转方向，而透明导电层405、像素电极310与夹置其中的绝缘层406所形成的电容则是作为储存电容。在图8的实施例中，透明导电层405也覆盖第三信号线143，以屏蔽第三信号线143的信号对像素电极310的干扰。

此外，对于垂直对准(verticalalign，va)显示面板，第一基板401上的结构与图8类似，在此不再赘述。举例来说，在一些实施例中，第一基板401或/及第二基板407上可设置凸块(bump)，而在另一些实施例中，第一基板401上的像素电极301及/或第二基板407上的透明导电层(共同电极)410可具有图案，以将液晶分子倾斜。同样的是，透明导电层405可用以覆盖第三信号线143，以屏蔽第三信号线143的信号对像素电极310的干扰。

同样地，并非每个像素结构140均具有连接点150，因此图6及图7的像素结构剖面图是对应至具有连接点150的像素结构140。对于不具有连接点150的像素结构140，其对应的像素结构剖面图仅需将图6及图7中的穿孔402h移除，其余部分与图6及图7相同，在此不再赘述。

请参照图9，图9是根据一实施例绘示部分显示面板俯视图。需说明的是，为了便于说明与绘示，图9中的像素结构140仅绘示第一金属层m1、第二金属层m2、穿孔402h及像素电极310，详细的像素结构140的俯视图可参照图6。在非显示区域120中的第二信号线142与第三信号线143都会向驱动电路130延伸。然而，第二信号线142与第三信号线143都是属于同一金属层(在本实施例中是同属第二金属层m2)，导致相邻的第二信号线142与第三信号线143之间的间距无法太小。因此，在一些实施例中，可以在非显示区域120中将第二信号线142与第三信号线143的其中一者转接至第一金属层m1，借此可以缩短两者之间的间距。举例来说，在图9中，第二信号线142具有第一部分321与第二部分322，第一部分321与第二部分322都属于第二金属层m2。第三信号线143具有第一部分331与第二部分332，其中第一部分331属于第二金属层m2，但第二部分332属于第一金属层m1。非显示区域120中具有连接结构320、330。连接结构320是用以电性连接第一部分321与第二部分322，而连接结构330是用以电性连接第一部分331与第二部分332。

请参照图10，图10是沿着图9的切线cc’绘示连接结构330的剖面图。属于第一金属层m1的第二部分332是设置在基板401之上。第一绝缘层402是设置在第一金属层m1之上并且具有第一开口6_1h以暴露出第二部分332。属于第二金属层m2的第一部分331是设置在第一绝缘层402之上。第二绝缘层403是设置在第二金属层m2之上，并且具有对应至第一开口6_1h的第二开口6_2h，以及第三开口6_3h以暴露出第一部分331。透明导电层405设置在第二绝缘层403之上，通过第三开口6_3h电性连接至第一部分331，并且通过第二开口6_2h以电性连接至第二部分332，也就是透明导电层405桥接第一部分331与第二部分332。

图11是沿着图9的切线dd’绘示连接结构320的剖面图。请参照图11，第一绝缘层402是设置在基板401之上。属于第二金属层m2的第一部分321与第二部分322是设置在第一绝缘层402之上。第二绝缘层403设置在第二金属层m2之上，具有第一开口7_1h以暴露出第一部分321，并且具有第二开口7_2h以暴露出第二部分332。透明导电层405设置在第二绝缘层403之上，通过第一开口7_1h电性连接至第一部分321，并且通过第二开口7_2h电性连接至第二部分322，也就是透明导电层405桥接第一部分321与第二部分322。请参照图9，虽然第二信号线142的第一部分321与第二部分322都属于第二金属层m2，但因为第三信号线143的第一部分331与第二部分332是通过连接结构330电性连接，其中连接结构330是通过透明导电层405桥接不同金属层，因此第二信号线142的第一部分321与第二部分322间是额外设置连接结构320，其中连接结构320是通过透明导电层405电性连接同属第二金属层m2的第一部分321与第二部分322，以使第二信号线142与第三信号线143的阻抗匹配。

值得注意的是，在图9的实施例中是在非显示区域120中将第三信号线143从第二金属层m2转接至第一金属层m1，但在其它实施例中也可以是第二信号线142与第三信号线143在显示区域120中是同属第二金属层m2，并且第三信号线143在非显示区域120中是属于第二金属层m2，而将第二信号线142在非显示区域620中从第二金属层m2转接至第一金属层m1。换言之，连接结构320与连接结构330的设置位置可以互换。

图12是根据一实施例绘示像素结构的俯视图。图12与图9类似，其中相同或相似的元件不再重复说明与标记。在图12中，第二信号线142的第一部分321与第二部分322都属于第二金属层m2，并且第一部分321与第二部分322是直接耦接。然而，第三信号线143的第一部分331属于第二金属层m2，而第二部分332属于第一金属层m1。连接结构810是用以电性连接第一部分331与第二部分332。具体来说，请参照图13，图13是根据图12中的切线ee’绘示连接结构810的剖面图。第二部分332是设置在基板401上。第一绝缘层402是设置在第一金属层m1之上，并且具有一开口9_h以暴露出第二部分332。属于第二金属层m2的第一部分331是设置在第一绝缘层402之上，并且通过开口9_h电性连接至第二部分332。

在本实施例中，因为连接结构810是通过第一绝缘层402的开口9_h使得不同金属层彼此直接连接，因此相较于图10中通过透明导电层405电性连接不同金属层的连接结构330，连接结构810的阻值极小。因为连接结构801的阻值极小，因此在本实施例中，仅需将第二信号线142的第一部分321与第二部分322直接连接，而无需在第二信号线142的第一部分321与第二部分322间设置额外的连接结构。

在图12及图13的实施例中，是将第三信号线143从第二金属层m2转接至第一金属层m1，但在其它实施例中也可以是第二信号线142与第三信号线143在显示区域110中是同属第二金属层m2，并且第三信号线143在非显示区域120中是属于第二金属层m2，而第二信号线142在非显示区域120中从第二金属层m2转接至第一金属层m1。换言之，连接结构810也可以设置在第二信号线142之上。

请参照回图6及图7，在上述的实施例中，第一信号线141为栅极线并属于第一金属层，第二信号线142为数据线并属于第二金属层，第三信号线143是属于第二金属层。但本发明并不在此限，在其它实施例中栅极线与数据线也可以互换。具体来说，请参照图14，图14是根据一实施例绘示像素结构的俯视图。在图14的实施例中，第一信号线141为数据线并属于第二金属层，第二信号线142为栅极线并属于第一金属层，而第三信号线143在显示区域110内是属于第一金属层m1。换言之，第一信号线141是电性连接至薄膜晶体管的源极220s，第二信号线142是电性连接至栅极220g。图15是沿着图14的切线ff’及gg’所绘示的像素结构的剖面图。图15与图7类似，其中相同的符号便不再重复说明。与图7不同的是，在图15中，第三信号线143是属于第一金属层m1，而属于第二金属层m2的第一信号线141通过第一绝缘层402的穿孔402h连接至第三信号线143。

换句话说，在图2中，每一条第一信号线141是耦接至其中一个薄膜晶体管的栅极与源极的其中之一，而每一条第二信号线142是耦接至其中一个薄膜晶体管的栅极与源极的其中另外一个。不论第一信号线141是栅极线或是数据线，第三信号线143都会通过连接点150电性连接至对应的第一信号线141，使得第一信号线141可通过第三信号线143电性连接至驱动电路130。

请参照至图14，第二信号线142具有属于第一金属层m1的第一部分1011与第二部分1012。第三信号线143具有属于第一金属层m1的第一部分1021与属于第二金属层m2的第二部分1022。非显示区域120内具有连接结构1010、1020，连接结构1010用以连接第一部分1011与第二部分1012，连接结构1020用以连接第一部分1021与第二部分1022。

请参照图16，图16是沿着图14的切线hh’绘示连接结构1020的剖面图。属于第一金属层m1的第一部分1021是设置在基板401之上。第一绝缘层402是设置在第一金属层m1之上并且具有第一开口12_1h以暴露出第一部分1021。属于第二金属层m2的第二部分1022是设置在第一绝缘层402之上。第二绝缘层403是设置在第二金属层m2之上，并且具有对应至第一开口12_1h的第二开口12_2h，以及第三开口12_3h以暴露出第二部分1022。透明导电层405是设置在第二绝缘层403之上，通过第三开口12_3h电性连接至第二部分1022，并且通过第二开口12_2h以电性连接至第一部分1021。

图17是沿着图14的切线ii’绘示连接结构1010的剖面图。请参照图14，属于第一金属层m1的第一部分1011与第二部分1012是设置在第一绝缘层402之上。第一绝缘层402是设置在第一金属层m1之上，并且具有第一开口13_1h以暴露出第一部分1011，也具有第二开口13_2h以暴露出第二部分1012。第二绝缘层403是设置在第一绝缘层402之上，具有对应至第一开口13_1h的第三开口13_3h，以及对应至第二开口13_2h的第四开口13_4h。透明导电层405设置在第二绝缘层403之上，通过第三开口13_3h以电性连接至第一部分1011，并且通过第四开口13_4h以电性连接至第二部分1012。

请参照图14，虽然第一部分1011与第二部分1012都属于第一金属层m1，但与图9～11的实施例类似，额外设置连接结构1010可以使第二信号线142与第三信号线143的阻抗匹配。值得注意的是，在图14是将第三信号线143从第一金属层m1转接至第二金属层m2，借此缩短在非显示区域120内相邻第三信号线143与第二信号线142之间的间距。然而，在其它实施例中，也可以将第二信号线142从第一金属层m1转接至第二金属层m2，而第三信号线143维持在第一金属层m1。换言之，连接结构1010与连接结构1020可以互换，本发明并不在此限。

请参照图18，图18与图14类似，其中相同或相似的元件不再重复说明与标记。在图18中，第二信号线142的第一部分1011与第二部分1012都属于第一金属层m1。然而，第三信号线143的第一部分1021属于第一金属层m1，而第二部分1022属于第二金属层m2。连接结构1410是用以电性连接第一部分1021与第二部分1022。具体来说，请参照图19，图19是根据图18中的切线jj’绘示连接结构1410的剖面图。第一部分1021是设置在基板401上。第一绝缘层402是设置在第一金属层m1之上，并且具有一开口15_h以暴露出第一部分1021。属于第二金属层m2的第二部分1022是设置在第一绝缘层402之上，并且通过开口15_h电性连接至第一部分1021。

与图12～13的实施例类似，在本实施例中，因为连接结构1410的阻值极小，因此在本实施例中，仅需将第二信号线142的第一部分1011与第二部分1012直接连接，而无需在第二信号线142的第一部分1011与第二部分1012间设置额外的连接结构。

在图18的实施例中，是将第三信号线143从第一金属层m1转接至第二金属层m2，但在其它实施例中也可以将第二信号线142从第一金属层m1转接至第二金属层m2。换言之，连接结构1410也可以设置在第二信号线142之上。

需说明的是，在图9～图19的实施例中，是以相邻的第二信号线142与第三信号线143为例，但本发明不以此为限。举例来说，在一些实施例中，每三条分别对应不同颜色的像素结构的第二信号线142才会配置一条第三信号线143，或是因为显示面板的解析度配置使得数条第二信号线142才会配置一条第三信号线143，因此图9～19的实施例同样可应用于相邻二条第二信号线142，以缩小在非显示区域中相邻信号线间的间隙。

图20是根据一实施例绘示第一信号线与第三信号线的连接示意图。一般来说，一个像素结构(也称为子像素(sub-pixel))是用以显示单一个颜色。举例来说，图20是解析度为3x3的彩色显示面板，像素结构1601、1602、1603分别用以显示红色、绿色与蓝色，每个像素包含了红色、绿色与蓝色的像素结构(子像素)1601、1602、1603，因此图19的显示面板中的像素结构排列为3行像素行(row)与9列像素列(column)。为了简化起见，在图20的实施例中绘示了第一信号线1611～1613、第二信号线1621～1629、第三信号线1631～1639与连接点150，但并未绘示其它元件。因为显示面板包含三条第一信号线1611～1613，因此一般仅需三条第三信号线分别通过连接点150耦接至对应的第一信号线1611～1613，就可以将驱动电路130中的驱动信号传输至对应的第一信号线1611～1613。然而，因为像素结构中的第三信号线会影响像素结构的开口率，因此为了使每个像素结构开口率一致并且降低驱动电路130中的信号传输至对应的第一信号线的阻抗，每一列像素区域中均有一条第三信号线设置在其中，也就是每列像素列中的每个像素区域会有一条第三信号线延伸经过，因此第三信号线1631～1639的数目是第一信号线1611～1613的三倍。举例来说，图20中第一信号线1611～1613与第二信号线1621～1629交叉定义的像素区域排列为9列与3行的阵列，每一列像素区域分别具有一条第三信号线延伸于其中，并且每一条第三信号线是延伸经过对应的像素区域列中的每一个像素区域，也就是从垂直第一基板401的方向观看，每一条第三信号线是与对应的像素区域列中的每一个像素区域重叠。在图20的实施例中，每条第一信号线1611～1613是耦接至三条的第三信号线。具体来说，第一信号线1611耦接至第三信号线1631～1633，第一信号线1612耦接至第三信号线1634～1636，第一信号线1613耦接至第三信号线1637～1639。如此一来，可以降低第一信号线1611～1613与驱动电路130之间的阻抗。然而，在其它的实施例中，每列像素区域中分别有一条第三信号线设置在其中，每条第一信号线1611～1613也可以耦接至一条或两条的第三信号线1631～1639，至于没有耦接至第一信号1611～1613线的第三信号线1631～1639可以闲置或作为其它用途，以使每个像素结构的开口率相同。举例来说，图20中左侧三列像素列分别有第三信号线1631、1632及1633，而第一信号线1611可以耦接第三信号线1631，但不耦接第三信号线1632及1633，或是第一信号线1611可以耦接第三信号线1631及1632，但不耦接第三信号线1633。也就是每一个第一信号线1611～1613通过至少一条第三信号线1631～1639来电性连接至驱动电路130。

在图20的实施例中，每个像素结构的面积是一样大，并且每个像素结构中都具有第三信号线1631～1639的其中之一，也就是每个像素区域的面积是一样大，并且每个像素区域都会有一条第三信号线延伸经过其中。然而，在其它实施例中也可以变化为相邻的三个像素结构(例如像素结构1601～1603)中的一个像素结构有较大的面积并包括第三信号线，其它两个像素结构则有较小的面积且没有包括第三信号线，因此较大的像素结构面积可补偿因第三信号线所造成的开口率损失。请参照图21，在图21的实施例中具有第一信号线1711～1713、第二信号线1721～1729以及第三信号线1731～1733。其中具有第三信号线的像素结构有较大的宽度x，而没有第三信号线的像素结构有相对较小的宽度y，也就是具有第三信号线延伸经过的像素区域的面积比没有第三信号线延伸经过的像素区域的面积大。举例来说，像素结构1701～1703是沿着x轴排列，且彼此相邻。像素结构1701中具有第三信号线1731，但像素结构1702、1703并不具有第三信号线。像素结构1701(也称第一像素结构)的宽度(平行x轴的长度)x是大于像素结构1702(也称第二像素结构)与像素结构1703(也称第三像素结构)的宽度y。由于像素结构1701～1703的高度相同(平行y轴的长度)，因此像素结构1701的面积大于像素结构1702的面积，也大于像素结构1703的面积。像素结构1701的面积可以是像素结构1702、1703面积的n倍，其中n可以为任意大于1的实数。

需说明的是，在其它实施例中，也可以将显示面板设计为具有第三信号线延伸经过的像素区域的面积与没有第三信号线延伸经过的像素区域的面积相同。举例来说，可以将第三信号线设置在遮蔽层(例如黑色矩阵层)遮盖的区域，使得具有第三信号线的像素结构的开口率与没有第三信号线的像素结构的开口率相同。此外，在一些实施例中，因为第三信号线在像素结构中所占的比例极小，也就是第三信号线对像素结构的开口率影响极小，因此有第三信号线延伸经过的像素区域的面积与没有第三信号线延伸经过的像素区域的面积相同，以简化像素结构的布局。举例来说，在图20的实施例中，每一列像素区域分别具有一条第三信号线延伸于其中，并且每一条第三信号线是延伸经过对应的像素区域列中的每一个像素区域。但在其它实施例中，也可以变化为每一列像素区域分别具有一条第三信号线延伸于其中，并且至少部分第三信号线是延伸经过对应的像素区域列中的部分像素区域。

如上所述，可依据面板解析度与面板设计需求，将面板设计为每个像素区域中均有一条第三信号线设置在其中，或是部分像素区域中有一条第三信号线设置在其中，另一部分像素区域中则没有第三信号线设置在其中。此外，每条第一信号线电性连接至少一条第三信号线，以通过所述至少一条第三信号线电性连接驱动电路。也就是本发明是多条第一信号线与多条第二信号线交叉并定义多个像素区域，多条第三信号线设置在至少部分所述多个像素区域中，每一第一信号线耦接至所述多条第三信号线的至少其中之一，使得第一信号线是通过第三信号线电性连接至驱动电路，借此减少第一信号线在非显示区域中的绕线，以达到窄边框的效果。

图22a是根据一实施例绘示驱动电路上接垫(pad)配置的示意图，图22b是将图22a中的驱动电路设置在显示面板的俯视图。在本实施例中，驱动电路130是将栅极驱动电路与源极驱动电路应用于晶片，并且所述晶片是以晶片-玻璃接合(chiponglass，cog)方式将驱动电路130设置在显示面板的第一基板401上，也就是将晶片翻转以将驱动电路130的接垫面对第一基板401，并且驱动电路130的接垫与显示面板的非显示区域中的接合接脚通过导电黏着剂(例如异方性导电膜(anisotropicconductivefilm，acf))彼此电性连接。驱动电路130包括第一接垫1801r、1801g、1801b与第二接垫1811，第一接垫1801r、1801g、1801b中的字母代表所控制的像素结构所对应的颜色(“r”代表红色，“g”代表绿色，“b”代表蓝色)。第二信号线142与第三信号线143延伸至非显示区域中以分别耦接对应的接合接脚(图未示)，借此分别电性连接至驱动电路130中对应的接垫1801r、1801g、1801b。如图22a与图22b所示，第二接垫1811的数目是第一接垫1801r、1801g、1801b的数目的三分之一。因此显示区域中的三条第三信号线143_1、143_2及143_3会在非显示区域中耦接成一条第三信号线143，并且第三信号线143往驱动电路130延伸以电性连接第二接垫1811，因此第三信号线143的数目为第二信号线142的三分之一。如图22b所示，因为三条第三信号线143_1、143_2及143_3会在非显示区域中耦接成一条第三信号线143以往驱动电路130的方向延伸，因此会造成第三信号线与第二信号线142在非显示区域中会具有多个交错处，为了避免第三信号线与第二信号线142短路，可将图9～图19的实施例中的连接结构应用于图22b的实施例中，使得交错处的第三信号线与第二信号线分别是由不同金属层形成，以避免彼此短路。在本实施例中，显示区域中的第三信号线配置是采用图20的实施例，但每三条第三信号线143会在非显示区域中彼此耦接后再往驱动电路130延伸。但本发明不以此为限，在其它实施例中，显示区域中的第三信号线配置可以采用图21的实施例。此外，本发明不限定第二接垫的数目是第一接垫的数目的三分之一，举例来说，若是rgbw型态的显示面板，则第二接垫的数目是第一接垫的数目的四分之一。本发明不限定第一接垫的数目与第二接垫的数目间的比值。

第一接垫1801r、1801g、1803b分别耦接至第二信号线142，而第二接垫1811耦接至第三信号线143。在本实施例中，所有的第一接垫1801r、1801g、1801b与第二接垫1811是沿着x轴(也称第一方向)排列，具体来说，第一接垫与第二接垫沿着x轴依序为1801r、1801g、1801b、1811、1801r、1801g、1801b、1811…，也就是以1801r、1801g、1801b、1811四个接垫为一组，依序沿着x轴重复设置。在本实施例中，第一接垫1801r、1801g、1801b与第二接垫1811的中心点连成的线段为平行x轴的直线。如图22a所示，第一接垫1801r、1801g、1801b与第二接垫1811的接垫宽度分别为w，而接垫间的间距为s，因此每一组接垫(1801r、1801g、1801b与1811)在x轴的长度为4w+3s。以三组接垫为例，三组接垫在x轴的长度为(12w+11s)。

图23是根据另一实施例绘示驱动电路上接垫配置的示意图。在图23中，所有的接垫是沿着y轴(也称第二方向)排列为第一行1841与第二行1842。其中第一行1841包括第一接垫1801r、1801b，且其排列方式为沿着x轴(也称第一方向)依序排列为1801r、1801b、1801r、1801b、1801r、1801b…，第二行1842则包括第一接垫1801g与第二接垫1811，且其排列方式为沿着x轴依序排列为1801g、1811、1801g、1811、1801g、1811…，也就是第一行1841仅包括第一接垫1801r、1801b、1801r的一部分(例如第一接垫1801r、1801b)，第二行1842包括第一接垫1801r、1801b、1801r的另一部分(例如第一接垫1801g)与第二接垫1811，第二行1842中相邻的二个第二接垫1801g间具有一个第一接垫1811。第一行1841中的第一接垫1801r及1801b的中心点连成平行x轴的一直线，第二行1842中的第一接垫1801g与第二接垫1811的中心点连成平行x轴的另一直线，所述二直线是彼此平行。第一接垫1801r、1801g、1801b与第二接垫1811是沿着x轴上下交错排列，因此第一接垫1801r、1801g、1801b与第二接垫1811的中心点连成的线段为锯齿状的折线。以位于左侧的5个接垫(1801r-1801g-1801b–1803-1801r)为例，所述5个接垫的中心点连成的线段为w型折线。如图23所示，第一接垫1801r、1801g、1801b与第二接垫1811的接垫宽度分别为w，因此每一组接垫(1801r、1801g、1801b与1811)在x轴的长度为4w，并且三组接垫在x轴的长度为12w。相较于图22的实施例，在相同接垫数目的情况下，本实施例的驱动电路晶片在x轴的长度会较图22的实施例小。因为当面板解析度愈来愈大时，驱动电路130中的接垫数目会大幅增加，导致驱动电路的晶片尺寸不再受限于驱动电路的电路大小，而是受限于接垫的配置方式，造成驱动电路的晶片尺寸随着接垫数目增加而随之变大，因此会导致晶片成本增加。在相同接垫数目的情况下，通过图23中接垫的配置方式，晶片尺寸可较图22的实施例大幅降低，以节省成本。

在其它实施例中，驱动电路130中的接垫可以排列为更多或更少行，本发明并不在此限。例如，图24是根据再一实施例绘示驱动电路上接垫配置的示意图。在图24中，所有的第一接垫与第二接垫沿着y轴排列为第一行1901、第二行1902与第三行1903。而每一行1901～1903中都包括了部分的第一接垫与部分的第二接垫。如图24所示，第一行1901中的接垫沿着x轴依序排列为1801r、1811、1801b、1801g、1801r、1811、1801b、1801g…，第二行1901中的接垫沿着x轴依序排列为1801g、1801r、1811、1801b、1801g、1801r、1811、1801b…第三行1901中的接垫沿着x轴依序排列为1801b、1801g、1801r、1811、1801b、1801g、1801r、1811…，也就是第一行1901、第二行1902与第三行1903中的每一者都包括部分的该些第一接垫与部分的该些第二接垫，每一行中相邻的二个第二接垫间具有三个第一接垫。第一行中的所有接垫的中心点连成平行x轴的一直线，第二行中的所有接垫的中心点连成平行x轴的另一直线，第三行中的所有接垫的中心点连成平行x轴的再一直线，所述三直线是彼此平行。如图24所示，因为每一组接垫(1801r、1801g、1801b与1811)中会有二个接垫在x轴上重叠(举例来说，最左侧一组接垫中的第一接垫1801b与第三接垫1811在x轴重叠)，因此可降低每一组接垫在x轴的长度至3w，并且三组接垫在x轴的长度为9w。

图25a是根据再一实施例绘示驱动电路上接垫配置的示意图。在图25a中，在图25a中，所有的第一接垫与第二接垫沿着y轴排列为第一行1911、第二行1912、第三行1913与第四行1914。在第一行1911中只有多个沿着x轴排列的第一接垫1801r，在第二行1912中只有多个沿着x轴排列的第一接垫1801g，在第三行1913中只有多个沿着x轴排列的第一接垫1801b；在第四行1914中只有多个沿着x轴排列的第二接垫1811，也就是第一行1911仅包括这些第二接垫，该第一行1911、第二行1912与第三行1913中的每一个包括部分的第一接垫1801r、1801g、1801b，而第四行1911仅包括第二接垫1811，其中在同一行的第一接垫所对应的像素结构是对应至相同的颜色，例如第二行1912中的所有接垫都是对应至绿色，以此类推。如图25a所示，每一组接垫(1801r、1801g、1801b与1811)在x轴的长度为4w，但因为相邻二组接垫的排列在x轴上会部分重叠(举例来说，在图25a以虚线标示的第二组接垫180_2中，第一接垫1801r及1801g会与第一组接垫180_1中的第一接垫1801b及第二接垫1811在x轴重叠，而第二组接垫180_2中第一接垫1801b及第三接垫1811会与第三组接垫180_3中的第一接垫1801r及1801g在x轴重叠)，因此三组接垫在x轴的长度可降低为9w。图25b与图25a类似，但第二接垫1801r、1801g、1801b是设置在第三接垫1811的下侧，在此不再赘述。

如上所述，通过图24、图25a及图25b中第一接垫1801r、1801g、1801b及第二接垫1811的配置方式，驱动电路130的晶片尺寸可进一步缩小，以节省成本。

图26a～33a是根据一实施例绘示显示面板的制作方法的俯视俯视图；图26b～33b是根据一实施例绘示显示面板的制作方法的剖面图。图26b～33b分别是沿着图26a～33a的切线aa’及bb’绘示像素结构的剖面图。请参照图26a与图26b，在基板401上形成一金属层，通过第一道光掩膜步骤形成第一金属层m1，第一金属层m1包含栅极220g与第一信号线141。请参照图27a与27b，在第一金属层m1上形成第一绝缘层402。在第一绝缘层402上形成半导体层202c与欧姆接触层220o。形成半导体层202c与欧姆接触层220o的方式是先在第一绝缘层402上形成半导体层与欧姆接触层，然后再通过第二道光掩膜步骤定义出半导体层202c与欧姆接触层220o。请参照图28a与28b，载第一绝缘层402中进行第三道光掩膜步骤蚀刻第一绝缘层402以形成穿孔402h，穿孔402h显露第一信号线141。请参照图29a与29b，在第一绝缘层402上形成一金属层，通过第四道光掩膜步骤形成第二金属层m2。第二金属层m2包含源极220s、漏极220d、第二信号线142及第三信号线143。在蚀刻形成第二金属层m2时，欧姆接触层220o也被蚀刻形成分别与源极220s及漏极220d接触的欧姆接触层220o1及220o2。第三信号线143通过穿孔402h耦接至第一信号线141。请参照图30a与30b，在第二金属层m2上形成第二绝缘层403，进行第五道光掩膜步骤蚀刻第二绝缘层403以形成开口403h，开口403h显露漏极202d。请参照图31a与31b，在第一绝缘层402上形成透明导电层，通过第六道光掩膜步骤形成透明导电层405。透明导电层405具有开口405h，开口405h对应第二绝缘层403的开口403h，并且开口405h的尺寸大于开口403h的尺寸。请参照图32a与32b，在透明导电层405上形成第三绝缘层406，进行第七道光掩膜步骤蚀刻第三绝缘层406以形成开口406h，开口406h对应第二绝缘层403的开口403h。开口406h的尺寸小于开口405h的尺寸，也就是开口406h的侧边与透明导电层405间具有第三绝缘层406。通过开口403h、405h与406h的尺寸设计，可避免后续工艺中填入开口406h的像素电极310与透明导电层405短路。堆叠的开口403h与开口406h显露漏极202d。请参照图33a与33b，在第三绝缘层402上形成透明导电层，通过第八道光掩膜步骤形成具有缝隙310s的像素电极310。像素电极310延伸至开口403h与开口406h中，以电性连接漏极202d。

如图31a与33a所示，透明导电层405覆盖薄膜晶体管220、第一信号线141与第二信号线142，也就是像素结构中的透明导电层405是完全覆盖除了开口405h外的像素区域，并且第三信号线143是完全被透明导电层405所覆盖，以屏蔽第三信号线143对像素电极310的干扰外，并且可屏蔽薄膜晶体管220、第一信号线141与第二信号线142对像素电极310的耦合效应。在其它的变化实施例中，透明导电层405可覆盖薄膜晶体管220、第一信号线141与第二信号线142的一部分(例如仅覆盖第二信号线142，或是仅覆盖薄膜晶体管220与第一信号线141)，并且至少部分的第三信号线143是被透明导电层405所覆盖，也就是像素结构中的透明导电层405覆盖除了开口405h外的像素区域的一部分，并且至少部分的第三信号线143是被透明导电层405所覆盖。此外，位于同一列或同一行的任两相邻像素结构中的透明导电层405也可以彼此相连接。也就是本发明可依据第三信号线143、薄膜晶体管220、第一信号线141、第二信号线142与像素电极310的相对位置，以及相邻像素结构中的透明导电层405的连接方式来决定透明导电层405的布局，以屏蔽第三信号线143、薄膜晶体管220、第一信号线141与第二信号线142对像素电极310的耦合效应。

在图26a～33a、图26b～33b的实施例中，第一信号线141为栅极线并属于第一金属层，第二信号线142为数据线并属于第二金属层，第三信号线143是属于第二金属层。请参照回图14及图15，在图14及图15的实施例中，第一信号线141为数据线并属于第二金属层，第二信号线142为栅极线并属于第一金属层，而第三信号线143在显示区域110内是属于第一金属层m1。因此在对应图14及图15的实施例的显示面板制作方法中，第一道光掩膜步骤形成的第一金属层m1包含栅极220g、第二信号线142与第三信号线143；第三道光掩膜步骤形成的第一绝缘层402的穿孔402h显露第三信号线143；第四道光掩膜步骤形成的第二金属层m2包含源极220s、漏极220d及第一信号线141，其中第一信号线141通过穿孔402h耦接至第三信号线143，其余部分与图26b～33b的显示面板制作方法相同，在此不再赘述。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属中的一般技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视权利要求所界定的为准。