器件设计尺寸的提取方法
【技术领域】
[0001] 本发明涉及半导体芯片制造工艺技术，尤其涉及一种器件设计尺寸的提取方法。
【背景技术】
[0002] 对于半导体芯片代工厂，在对器件进行失效分析时，需要参考该器件的实际设计 尺寸，但是由于技术保密问题，代工厂一般很难获取该器件的实际设计尺寸，因此，目前 代工厂主要采用的获取方式为：对器件进行切片，然后通过扫描式电子显微镜（Scanning Electron Microscope ;简称：SEM)量取切片后的该器件的设计尺寸。
[0003] 但是，由于上述器件在生产过程中会经过多次光刻、刻蚀、和热工艺处理，因此，即 使对器件进行切片后，通过SEM测量所获取的器件的设计尺寸还是会与该器件的实际设计 尺寸存在较大误差。
【发明内容】
[0004] 本发明提供一种器件设计尺寸的提取方法，用于实现精确获取器件的实际设计尺 寸。
[0005] 本发明的第一个方面是提供一种器件设计尺寸的提取方法，包括：
[0006] 分别将器件中的每层平面图形和CD Bar放置在所述平面图形对应的掩膜版上；
[0007] 对于每个所述掩膜版，采用多种曝光条件，分别对所述掩膜版上的平面图形和CD Bar进行曝光处理，使得所述掩膜版上的不同曝光条件下的平面图形和CD Bar转移到所述 掩膜版对应的样品晶片上；
[0008] 对于每个所述样品晶片，量取所述样品晶片上每个曝光条件下的CD Bar的数值， 并分别将每个曝光条件下的CD Bar的数值和CD Bar的实际设计尺寸对比，获取所述样品 晶片上的最佳曝光条件；其中，所述最佳曝光条件下的CD Bar的数值与CD Bar的实际设计 尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CD Bar的数值与CD Bar的实际 设计尺寸之差；
[0009] 分别对每个样品晶片上所述最佳曝光条件下的平面图形进行测量，获取所述器件 中每层平面图形的设计尺寸。
[0010] 本发明的技术效果是：通过分别将器件中的每层平面图形和⑶Bar放置在所述 平面图形对应的掩膜版上；对于每个掩膜版，采用多种曝光条件，分别对掩膜版上的平面图 形和CD Bar进行曝光处理，使得掩膜版上的不同曝光条件下的平面图形和CD Bar转移到 掩膜版对应的样品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CD Bar 的数值，并分别将每个曝光条件下的CD Bar的数值和CD Bar的实际设计尺寸对比，获取样 品晶片上的最佳曝光条件；其中，最佳曝光条件下的CD Bar的数值与CD Bar的实际设计 尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CD Bar的数值与CD Bar的实际 设计尺寸之差；分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中 每层平面图形的设计尺寸，由于CD Bar的数值的变化能够准确的反应器件中每层光刻平面 图形相对器件中每层平面图形的实际设计尺寸的变化，因此，通过分析各种曝光条件下⑶ Bar的数值所选择的每层平面图形对应的最佳的曝光条件，并对最佳曝光条件下的平面图 形进行测量，能够准确获取该器件的实际设计尺寸，从而解决了现有技术中对器件进行切 片后，通过SEM测量所获取的器件的设计尺寸会与该器件的实际设计尺寸存在较大误差的 问题。
【附图说明】
[0011] 图1为本发明器件设计尺寸的提取方法的一个实施例的流程图；
[0012] 图2为本发明器件设计尺寸的提取方法的另一个实施例的流程图；
[0013] 图3为在样品晶片上的每个区域上所形成的平面图形和⑶Bar的示意图；
[0014] 图4为本发明器件设计尺寸的提取方法的又一个实施例的流程图。
【具体实施方式】
[0015] 图1为本发明器件设计尺寸的提取方法的一个实施例的流程图，如图1所示，本实 施例的方法包括：
[0016] 步骤101、分别将器件中的每层平面图形和临界（关键）尺寸监控标记（Critical Dimension Bar ;简称：⑶Bar)放置在所述平面图形对应的掩膜版上。
[0017] 步骤102、对于每个掩膜版，采用多种曝光条件，分别对该掩膜版上的平面图形和 CD Bar进行曝光处理，使得该掩膜版上的不同曝光条件下的平面图形和CD Bar转移到该掩 膜版对应的样品晶片上。
[0018] 步骤103、对于每个样品晶片，量取该样品晶片上每个曝光条件下的⑶Bar的数 值，并分别将每个曝光条件下的CD Bar的数值和CD Bar的实际设计尺寸对比，获取该样品 晶片上的最佳曝光条件；其中，该最佳曝光条件下的CD Bar的数值与CD Bar的实际设计尺 寸之差均小于除最佳曝光条件之外的其他曝光条件下的CD Bar的数值与CD Bar的实际设 计尺寸之差。
[0019] 步骤104、分别对每个样品晶片上该最佳曝光条件下的平面图形进行测量，获取该 器件中每层平面图形的设计尺寸。
[0020] 在本实施例中，举例来说，将器件分成6层平面图形，对于每层平面图形，获取其 设计尺寸的处理方式相类似，此处仅以第1层平面图形为例，详细介绍本实施例的技术方 案：在该第1层平面图形对应的第1掩膜版上，放置第1层平面图形和CD Bar ;然后采用多 种曝光条件，对该第1掩膜版上的平面图形和CD Bar进行曝光处理，使得该第1掩膜版上 的不同曝光条件下的第1层平面图形和CD Bar转移到该第1掩膜版对应的第1样品晶片 上。量取该第1样品晶片上每个曝光条件下的CD Bar的数值，并分别将每个曝光条件下的 CD Bar的数值和CD Bar的实际设计尺寸对比，获取该第1样品晶片上的最佳曝光条件，然 后，在该第1样品晶片上，对其最佳曝光条件下的第1层平面图形进行测量，从而获取该第 1层平面图形的设计尺寸。
[0021] 在本实施例中，通过分别将器件中每层平面图形和⑶Bar放置在平面图形对应的 掩膜版上；对于每个掩膜版，采用多种曝光条件，分别对掩膜版上的平面图形和CD Bar进 行曝光处理，使得掩膜版上的不同曝光条件下的平面图形和CD Bar转移到掩膜版对应的样 品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CD Bar的数值，并分别 将每个曝光条件下的CD Bar的数值和CD Bar的实际设计尺寸对比，获取样品晶片上的最 佳曝光条件；其中，最佳曝光条件下的CD Bar的数值与CD Bar的实际设计尺寸之差均小于 除最佳曝光条件之外的其他曝光条件下的CD Bar的数值与CD Bar的实际设计尺寸之差； 分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中每层平面图形的 设计尺寸，由于CD Bar的数值的变化能够准确的反应器件中每层光刻平面图形相对器件 中每层