专利名称：牺牲发光面积在led芯片上制造esd保护电路的方法
技术领域：
本发明属于LED芯片保护电路技术领域，具体涉及牺牲发光面积在LED芯片上制造ESD保护电路的方法。
背景技术：
LED防静电差是导致其芯片容易击穿的主要原因。目前，提高抗静电性能的主要方法是通过在基板上集成一个抗静电保护双向稳压二极管装置来提高其防静电、抗静电冲击的能力，从而有效提高LED芯片的寿命和使用效率，然而这种方法制作成本高、微操作性差，容易造成芯片局部损坏，而且还需有足够的空间来安装抗静电保护双向稳压二极管装置。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种牺牲发光面积在LED 芯片上制造ESD保护电路的方法，该方法直接在LED芯片上制造ESD保护电路，具有微操作性好且不会造成LED芯片损坏的优点，制造出的ESD保护电路具有较高的工艺兼容性，可以适用于大多数外延层结构。为了实现上述目的，本发明采用的技术方案是牺牲发光面积在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出 ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片η GaN层以上部分，最后将芯片上主发光区的P++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的P++GaN电极相连接。所述的平面工艺为感应耦合等离子体刻蚀工艺。所述感应耦合等离子体刻蚀工艺的反应室反应腔压力为0. 3-0. 5Pa,反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500-600Pa，氯气流量为30sccm，刻蚀温度为20-30°C，刻蚀速率为1. 2nm/s，刻蚀时间为800_1200s。与现有技术相比，本发明的具有如下优点1、本发明方法在不改变外延层结构的基础上牺牲一小部分发光区面积，直接在 LED芯片上制造出ESD保护电路，具有微操作性好且不会造成LED芯片局部损坏的优点，2、以主发光区为标准，当加正向电压时，主发光区为低阻状态，保护区为高祖状态，此时起到发光作用；当反向电压时，保护区处于低阻状态，主发光区被保护；3、本发明ESD保护电路具有较高的工艺兼容性，可以适用于大多数外延层结构。
附图是本发明实施例LED外延层结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。实施例一如附图所示，本实施例一种牺牲发光面积在LED芯片上制造ESD保护电路的方法， 先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片η GaN层以上部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN层、 MQWs层以及η GaN层，最后将芯片上主发光区的p++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的p++GaN电极相连接。本实施例采用感应耦合等离子体刻蚀工艺，该工艺反应室反应腔压力为0. 3Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500Pa，氯气流量为30sCCm，刻蚀温度为 20°C，刻蚀速率为1. 2nm/s，刻蚀时间为1200s。实施例二如附图所示，本实施例一种牺牲发光面积直接在LED芯片上制造ESD保护电路的方法，先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片η GaN层以上部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN 层、MQWs层以及η GaN层，最后将芯片上主发光区的p++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的p++GaN电极相连接。本实施例采用感应耦合等离子体刻蚀工艺，该工艺反应室反应腔压力为0. 4Pa，反应室上电极功率为140W， 下电极功率为20W，采用氦气作冷却气体，冷却压强为550Pa，氯气流量为30sCCm，刻蚀温度为25°C，刻蚀速率为1. 2nm/s，刻蚀时间为1000s。实施例三如附图所示，本实施例一种牺牲发光面积直接在LED芯片上制造ESD保护电路的方法，先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片η GaN层以上部分，即从上至下依次刻蚀掉p++GaN层、p+GaN层、pAl GaN 层、MQWs层以及η GaN层，最后将芯片上主发光区的p++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的p++GaN电极相连接。本实施例采用感应耦合等离子体刻蚀工艺，该工艺反应室反应腔压力为0. 5Pa，反应室上电极功率为140W， 下电极功率为20W，采用氦气作冷却气体，冷却压强为600Pa，氯气流量为30sCCm，刻蚀温度为30°C，刻蚀速率为1. 2nm/s，刻蚀时间为800s。附图中，从下到上各层的名称如下衬底蓝宝石，Si等；GaN 缓冲层；u GaN 成核层；n++GaN 高惨Si的GaN层； nGaN 惨 Si 的 GaN 层；MQWs 发光层；pAl GaN 惨 Al 和 Mg 的 GaN 层；p+GaN 惨 Mg 的 GaN 层；p++GaN:高惨Mg的GaN层。
权利要求
1.一种牺牲发光面积在LED芯片上制造ESD保护电路的方法，其特征在于首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片η GaN层以上部分，最后将芯片上主发光区的P++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的P++GaN电极相连接。
2.根据权利要求1所述的方法，其特征在于所述的平面工艺为感应耦合等离子体刻蚀工艺。
3.根据权利要求2所述的方法，其特征在于所述感应耦合等离子体刻蚀工艺的反应室反应腔压力为0. 3-0. 5Pa，反应室上电极功率为140W，下电极功率为20W，采用氦气作冷却气体，冷却压强为500-600Pa，氯气流量为30sCCm，刻蚀温度为20_30°C，刻蚀速率为 1. 2nm/s，刻蚀时间为 800_1200s。
全文摘要
牺牲发光面积在LED芯片上制造ESD保护电路的方法，首先在单个芯片上隔离出ESD保护电路所占的外延片部分，然后使用平面工艺刻蚀掉该隔离出的外延片n GaN层以上部分，最后将芯片上主发光区的P++GaN电极和保护区的n++GaN电极相连接，将芯片上主发光区的n++GaN电极和保护区的P++GaN电极相连接；该方法在不改变外延层结构的基础上牺牲一小部分发光区面积，制造出ESD保护电路，具有微操作性好且不会造成LED芯片局部损坏的优点，制造出的该种ESD保护电路具有较高的工艺兼容性，可以适用于大多数外延层结构。
文档编号H01J37/32GK102324451SQ201110271709
公开日2012年1月18日 申请日期2011年9月15日 优先权日2011年9月15日
发明者刘波波, 孟锡俊, 李培咸, 王旭明, 王晓波, 白俊春, 郭迟 申请人:西安中为光电科技有限公司