用于FINFET的源极和漏极工艺的制作方法

本发明的实施例涉及集成电路器件，更具体地，涉及用于finfet的源极和漏极工艺。

背景技术：

半导体集成电路(ic)工业已经经历了快速增长。在ic演化过程中，功能密度(定义为每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。但是，这种按比例缩小已经增加了处理和制造ic的复杂性。为了实现这些进步，需要ic制造中的类似发展。

例如，随着半导体ic工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计的挑战已经引起了诸如鳍式场效应晶体管(finfet)的三维(3d)器件的发展。然而，现有的finfet器件和制造finfet器件的方法的不是在所有方面都已完全令人满意。

技术实现要素：

本发明的实施例提供了一种用于制造finfet的方法，所述方法包括：在衬底上形成鳍结构；在所述鳍结构的顶面和两个侧面上形成介电层，其中，所述侧面连接至所述顶面的两个相对边缘，并且所述鳍结构和所述介电层由不同的材料形成；在所述介电层的第一部分上形成伪栅极；分别在所述伪栅极的两个相对侧壁上形成两个间隔件，其中，形成所述间隔件的操作包括分别在所述介电层的两个第二部分上形成所述间隔件并且暴露所述介电层的两个第三部分，其中，所述介电层的每个所述第二部分位于所述介电层的所述第一部分和一个所述第三部分之间；对所述介电层和所述鳍结构实施第一蚀刻操作以去除所述介电层的所述第三部分和每个所述第二部分的部分以及位于所述介电层的所述第三部分和部分所述第二部分下面的所述鳍结构的两个第一部分，从而分别在所述间隔件中形成两个第一凹槽；以及对所述鳍结构实施第二蚀刻操作以去除分别邻近于所述鳍结构的所述第一部分的所述鳍结构的两个第二部分，从而在所述介电层中形成两个第二凹槽，其中，所述第二凹槽分别与所述第一凹槽相连通。

本发明的另一实施例提供了一种用于制造finfet的方法，所述方法包括：在衬底上形成鳍结构；在所述鳍结构的顶面和两个侧面上形成介电层，其中，所述侧面连接至所述顶面的两个相对边缘，并且所述鳍结构和所述介电层由不同的材料形成；在所述介电层的第一部分上形成伪栅极；分别在所述伪栅极的两个相对侧壁上形成两个间隔件，其中，形成所述间隔件的操作包括分别在所述介电层的两个第二部分上形成所述间隔件并且暴露所述介电层的两个第三部分，其中，所述介电层的每个所述第二部分位于所述介电层的所述第一部分和一个所述第三部分之间；对所述介电层和所述鳍结构实施第一蚀刻操作以去除所述介电层的所述第三部分、所述介电层的每个所述第二部分的部分以及位于所述介电层的所述第三部分和所述介电层的所述第二部分的部分下面的所述鳍结构的两个第一部分，从而分别在所述间隔件中形成两个第一凹槽；对所述鳍结构实施第二蚀刻操作以去除分别邻近于所述鳍结构的所述第一部分的所述鳍结构的两个第二部分，从而在所述介电层中形成两个第二凹槽，其中，所述第二凹槽分别与所述第一凹槽相连通；对所述第一凹槽和所述第二凹槽实施湿清洗操作；以及对所述衬底实施外延操作以在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中形成源极，并且在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中形成漏极。

本发明的又一实施例提供了一种finfet，包括：衬底；鳍结构，位于所述衬底上；介电层，设置在所述鳍结构上并且覆盖所述鳍结构的两个相对侧面，其中，所述介电层包括突出于所述鳍结构的所述侧面的两个第一部分，从而使得在所述介电层中形成两个第一凹槽，并且所述第一凹槽彼此相对；金属栅极，位于所述介电层的第二部分上，其中，所述第二部分夹在所述介电层的所述第一部分之间；两个间隔件，分别位于所述介电层的所述第一部分上，其中，所述间隔件分别突出于所述介电层的所述第一部分，从而使得在所述间隔件中形成两个第二凹槽；源极，设置在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中；以及漏极，设置在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1a是根据各个实施例的finfet的示意性三维图。

图1b是沿着图1a的线a-a截取的finfet的示意性顶视图。

图2a至图2g是根据各个实施例的示出用于制造finfet的方法的中间阶段的三维图。

图3a至图3g是分别沿着图2a至图2g的线a-a截取的finfet的示意性顶视图。

图4是根据各个实施例的用于制造finfet的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。

此处使用的术语仅仅用于描述特定的实施例，该术语不用于限制用此方法附加的要求。例如，除非另有限定，单数形式的术语“一”或“这”也可以表示复数形式。虽然这些术语仅用于描述一个器件、一个区域或一个层与另一器件、另一区域或另一层，但是诸如“第一”和“第二”的术语用于描述各个器件、区域和层等。因此，在不背离所要求主题的精神的情况下，第一区域也可以称为第二区域，以此类推。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。如此处使用的，术语“和/或”包括一个或多个关联的列出项的任何和全部的组合。

在用后高k金属栅极(hkmg)工艺的典型的finfet置换多晶硅栅极(rpg)技术中，去除部分鳍结构和覆盖鳍结构的部分介电层的操作需要鳍结构和介电层的高过蚀刻量，从而扩大用于高k介电层和金属栅极的依次沉积工艺的每个的工艺窗口，因此增强了finfet器件的性能。然而，介电层的高过蚀刻量缩短了用于阻挡覆盖部分介电层和下面的鳍结构的伪栅极的部分介电层，从而使得挤压路径减小以产生伪栅极的基脚，并且因此引起了金属栅极的突出问题。

本发明的实施例针对提供finfet以及用于制造finfet的方法，其中，对鳍结构和覆盖鳍结构的介电层实施第一蚀刻操作以使鳍结构和介电层凹进，以分别在覆盖介电层和鳍结构的两个间隔件中形成两个第一凹槽，并且之后对鳍结构实施第二蚀刻操作以进一步使鳍结构凹进以在介电层中形成两个第二凹槽，其中，第二凹槽分别与第一凹槽相连通。因此，用于阻挡伪栅极的部分介电层是延长的，覆盖介电层和鳍结构的伪栅极被夹在间隔件之间，从而使得每个挤压路径均增加，从而增加了finfet的良率。

参照图1a和图1b，图1a是根据各个实施例的finfet的示意性三维图，以及图1b是沿着图1a的线a-a截取的finfet的示意性顶视图。在一些实施例中，finfet100包括衬底102、鳍结构104、介电层106、金属栅极110、两个间隔件108、源极112和漏极114。鳍结构104、介电层106、金属栅极110、间隔件108、源极112和漏极114设置在衬底102上。

鳍结构104设置在衬底102上。在一些示例性实例中，通过使衬底102凹进形成鳍结构104，并且因此鳍结构104突出于衬底102的凹进的表面116，并且鳍结构104和衬底102由相同的材料形成。衬底102和鳍结构104可以由单晶半导体材料或化合物半导体材料组成。例如，硅、锗或玻璃可以用作衬底102和鳍结构104的材料。在一些示例性实例中，衬底102和鳍结构104由硅组成。

再次参照图1b，介电层106设置在鳍结构104上并且覆盖了鳍结构104的两个相对侧面118。介电层106包括两个第一部分120，其中，第一部分120设置在介电层106的两个相对端处。每个第一部分120的横截面为倒u型。介电层106的每个第一部分120均突出于鳍结构104的侧面118以在介电层106中形成第一凹槽122。因此，第一凹槽122彼此相对。在一些实例中，鳍结构104和介电层106由不同的材料形成，从而使得在蚀刻鳍结构104的操作期间，介电层106具有相对于鳍结构104的蚀刻选择性。例如，鳍结构104可以由硅形成，并且介电层106可以由氧化硅形成。

参照图1a和图1b，金属栅极110设置在介电层106的第二部分126上。在介电层106中，第二部分126邻近于第一部分120，其中，第一部分120位于第二部分126的两个相对端处，从而使得第二部分126夹在第一部分120之间。金属栅极110的横截面为倒u型。

如图1a和图1b所示，间隔件108分别设置在介电层106的第一部分120上。每个间隔件108的横截面均为倒u型。间隔件108分别突出于由间隔件108覆盖的介电层106的第一部分120，以在间隔件108中形成两个第二凹槽124。第二凹槽124与相应的第一凹槽122相连通。在一些实例中，间隔件108和鳍结构104由不同的材料形成，从而使得在蚀刻鳍结构104的操作期间，间隔件108具有相对于鳍结构104的蚀刻选择性。在一些示例性实例中，间隔件108、介电层106和鳍结构104由不同的材料形成。例如，间隔件108可以由氮化硅形成，而鳍结构104可以由硅形成，以及介电层106可以由氧化硅形成。

如图1b所示，使鳍结构104进一步凹进以形成第一凹槽122，从而使得每个间隔件108的长度l1大于每个第二凹槽124的长度l2，并且第一凹槽122和相应的第二凹槽124的组合的长度l3大于每个间隔件108的长度l1。在一些示例性实例中，长度l1、长度l2和长度l3在从至的范围内。

如图1a和图1b所示，源极112设置在衬底102上的一个第一凹槽122和相应的第二凹槽124中，并且突出于第二凹槽124。此外，漏极114设置在衬底102上的另一个第一凹槽122和相应的第二凹槽124中，并且突出于第二凹槽124。在一些实例中，源极112和漏极114可以穿过凹进的表面116延伸至衬底102。例如，每个源极112和漏极114均可以包括外延层。在一些示例性实例中，源极112和漏极114由硅锗(sige)形成。

在次参照图1b，在介电层106的第一部分120中分别形成第一凹槽122，从而使得金属栅极110的挤压路径随着介电层106的第一部分120的存在而增加，并且因此金属栅极110可以由介电层106的第一部分120有效地阻挡，从而增加finfet100的良率。

参照图2a至图2g以及图3a至图3g，图2a至图2g是根据各个实施例的示出用于制造finfet的方法的中间阶段的三维图，以及图3a至图3g是分别沿着图2a至图2g的线a-a截取的finfet的示意性顶视图。如图2a和图3a所示，提供了衬底200。在一些实例中，例如，可以通过使用光刻工艺和蚀刻工艺可选择地使衬底200凹进以在衬底200的表面204上形成鳍结构202。

在使衬底200凹进的操作中，去除部分衬底200。在这样的实例中，鳍结构202由部分衬底200组成，从而使得鳍结构202由与衬底200相同的材料形成。衬底200和鳍结构202可以由单晶半导体材料或化合物半导体材料组成。在一些实例中，硅、锗或玻璃可以用作衬底200和鳍结构202的材料。在一些示例性实例中，衬底200和鳍结构202由硅形成。

如图2b和图3b所示，在鳍结构202的顶面208和两个相对侧面210上形成介电层206。在鳍结构202中，侧面210连接至顶面208的两个相对边缘。例如，侧面210可以沿着鳍结构延伸的方向延伸。因此，每个介电层206的横截面是倒u型。例如，可以通过使用沉积工艺或热氧化工艺形成介电层206。沉积工艺可以是化学汽相沉积(cvd)工艺或等离子体增强化学汽相沉积(pecvd)工艺。在一些实例中，鳍结构202和介电层206由不同的材料形成，从而使得在蚀刻鳍结构202的操作期间，介电层206具有相对于鳍结构202的蚀刻选择性。例如，鳍结构202可以由硅形成，并且介电层206可以由氧化硅形成。

如图2c和图3c所示，在介电层206的第一部分214上形成伪栅极212。在一些示例性实例中，伪栅极212从一个侧面210穿过鳍结构202的顶面208延伸至另一个侧面210，从而使得伪栅极212的横截面是倒u型。在一些实例中，通过使用沉积工艺和蚀刻工艺形成伪栅极212。例如，沉积工艺可以是化学汽相沉积工艺或等离子体增强化学汽相沉积工艺。在一些示例性实例中，伪栅极212由多晶硅形成。

如图2d和图3d所示，在伪栅极212的两个相对侧壁218a和218b上分别形成两个间隔件216a和216b。在一些实例中，形成间隔件216a和216b的操作包括在分别在介电层206的两个第二部分220a和220b上形成间隔件216a和216b，并且暴露介电层206的两个第三部分222a和222b。在介电层206中，第二部分220a位于第一部分214和第三部分222a之间，并且第二部分220b位于第一部分214和第三部分222b之间。例如，第二部分220a和220b分别紧邻第一部分214的相对侧，并且第三部分222a和222b分别紧邻第二部分220a和220b。

如图2d所示，每个间隔件216a和216b从一个侧面210穿过鳍结构202的顶面208延伸至另一个侧面210，从而使得每个间隔件216a和216b的横截面是倒u型。例如，通过使用沉积工艺和蚀刻工艺形成间隔件216a和216b。例如，沉积工艺可以是化学汽相沉积工艺或物理汽相沉积(pvd)工艺。蚀刻工艺可以是回蚀刻工艺。在一些实例中，间隔件216a和216b和鳍结构202由不同的材料形成，从而使得在蚀刻鳍结构202的操作期间，间隔件216a和216b具有相对于鳍结构202的蚀刻选择性。在一些示例性实例中，间隔件216a和216b、介电层206和鳍结构202由不同的材料形成。例如，间隔件216a和216b可以由氮化硅形成，而鳍结构202可以由硅形成，并且介电层206可以由氧化硅形成。

参照图3d，对介电层206和鳍结构202实施第一蚀刻操作以去除介电层206的第三部分222a和222b以及每个第二部分220a和220b的部分、以及位于介电层206的第三部分222a和222b与部分第二部分220a和220b下面的鳍结构202的两个第一部分224a和224b。如图2e和图3e所示，在完成第一蚀刻操作之后，间隔件216a和216b分别突出于介电层206的第二部分220a和220b，以分别在间隔件216a和216b中形成两个第一凹槽226a和226b。在一些实例中，第一蚀刻操作是高偏置蚀刻操作。第一蚀刻操作可以通过使用干蚀刻技术实施。

同时参照图3d和图3e，对鳍结构202实施第二蚀刻操作以去除分别邻近于鳍结构202的第一部分224a和224b的鳍结构202的两个第二部分228a和228b。如图2f和图3f所示，在完成第二蚀刻操作之后，介电层206的剩余的第二部分220a和220b突出于鳍结构202的两个相对端以分别在介电层206中形成第二凹槽230a和230b。第二凹槽230a和230b与相应的第一凹槽226a和226b相连通。在一些实例中，第二蚀刻操作是高选择性蚀刻操作，并且在第二蚀刻操作期间，介电层206具有相对于鳍结构202的蚀刻选择性。因此，在完成第二蚀刻操作之后，介电层的每个第二部分220a和220b的横截面可以是倒u型。可以通过使用干蚀刻技术实施第二蚀刻操作。

再次参照图3f，随着两步蚀刻工艺，使鳍结构202进一步凹进以在第二蚀刻操作期间形成第二凹槽230a和230b，从而使得每个间隔件216a和216b的长度d1大于每个第一凹槽226a和226b的长度d2，并且第一凹槽226a和第二凹槽230a的组合或第一凹槽226b和第二凹槽230b的组合的长度d3大于每个间隔件216a和216b的长度d1。在一些示例性实例中，长度d1、长度d2和长度d3在从至的范围内。

通过使用两步蚀刻工艺，在介电层206的第二部分220a和220b中分别形成第二凹槽230a和230b，从而使得伪栅极212的挤压路径随着介电层206的第二部分220a和220b的存在而增加，并且因此伪栅极212可以由介电层206的第二部分220a和220b有效地阻挡。

在一些实例中，在完成第二蚀刻操作之后，可以可选择地对第一凹槽226a和226b以及第二凹槽230a和230b实施湿清洗操作以从第一凹槽226a和226b和第二凹槽230a和230b去除粒子、产物和/或污染物。在湿清洗操作期间，伪栅极212可以由介电层206的第二部分220a和220b有效地保护，从而防止伪栅极212挤压。

如图2g和图3g所示，可以在衬底200上的第一凹槽226a和第二凹槽230a中形成源极232，并且可以在衬底200上的第一凹槽226b和第二凹槽230b中形成漏极234。例如，可以形成源极232以填充第一凹槽226a和第二凹槽230a并且突出于间隔件216a，从而使得源极232可以覆盖间隔件216a的部分外表面236a和衬底200的部分表面204。可以形成漏极234以填充第一凹槽226b和第二凹槽230b并且突出于间隔件216b，从而使得漏极234可以覆盖间隔件216b的部分外表面236b和衬底200的部分表面204。在一些实例中，通过使用外延工艺实施形成源极232和漏极234的操作。在一些示例性实例中，形成包括硅锗(sige)层的每个源极232和漏极234。

同时参照图2f和图2g，在完成源极232和漏极234之后，用金属栅极238替换伪栅极212以完成finfet240。在一些实例中，替换伪栅极212的操作包括去除伪栅极212以在间隔件216a和216b之间形成凹槽并且暴露介电层206的第一部分214，以及形成金属栅极238以填充凹槽并且覆盖介电层206的第一部分214。例如，可以使用干蚀刻技术或湿蚀刻技术实施去除伪栅极212的操作。可以通过使用沉积工艺和图案化工艺实施形成金属栅极238的操作，其中，沉积工艺可以是化学汽相沉积工艺或物理汽相沉积工艺，并且图案化工艺可以包括化学机械抛光工艺。

参照图4和图2a至图2g以及图3a至图3g，图4是根据各个实施例的用于制造finfet的方法的流程图。该方法开始于提供衬底200的操作300。在一些实例中，例如，可以通过使用光刻工艺和蚀刻工艺可选择地使衬底200凹进以在衬底200的表面204上形成鳍结构202。在使衬底200凹进的操作中，去除部分衬底200。在这样的实例中，鳍结构202由部分衬底200组成，从而使得鳍结构202由与衬底200相同的材料形成。在一些实例中，硅、锗或玻璃可以用作衬底200和鳍结构202的材料。

在操作302中，如图2b和图3b所示，在鳍结构202的顶面208和两个相对侧面210上形成介电层206。在鳍结构202中，侧面210连接至顶面208的两个相对边缘。例如，可以通过使用沉积工艺或热氧化工艺形成介电层206。沉积工艺可以是化学汽相沉积工艺或等离子体增强化学汽相沉积工艺。鳍结构202和介电层206由不同的材料形成，从而使得在蚀刻鳍结构202的操作期间，介电层206具有相对于鳍结构202的蚀刻选择性。

在操作304中，如图2c和图3c所示，例如，通过使用沉积工艺和蚀刻工艺在介电层206的第一部分214上形成伪栅极212。沉积工艺可以是化学汽相沉积工艺或等离子体增强化学汽相沉积工艺。在一些示例性实例中，伪栅极212从一个侧面210穿过鳍结构202的顶面208延伸至另一个侧面210，从而使得伪栅极212的横截面是倒u型。在一些示例性实例中，伪栅极212由多晶硅形成。

在操作306中，如图2d和图3d所示，例如，通过使用沉积工艺和蚀刻工艺在伪栅极212的两个相对侧壁218a和218b上分别形成两个间隔件216a和216b。沉积工艺可以是化学汽相沉积工艺或物理汽相沉积工艺。蚀刻工艺可以是回蚀刻工艺。在一些实例中，形成间隔件216a和216b的操作包括在分别在介电层206的两个第二部分220a和220b上形成间隔件216a和216b，并且暴露介电层206的两个第三部分222a和222b。在介电层206中，第二部分220a位于第一部分214和第三部分222a之间，并且第二部分220b位于第一部分214和第三部分222b之间。例如，第二部分220a和220b分别紧邻第一部分214的相对侧，并且第三部分222a和222b分别紧邻第二部分220a和220b，从而使得第二部分220a夹在第一部分214和第三部分222a之间，并且第二部分220b夹在第一部分214和第三部分222b之间。

再次参照图2d，每个间隔件216a和216b从一个侧面210穿过鳍结构202的顶面208延伸至另一个侧面210，从而使得每个间隔件216a和216b的横截面是倒u型。在一些实例中，间隔件216a和216b和鳍结构202由不同的材料形成，从而使得在蚀刻鳍结构202的操作期间，间隔件216a和216b具有相对于鳍结构202的蚀刻选择性。在一些示例性实例中，间隔件216a和216b、介电层206和鳍结构202由不同的材料形成。例如，间隔件216a和216b可以由氮化硅形成，鳍结构202可以由硅形成，并且介电层206可以由氧化硅形成。

在操作308中，如图3d所示，对介电层206和鳍结构202实施第一蚀刻操作以去除介电层206的第三部分222a和222b以及每个第二部分220a和220b的部分、以及位于介电层206的第三部分222a和222b与部分第二部分220a和220b下面的鳍结构202的两个第一部分224a和224b。在一些实例中，第一蚀刻操作是高偏置蚀刻操作。可以通过使用干蚀刻技术实施第一蚀刻操作。如图2e和图3e所示，在完成第一蚀刻操作之后，间隔件216a和216b分别突出于介电层206的第一部分220a和220b，以分别在间隔件216a和216b中形成两个第一凹槽226a和226b。

在操作310中，同时参照图3d和图3e，对鳍结构202实施第二蚀刻操作以去除分别邻近于鳍结构202的第一部分224a和224b的鳍结构202的两个第二部分228a和228b。如图2f和图3f所示，在完成第二蚀刻操作之后，介电层206的剩余的第二部分220a和220b突出于鳍结构202的两个相对端以在介电层206中分别形成两个凹槽230a和230b。第二凹槽230a和230b分别与第一凹槽226a和226b相连通。在一些实例中，第二蚀刻操作是高选择性蚀刻操作，并且在第二蚀刻操作期间，介电层206具有相对于鳍结构202的蚀刻选择性。因此，介电层的每个剩余的第二部分220a和220b的横截面可以是倒u型。可以通过使用干蚀刻技术实施第二蚀刻操作。

在操作312中，再次参照图2f和图3f，在完成第二蚀刻操作之后，可以对第一凹槽226a和226b和第二凹槽230a和230b可选择地实施湿清洗操作以从第一凹槽226a和226b和第二凹槽230a和230b去除粒子、产物和/或污染物。在湿清洗工艺期间，伪栅极212可以由介电层206的第二部分220a和220b有效地保护，从而防止伪栅极212挤压。

在操作314中，如图2g和图3g所示，可以通过使用外延工艺在衬底200上的第一凹槽226a和第二凹槽230a中形成源极232，并且可以在衬底200上的第一凹槽226b和第二凹槽230b中形成漏极234。例如，可以形成源极232以填充第一凹槽226a和第二凹槽230a并且突出于间隔件216a，从而使得源极232可以覆盖部分间隔件216a的部分外表面236a和衬底200的部分表面204。可以形成漏极234以填充第一凹槽226b和第二凹槽230b并且突出于间隔件216b，从而使得漏极234可以覆盖间隔件216b的部分外表面236b和衬底200的部分表面204。在一些示例性实例中，形成包括硅锗层的每个源极232和漏极234。

在操作316中，同时参照图2f和图2g，在完成外延工艺之后，用金属栅极238替换伪栅极212以完成finfet240。在一些实例中，替换伪栅极212的操作包括去除伪栅极212以在间隔件216a和216b之间形成凹槽并且暴露介电层206的第一部分214，以及形成金属栅极238以填充凹槽并且覆盖介电层206的第一部分214。例如，可以使用干蚀刻技术或湿蚀刻技术实施去除伪栅极212的操作。可以通过使用沉积工艺和图案化工艺实施形成金属栅极238的操作，其中，沉积工艺可以是化学汽相沉积工艺或物理汽相沉积工艺，并且图案化工艺可以包括化学机械抛光工艺。

根据实施例，本发明公开了用于制造finfet的方法。在这个方法中，在衬底上形成鳍结构。在鳍结构的顶面和两个侧面上形成介电层，其中，该侧面连接至顶面的两个相对边缘，并且鳍结构和介电层由不同的材料形成。在介电层的第一部分上形成伪栅极。在伪栅极的两个相对侧壁上分别形成两个间隔件。形成间隔件的操作包括分别在介电层的两个第二部分上形成间隔件并且暴露介电层的两个第三部分，其中，介电层的每个第二部分位于介电层的第一部分和一个第三部分之间。对介电层和鳍结构实施第一蚀刻操作以去除介电层的第三部分和每个第二部分的部分以及位于介电层的第三部分和部分第二部分下面的鳍结构的两个第一部分，从而分别在间隔件中形成两个第一凹槽。对鳍结构实施第二蚀刻操作以去除分别邻近于鳍结构的第一部分的鳍结构的两个第二部分，从而在介电层中形成两个第二凹槽，其中，第二凹槽分别与第一凹槽相连通。

在上述方法中，其中，形成所述鳍结构的操作由硅形成了所述鳍结构，并且形成所述介电层的操作由氧化硅形成了所述介电层。

在上述方法中，其中，形成所述间隔件的操作由氮化硅形成了所述间隔件。

在上述方法中，其中，形成所述伪栅极的操作由多晶硅形成了所述伪栅极。

在上述方法中，所述方法还包括在完成所述第二蚀刻操作之后，对所述第一凹槽和所述第二凹槽实施湿清洗操作。

在上述方法中，所述方法还包括在完成所述第二蚀刻操作之后，对所述衬底实施外延操作以在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中形成源极，并且在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中形成漏极。

在上述方法中，所述方法还包括在完成所述第二蚀刻操作之后，对所述衬底实施外延操作以在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中形成源极，并且在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中形成漏极，其中，所述外延操作形成的所述源极和所述漏极的每个均包括硅锗(sige)层。

在上述方法中，所述方法还包括在完成所述第二蚀刻操作之后，对所述衬底实施外延操作以在所述衬底上的一个所述第一凹槽和一个所述第二凹槽中形成源极，并且在所述衬底上的另一个所述第一凹槽和另一个所述第二凹槽中形成漏极，所述方法还包括在完成所述外延操作之后，用金属栅极替换所述伪栅极。

根据另一实施例，本发明公开了用于制造finfet的方法。在这个方法中，在衬底上形成鳍结构。在鳍结构的顶面和两个侧面上形成介电层，其中，该侧面连接至顶面的两个相对边缘，并且鳍结构和介电层由不同的材料形成。在介电层的第一部分上形成伪栅极。在伪栅极的两个相对侧壁上分别形成两个间隔件。形成间隔件的操作包括分别在介电层的两个第二部分上形成间隔件并且暴露介电层的两个第三部分，其中，介电层的每个第二部分均位于介电层的第一部分和一个第三部分之间。对介电层和鳍结构实施第一蚀刻操作以去除介电层的第三部分、介电层的每个第二部分的部分以及位于介电层的第三部分和介电层的部分第二部分下面的鳍结构的两个第一部分，从而分别在间隔件中形成两个第一凹槽。对鳍结构实施第二蚀刻工艺以去除分别邻近于鳍结构的第一部分的鳍结构的两个第二部分，从而在介电层中形成两个第二凹槽，其中，第二凹槽分别与第一凹槽相连通。对第一凹槽和第二凹槽实施湿清洗操作。对衬底实施外延操作以在衬底上的一个第一凹槽和一个第二凹槽中形成源极，并且在衬底上的另一个第一凹槽和另一个第二凹槽中形成漏极。

在上述方法中，其中，形成所述鳍结构的操作由硅形成了所述鳍结构，并且形成所述介电层的操作由氧化硅形成了所述介电层。

在上述方法中，其中，形成所述间隔件的操作由氮化硅形成了所述间隔件。

在上述方法中，其中，形成所述伪栅极的操作由多晶硅形成了所述伪栅极。

在上述方法中，其中，实施所述外延操作形成的所述源极和所述漏极的每个均包括硅锗(sige)层。

在上述方法中，其中，通过使所述衬底凹进实施形成所述鳍结构的操作。

在上述方法中，其中，所述方法还包括在完成所述外延操作之后，用金属栅极替换所述伪栅极。

根据又另一实施例，本发明公开了finfet。该finfet包括衬底、鳍结构、介电层、金属栅极、两个间隔件、源极和漏极。鳍结构设置在衬底上。介电层设置在鳍结构上并且覆盖鳍结构的两个相对侧面，其中，介电层包括突出于鳍结构的侧面的两个第一部分，从而使得在介电层中形成两个第一凹槽，并且第一凹槽彼此相对。金属栅极设置在介电层的第二部分上，其中，第二部分夹在介电层的第一部分之间。间隔件分别设置在介电层的第一部分上，其中，该间隔件分别突出于介电层的第一部分，从而使得在间隔件中形成两个第二凹槽。该源极设置在衬底上的一个第一凹槽和一个第二凹槽中。该漏极设置在衬底上的另一个第一凹槽和另一个第二凹槽中。

在上述finfet中，其中，所述鳍结构由硅形成，并且所述介电层由氧化硅形成。

在上述finfet中，其中，所述间隔件由氮化硅形成。

在上述finfet中，其中，所述源极和所述漏极由硅锗形成。

在上述finfet中，其中，每个所述源极和所述漏极均包括外延层。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。