具有集成导电屏蔽的微型机电装置的制作方法

专利名称：具有集成导电屏蔽的微型机电装置的制作方法
技术领域：
本发明涉及集成微型机电装置，特别涉及具有集成导电屏蔽的半导体微型机电装置及其制造方法。
背景技术：
微型机电装置用于许多应用领域。这些装置的范围从汽车传感器到用于空间探测车上的致动器。通常，这些传感器和致动器提供关于环境条件的信息和/或对环境条件变化作出反应。例如，微型机电压力传感器装置可用于测量汽车引擎歧管压力(或者真空)。在操作中，微型机电压力传感器装置提供与歧管压力(或者真空)成正比的电输出。引擎管理系统可使用该电输出以控制输送到汽车引擎的燃料。
在另一个实用应用中，可使用一个或者多个微型机电加速计以测量机动车的加速或者相反的减速。在碰撞的情况下，这些装置能够使碰撞检测系统确定是否展开气囊。
另外，微型机电装置常用在许多类型的工业设备中。从简单的单固定装置组装机器到大型复杂机器，这些微型机电装置为过程和质量控制提供反馈。
微型机电装置可作为部件包含在许多医疗设备中，诸如呼吸装置、透析机和输液泵。在外科手术操作中，医生得到了来自于使用微型机电装置的各种外科手术设备的数据的帮助。这些装置通常提供关于外科医生手术的周围区域的信息。例如，可由安装在导管顶端上的微型机电传感器装置的电输出提供导管所处区域的计示压力或者绝对压力。在手术或者其他治疗过程中，该电输出可为外科医生提供有价值的反馈。
这些引用的示例表明在今天自动化世界中微型机电装置用于各种应用中的广泛程度，但还存在其他许多微型机电装置。另外，装置的类型以及它们相关的应用持续增生。由于微型机电装置的普遍采用和不断减小的尺寸，保持或者提高这些装置的质量和性能可能需要执行装置和过程控制改进手段以使所述装置精确、可靠、可再生产地和重复使用。
作用或者影响容易受到环境影响的微型机电装置的环境条件可导致可能阻止装置达到可接受的性能水平的不希望的影响。通常以一种形式或者以另一种形式包含能量的这些环境条件可能对装置的电输出产生不希望的影响，诸如漂移或者不稳定。为了减小或者消除漂移或者不稳定，需要一种能够使得不合需要的能量交换达到最小或者被消除的系统和方法。

发明内容
根据一个实施例，一种半导体微型机电装置，诸如压力传感器或者加速计，可包括衬底，传感元件形成在衬底上。导电屏蔽可被制作在传感元件的至少一部分上。另外，导电屏蔽可与衬底接合。通过这样的接合，导电屏蔽和衬底可形成传感元件的至少一部分的封装。另外，导电屏蔽与衬底接合可允许以基本上相同的电压设置导电屏蔽和衬底。


下面将结合附图对实施例进行描述，其中相同的附图标记表示各图中的相同元件，在附图中图1是表示在处理第一阶段的微型机电装置的侧截面的概念图；图2是表示在处理第二阶段的微型机电装置的侧截面的概念图；图3是表示在处理第三阶段的微型机电装置的侧截面的概念图；图4是表示在处理第四阶段的具有集成导电屏蔽的半导体微型机电装置的一个实施例的侧截面的概念图；图5是表示在处理第五阶段的具有集成导电屏蔽的半导体微型机电装置的一个实施例的侧截面的概念图；图6是表示制造具有集成导电屏蔽的半导体微型机电装置的方法的一个实施例的概念流程图；以及图7是表示制造具有集成导电屏蔽的半导体微型机电装置的方法的另一个实施例的概念流程图。
具体实施例方式
这里所述的微型机电装置的实施例关于优选的微型机电压力传感器及其结构部件。所述用于制造微型机电压力传感器的结构和方法同样应用于其他微型机电装置。
图1是表示在处理第一阶段的微型机电装置100的结构的侧截面的一个实施例的概念图。尽管图1和后面其他的附图表示处于某些处理阶段的微型机电装置的衬底，但这些阶段仅是用于说明并且不是必须限制优选实施例的范围，提供顺序的处理步骤，或者提供不可改变的制造方法。
参见图1，微型机电装置100包括衬底102、硅衬底层102a、嵌埋的氧化物层104和设置在硅衬底层102a的顶面上的顶外延层106。
衬底102可包括非半导体衬底材料，诸如蓝宝石或者陶瓷，和/或可包括半导体衬底材料，诸如N型或者P型硅晶片。最好，衬底102是块硅衬底。硅允许使用多种硅半导体处理技术，诸如掩模、植入、蚀刻、掺杂等。在该优选微型机电压力传感器中，该装置的衬底102可由重P型掺杂硅晶片制成。
衬底102可存在于最终的微型机电装置中或者在处理过程中可被去除。例如，在制造该优选微型机电压力传感器时，衬底102的“背面”可被蚀刻去除以形成用于检测压力的硅隔膜。因此，衬底102可包含一个或者多个用以形成并且提供通向隔膜的入口的开口。在其他实施例中，衬底102可包含用于悬垂微型机电装置的可移动元件的开口。为了形成这些开口，可利用化学蚀刻方法对部分衬底102进行蚀刻。
嵌埋氧化物层104被植入在衬底102中。最好，利用分离接着氧植入(Separation by Implantation of Oxygen)(SIMOX)方法使得该嵌埋氧化物层104形成在衬底102中。或者，可利用在绝缘体上的粘接硅(Bonded Silicon On Insulator)(BSOI)、在绝缘体上的粘接和深蚀刻硅(Bonded and Etchback Silicon On Insulator)(BESOI)或者其他类似的方法形成嵌埋氧化物层104。用于形成嵌埋氧化物层104的其他方法也是可以的。在实施SIMOX方法的过程中，利用离子植入方法使得氧离子被植入在块硅衬底的一个或者多个表面中。最好，氧离子仅通过一个表面被植入，植入衬底表面103。通过控制离子植入方法，通过衬底表面103被植入到衬底102中的氧原子在衬底表面的下方的预定深度处产生嵌埋氧化物层104。
在衬底表面103下方形成嵌埋氧化物层104导致抵靠在嵌埋氧化物层104上方的硅衬底层102a。硅衬底层102a包括被嵌埋氧化物层104而与其余块硅隔离的一层块硅。在一个优选实施例中，硅衬底层102a和衬底102“夹着”嵌埋氧化物层104。该硅衬底层102a提供基底，微型机电装置的其他层可形成在该基底上。
SIMOX方法也可包括在形成嵌埋氧化物层104过程中和后的高温退火步骤以有助于强化对离子植入步骤的控制以及使得衬底表面中的缺陷达到最少。在高温退火后，衬底的单位晶胞最好布置在单晶硅结构中。这种单晶结构提供一个可使单晶外延硅层沉积在其上的表面。
利用标准的外延技术和方法，顶外延层106可被沉积在衬底102上。在一个示例的结构中，顶外延层106沉积在硅衬底层102a上。用于沉积顶外延层106的标准的外延技术和方法包括化学气相沉积(CVD)、大气压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)、等离子体强化化学气相沉积(PECVD)和其他沉积技术。
另外，在沉积过程中可引入掺杂剂材料，从而可使得顶外延层106具有导电性能。或者，使得顶外延层106在沉积后被掺杂。
顶外延层106和硅衬底层102a的总厚度可提供可用的硅以形成微型机电装置的一个或者多个元件。加到硅衬底层102a上的顶外延层106的厚度可根据电路或者微型机电装置的类型而改变。例如，顶外延层106和硅衬底层102a的总厚度可在CMOS电路和双极电路之间变化，其中CMOS电路的总厚度通常在500和2000的范围内，双极电路的总厚度通常在0.3微米和10微米的范围内。当其他装置的总厚度改变时，顶外延层106和硅衬底层102a的总厚度同样可改变。
图2是表示在处理第二阶段的微型机电装置200的结构的侧截面的一个实施例的概念图。如图2中所示，微型机电装置200包括衬底202、硅衬底层202a、嵌埋的氧化物层204、顶外延层206以及形成或者“生长”在顶外延层206的适用区域上的热氧化物层210。
在一个优选实施例中，衬底202包括重掺杂P型硅衬底，嵌埋的氧化物层204包括嵌埋的二氧化硅(SiO2)层。顶外延层206可是N型顶外延层。最好，热氧化物层210形成为“生长”在N型顶外延层顶面上的SiO2层。
微型机电装置200也可包括形成图案并且由热氧化物层210蚀刻的开口230a和230b。形成开口230a和230b以选择性地掺杂由开口230a和230b露出的下方的层，诸如顶外延层204和硅衬底层202a。可利用离子植入和/或扩散使得这些下方的层被掺杂。尽管图2仅示出了在热氧化物层210中的两个开口，即开口230a和230b，但微型机电装置200的结构可包括在热氧化物层210中的附加开口。或者，微型机电装置200的结构可仅包括在热氧化物层210中的一个开口。
微型机电装置200的结构中还包括多个第一掺杂区域，表示为第一掺杂区域234a和234b。可利用将适合的掺杂剂材料扩散或者离子植入到分别由开口230a和230b露出的微型机电装置的层中形成第一掺杂区域234a和234b。在一个优选实施例中，可利用将P型掺杂剂通过二氧化硅热氧化物层中的开口扩散或者离子植入到N型顶外延层中形成第一掺杂区域234a和234b。微型机电装置200也可包括在由开口230a和230b露出的区域上生长的植入氧化物层。该植入氧化物用于在掺杂过程中保护由开口230a和230b露出的区域。
尽管图2中仅示出了两个第一掺杂区域，即第一掺杂区域234a和234b，但微型机电装置200的结构可包括多于两个第一掺杂区域。或者，微型机电装置200的结构可仅包括一个第一掺杂区域。微型机电装置也可包括常用于集成电路处理中的其他有益的和牺牲层。
图3是表示在处理第三阶段的微型机电装置300的结构的侧截面的一个实施例的概念图。图3示出了一个示例性微型机电装置300，除了这里所描述的以外，大部分与微型机电装置200类似。如图3中所示，微型机电装置300包括衬底302、硅衬底层302a、嵌埋的氧化物层304、顶外延层306、热氧化物层310、至少一个第二开口312、第一掺杂区域334a和334b、至少一个第二掺杂区域338、接合垫部位350a和350b以及传感元件360。
微型机电装置300的热氧化物层310形成图案和被蚀刻或者被去除以形成至少一个第二开口312。除了为流道、连接路径和/或接合垫留出的部位，诸如接合垫部位350a和350b，第二开口312露出顶外延层306的所有区域。假定热氧化物层310通常提供一个在处理过程中保护下方的层不被改变的阻挡层，通过形成第二开口312可利用附加的处理来改变下方几层中的任何一层。
同样，通过对露出的顶外延层306覆盖掺杂可形成至少一个第二掺杂区域338。例如，如果顶外延层306是N型的，那么第二掺杂区域338最好是P型的。可利用P型掺杂剂对N型顶外延层覆盖掺杂形成该P型区域。覆盖掺杂还增加了在顶外延层306的先前掺杂区域中的掺杂剂原子浓度。这样，利用足量的P型掺杂剂对N型顶外延层覆盖掺杂能够使N型顶外延层的先前未掺杂或者反掺杂区域成为P型掺杂区域。另外，利用足量的P型掺杂剂对先前已P型掺杂的区域，诸如第一掺杂区域334a和334b进行覆盖掺杂能够提高掺杂剂浓度。为了保护下方的顶外延层在覆盖掺杂过程中不受到损害，微型机电装置300还可包括在露出的顶外延层306上的生长的植入氧化物。
如上所述，微型机电装置300还包括传感元件360。最好，传感元件360由第一掺杂区域334a和334b和第二掺杂区域338构成。传感元件360可提供该优选的微型机电压力传感器以及其他微型机电装置，诸如加速计、抗磁传感器或者陀螺仪的传感部件。在这些装置中，它可包括导电元件，电容元件或者其他传感部件。传感元件360也可包括二极管和晶体管。其他构造也是可以的。
在各个处理阶段中的一个阶段中，微型机电装置300的某些特征或者部件可被制造以用于后续的制造阶段。根据所制造的微型机电装置的构造和类型，在该装置的制造过程中，来自于一层或者多层的材料可被去除以提供下方层的入口。在一个处理阶段中的下方层的入口可用于后面阶段中的后续处理。因此，微型机电装置300包括至少一个通道348，通道348提供衬底302的入口。
通过形成图案和蚀刻或者去除微型机电装置300的层中的预定量材料形成通道348。从层中去除的材料包括部分顶外延层306、嵌埋氧化物层304、硅衬底层302a和/或在热氧化物层310下方的任何其他有益的或者牺牲层。
与通道348类似，在微型机电装置300的处理过程中，其他特征或者部件，诸如电路触点区域354可在一个阶段中被制造以为了后面的处理。最好，电路触点区域354被制造在由通道348露出的衬底302的区域上。可通过掺杂衬底302的露出区域来制造电路触点区域354。或者，可通过掺杂衬底302的露出区域接着使掺杂区域与铂反应来制造电路触点区域354。最好，在重P型掺杂硅衬底中，诸如衬底302，电路触点区域354包括N+电路触点区域。
图4是表示在处理第四阶段的微型机电装置400的结构的侧截面的一个实施例的概念图。如图4中所示，微型机电装置400包括衬底402、硅衬底层402a、嵌埋的氧化物层404、顶外延层406、热氧化物层410、至少一个第二开口412、第一掺杂区域434a和434b、至少一个第二掺杂区域438、接合垫部位450a和450b以及传感元件460。另外，微型机电装置400可包括形成在衬底402上的绝缘层414和导电屏蔽层416。
在一个实施例中，绝缘层414直接被沉积在传感元件460上。最好，绝缘层414可利用上述各种CVD沉积中一种由二氧化硅(SiO2)制成。但是，可利用使用其他氧化物或者绝缘体的其他方法制成绝缘层414。除了提供化学阻挡层以外，绝缘层414还可用作使传感元件460与其他部件隔离的电绝缘体。另外，绝缘层414可提供机械阻挡层以保护传感元件460在处理过程中不受到机械损害。
该微型机电装置包括形成在传感元件460上的导电屏蔽层416。在多层分层实施例中，导电屏蔽层416在沉积时可遵循包括传感元件460的下方层的形状。最好，导电屏蔽层416是由掺杂的多晶硅层制成的。如下面详细描述的，导电屏蔽层416或者可由金属或者金属材料层构成。
可利用上述各种CVD方法中一种或者多种使得由掺杂的多晶硅制成的导电屏蔽层416沉积在部分或者整个衬底402上。另外，可利用三氯氧化磷(POCl3)沉积和在操作中的驱动来实施掺杂的多晶硅层的掺杂。或者，掺杂与沉积同时进行。或者，可在利用离子植入方法使得多晶硅沉积后进行掺杂。
当掺杂多晶硅层时使得导电屏蔽层416的弹性模数(杨氏模数)保持在相同的杨氏模数可防止在微型机电装置400的输出中的多种不合需要的影响。这些不合需要的影响包括机械和热滞后。因此，导电屏蔽层416的机械弹性最好反映位于导电屏蔽层416下方的层(包括传感元件460)的弹性模数(杨氏模数)。为了提供这样的机械弹性，导电屏蔽层416最好由掺杂有1E+15原子/平方厘米的硼剂量的多晶硅层制成。可利用其他掺杂剂和配料使得导电屏蔽层416由掺杂的多晶硅制成。
如上所述，微型机电装置400可包括由金属或者金属材料，诸如钨(W)、铬(Cr)或者铍(Be)构成的导电屏蔽层416。在这种情况下，构成导电屏蔽层416的金属或者金属材料可被选择以使金属或者金属材料具有与在导电屏蔽层416下方的层的弹性模数(杨氏模数)基本类似的杨氏模数。另外，如果构成导电屏蔽层416的金属或者金属材料被保持在其弹性变形的范围内，那么微型机电装置400的输出中的后滞可被防止。
图5是表示在处理第五阶段的微型机电装置500的结构的侧截面的一个实施例的概念图。图5示出了具有集成导电屏蔽的一种示例性微型机电装置500，它大部分与微型机电装置400，除了这里所描述的以外。
参见图5，微型机电装置500包括衬底502、硅衬底层502a、嵌埋的氧化物层504、顶外延层506、热氧化物层510、至少一个第二开口512、绝缘层514、导电屏蔽层516、第一掺杂区域534a和534b、至少一个第二掺杂区域538、接合垫部位550a和550b以及传感元件560。另外，微型机电装置500包括通道548、552a和552b以及电路触点区域554、556a和556b。微型机电装置500还可包括钝化层518以及沉积在钝化层518的至少一部分上的第一金属层562。微型机电装置500可包括几个其他的金属层(未示出)，诸如阻挡层和顶层金属化层。
钝化层518可由沉积在衬底502上的层的至少一部分上被沉积或者生长的二氧化硅制成。最好，钝化层518被沉积在包含形成微型机电装置500的材料层的侧面。尽管钝化层518可被沉积在衬底502的整个侧面上，但最好，层的预定区域可被屏蔽以进行后续的处理。
钝化层518可相对于影响微型机电装置500的外部环境提供机电阻挡层。在一个实施例中，钝化层518可包括氮化硅(Si3N4)层。除了相对于外部环境提供机电阻挡层以外，Si3N4层还可提供刮擦和潮湿保护。由未掺杂的Si3N4制成的钝化层518可提供钠阻挡层、强介电层以及由层保护的微型机电装置的元件的氧化阻挡层。也可利用其他材料制造钝化层518。
通道548、552a和552b为微型机电装置500的下面的层提供入口。最好，通道552a和552b为热氧化物层510提供入口。通道552a和552b也可为下方的几层提供入口以制造其他元件，诸如接合垫和流道路径。这样，通道552a和552b可分别对应于接合垫部位550a和550b。尽管图5中仅示出了三个用于接近微型机电装置500的下方层的通道，即通道548、552a和552b，但微型机电装置500可包括多于3个或者少于3个的通道。
微型机电装置500中包括多个衬底电路触点区域，诸如电路触点区域554、556a和556b。电路触点区域554、556a和556b可包括形成在分别对应于由通道548、552a和552b露出的区域的衬底502上的区域上的自对准多晶硅化铂(PtSi)。衬底电路触点区域也可包括由其他金属或者导电金属材料形成的触点。
在一个实施例中，电路触点区域554可提供用于将导电屏蔽层516接合在衬底502上的部位。导电屏蔽层516可通过通道548在电路触点区域554处接合或者连接衬底502。通过使导电屏蔽层516与衬底502接合，导电屏蔽和衬底可处于相同电压。该电压可为恒定电压或者为变化电势。另外，该电压可处于小于和大于地电势，或者处于传感元件的地电势。
或者，如果微型机电装置500是具有用于接合或者连接导电屏蔽层的外部节点的独立的微型机电装置，那么导电屏蔽层516可接合或者连接该节点。在与外部节点接合或者连接后，导电屏蔽层516可处于外部节点的电压。作为另一种选择方案，如果微型机电装置500是具有用于接合或者连接导电屏蔽层的外部节点的另一个系统的一部分，那么同样导电屏蔽层516可接合或者连接这样的系统的该节点。在与外部节点接合或者连接后，导电屏蔽层516可处于该系统的电压。
通过简单地将N型掺杂多晶硅导电屏蔽层沉积在P型衬底中的N型电路触点区域上，可提供一种用于使导电屏蔽层516在其中一个电路触点区域处与衬底502接合的示例性布置形式。在另一个示例性布置形式中，可利用形成在沉积于在形成于P型衬底中的N型电路触点区域上的PtSi触点上的N型掺杂多晶硅导电屏蔽层之间的触点来提供在衬底电路触点区域554处的导电屏蔽层516与衬底502的接合。
在一种可选择的布置形式中，可利用直接沉积在N型衬底电路触点区域上的多晶硅膜或者金属膜之间的物理触点来提供导电屏蔽层516与衬底502的接合。在另一种布置形式中，导电屏蔽层516可通过通道548与衬底502接合。可利用沉积一种金属或者金属性导电屏蔽层并且使得该金属或者金属性导电屏蔽层与N型衬底电路触点区域反应所形成的触点来提供该接合。其他的接合结构也是可以的。
另外，根据导电屏蔽层516覆盖传感元件560的多少，导电屏蔽层516在电路触点区域554处与衬底502的接合可提供传感元件560的部分或者整个封装。在导电屏蔽层516提供传感元件560的整个封装的情况下，导电屏蔽层516可保护传感元件560不受到不合需要的离子干扰。传感元件560的部分封装也可保护传感元件560不受到不合需要的离子干扰，尽管不如整个封装。
在存在一种或者多种能量形式的情况下，诸如热能，被俘获在微型机电装置组分内的离子可能朝向传感元件560迁移。另外，来自于富含能量的环境的离子可从富含能量的环境朝向传感元件560迁移。或者，来自于富含能量的环境的离子可在微型机电装置的原子中产生能量交换，从而在微型机电装置组分内产生离子，所述离子可能朝向传感元件560迁移。
例如，会对钝化层518的外表面产生影响的来自于富含能量的环境的离子，诸如源于硅油的离子，可能以变化的速率迁移通过钝化层518。在通过钝化层后，这些离子可能进一步迁移通过微型机电装置结构中的空隙。另外，来自于外部源的离子可能使钝化层518的结构中的原子离子化，从而通过钝化和下方层的原子之间的电荷交换而又朝向传感元件560迁移。
作为另一个示例，将包含由Si3N4制成的钝化层518的微型机电装置500浸浴在包含自由离子的硅油池中并且使得该装置经受足够的能量源可使得Si3N4钝化层518的随机原子被离子化。利用足够的能量，这些带电荷的原子可能朝向传感元件560迁移，从而由于交换电子或者空穴传导而可能使得微型机电装置500的输出漂移。
在其中导电屏蔽层516覆盖传感元件560的至少一部分并且导电屏蔽层516与电压源接合的微型机电装置500的一个实施例中，从外部源朝向传感元件迁移的不合需要的离子可被吸引到导电屏蔽层516上。类似地，导电屏蔽层516可吸引不合需要的内部产生的离子或者带电荷的原子。为了有助于离子吸引，导电屏蔽层516最好与衬底502接合。接着，组合处于相同的电压，最好为地电势。组合处于相同的电压可导致原子朝向导电屏蔽迁移而不是朝向传感元件560迁移。
图6是表示实施用于制造一种半导体微型机电装置的方法的功能的概念性流程图600。参见图6，该方法包括在衬底上形成传感元件，如框602中所示，在传感元件上形成导电屏蔽层，如框604中所示，以及使得导电屏蔽层与衬底接合，如框606中所示。
如图6中所示，一个用于制造微型机电装置的方法的示例性实施例包括在衬底上形成传感元件，如框602中所示。传感元件可包括用于例如压力传感器装置、加速计装置、力传感器装置、湿度传感器装置、水平传感器、磁传感器装置和红外传感器装置中的传感器。在这些装置中的传感器可包括晶体管、二极管、电阻器或者电容器。在框602，在衬底上形成传感元件可包括将氧植入到硅衬底中以形成嵌埋的氧化物层，接着又形成了支撑在嵌埋的氧化物层上方的硅衬底层。或者，在衬底上形成传感元件包括利用BSOI、BESOI或者其他类似的方法形成嵌埋的氧化物层。在一种微型机电装置中，诸如压力传感器/换能器，嵌埋的氧化物层可在硅衬底的一个表面下方距离该表面2000的位置处被植入。
在衬底上形成传感元件，如框602中所示，也可包括将固有的顶外延层沉积或者设置在硅衬底层上。顶外延层的厚度最好为9000。另外，在框602，在衬底上形成传感元件可包括在顶外延层覆盖的衬底的可应用区域上“生长”热氧化物层。最好，热氧化物层生长到13800的厚度。在框602，在形成传感元件的方法中，其中包括生长和沉积几个半导体材料层并且蚀刻或者去除这几层，从而可得到微型机电装置的多层分层构造。
另外，在衬底上形成传感元件，如框602中所示，可包括执行其他集成电路制造工艺，诸如形成图案和蚀刻用于引线、连接路径和接合垫的热氧化物层。在衬底上形成传感元件，如框602中所示，还可包括利用适合的N或者P型掺杂剂植入或者扩散被沉积和植入的层的所选择区域。最好，这些所选择的区域以大约80KeV植入剂量为大约2.4E+14原子/平方厘米的硼掺杂剂。
制造微型机电装置的方法还包括在传感元件上形成导电屏蔽，如框604中所示。在一种多层分层微型机电装置中，导电屏蔽的形状可遵循下方层的形状。可利用化学气相沉积，诸如LPCVD、超高真空CVD和分子束外延(MBE)沉积一层或者多层多晶硅来执行导电屏蔽在传感元件上的形成。在该优选的微型机电压力传感器中，可通过沉积第一和第二层多晶硅来完成一层或者多层多晶硅的形成。利用LPCVD，第一层多晶硅可被沉积以达到大约1500的厚度。为了有助于沉积多晶硅层，LPCVD工艺的一个或者多个参数，诸如温度可被控制。最好，在沉积过程中温度被控制在610摄氏度。与LPCVD工艺的其他参数类似，但温度可被改变。
另外，可包括机械质量或者低应力多晶硅的多晶硅的第二层，可通过LPCVD工艺被沉积以达到大约1500的厚度。在沉积过程中，温度被控制在598摄氏度。与沉积第一层多晶硅类似，当沉积第二层多晶硅时的LPCVD工艺的温度可被改变。
在沉积过程中，导电屏蔽可能需要掺杂多晶硅，它可通过引入适合浓度的N或者P型原子被就地提供。或者，在传感元件上形成导电屏蔽，如框604中所示，可包括利用离子植入进行沉积后掺杂。在该优选的微型机电压力传感器装置中，沉积后离子植入可包括以大约50KeV将剂量为大约1E+15原子/平方厘米的磷掺杂剂植入到被沉积的多晶硅中。在另一个示例性的可选择方案中，利用POCl3沉积和操作中驱动可执行多晶硅的掺杂。
在传感元件上形成导电屏蔽，如框604中所示，还可包括使包含掺杂的多晶硅层的分层衬底退火。在一种微型机电装置中，诸如压力传感器或者加速计，在传感元件上形成导电屏蔽，如框604中所示，最好可包括在不小于250分钟的时间内在氮(N2)环境下在大约950摄氏度下进行沉积后退火。在传感元件上形成导电屏蔽，如框604中所示，还包括用于使屏蔽形成特定构造以使得传感元件的至少一部分被覆盖的处理步骤。
在另一个可选择的实施例中，在传感元件上形成导电屏蔽，如框604中所示，可包括沉积一层金属，诸如铜、铝、钛-钨、金或者其他金属或者合金。用于在传感元件上沉积导电屏蔽的金属沉积技术可包括CVD工艺，诸如超真空CVD。
制造微型机电装置的方法还包括导电屏蔽与衬底接合，如框606所示。导电屏蔽的形状和微型机电装置的层的结构可影响导电屏蔽与衬底接合的方法。同样，导电屏蔽与衬底接合，如框606所示，可改变。例如，可利用电容接合、电阻接合或者其他任何电接合使得导电屏蔽与衬底接合。
导电屏蔽与衬底接合，如框606所示，可包括在衬底中形成电路触点区域，并且使得导电屏蔽与电路触点区域相连。在一个优选实施例中，可通过将掺杂剂离子植入或者扩散到衬底中来制造电路触点区域。或者，可利用金属化互联系统来实现导电屏蔽与衬底接合，如下面详细描述的。
图7是表示执行用于制造具有集成导电屏蔽的微型机电装置的方法的可选择功能的概念流程图700。图7示出了一个示例性流程图700，其大部分与流程图600类似，除了这里所描述的。在一个优选实施例中，制造半导体微型机电装置的方法可包括(i)在衬底702上形成传感元件；(ii)在衬底上形成一个或者多个电路触点区域，如框710所示；(iii)形成导电屏蔽，如框704所示；(iv)在导电屏蔽和传感元件之间形成绝缘层，如框712所示；(v)形成图案并且蚀刻导电屏蔽，如框716所示；(vi)形成图案并且蚀刻在导电屏蔽和衬底之间的层，如框718所示；(vii)形成金属化互联系统，如框722所示；(viii)导电屏蔽与衬底接合，如框706所示；以及(ix)在衬底上形成钝化层，如框724所示。
在衬底上形成一个或者多个电路触点区域，如框710所示，可通过在所选择区域中将掺杂剂离子植入或者扩散到衬底中来实现。接着被掺杂的区域与一种或者多种金属反应，诸如铂(Pt)和/或铜。
在框712，可通过生长氧化物层，诸如二氧化硅热氧化物层或者沉积另一种类型的绝缘体来提供在导电屏蔽和传感元件之间形成绝缘层。该绝缘层用作使得传感元件与微型机电装置的其他层隔离的电绝缘体。另外，通过在导电屏蔽和传感元件之间形成绝缘层，该绝缘层可保护传感元件和其他层不受到机械损害。
制造微型机电装置的方法700还包括在传感元件上形成导电屏蔽，如框704所示。在传感元件上形成导电屏蔽，如框704所示，可包括利用CVD工艺在传感元件的至少一部分或者衬底的其他部分上沉积或者设置导电屏蔽层。在形成导电屏蔽层中，一层多晶硅可被沉积在包含传感元件的分层衬底的一部分上，接着多晶硅层可被掺杂以使其导电。或者，在传感元件上形成导电屏蔽，如框704所示，可包括将一层金属，诸如铜、铝、钛-钨、金或者其他金属或者合金沉积在包含传感元件的分层衬底上。
在一个微型机电装置的制造的优选实施例中，方法700可包括形成图案并且蚀刻导电屏蔽的选择区域以露出衬底和/或其他下面层的区域，如框716所示。另外，制造一种微型机电装置的方法700可包括形成图案并且蚀刻在导电屏蔽和衬底之间的选择区域以露出衬底和/或其他下面层的区域，如框718所示。
制造一种微型机电装置的方法700可包括形成金属化互联系统，如框722所示。在形成金属化互联系统的工艺过程中，导电屏蔽可接合或者连接衬底。形成金属化互联系统，如框722所示，可包括利用溅射或者其他金属沉积工艺在衬底的选择区域上沉积大约650的铂(Pt)层。另外，形成金属化互联系统，如框722所示，可包括使Pt层与衬底的暴露区域反应以在衬底的暴露区域上形成自对准多晶硅化铂(PtSi)接触区域。另外，形成金属化互联系统，如框722所示，可包括在形成PtSi触点后利用蚀刻工艺去除剩余的Pt。
另外，形成金属化互联系统，如框722所示，可包括沉积一个或者多个金属层。这些金属层可被沉积或者连接到微型机电装置的各层。因此，形成金属化互联系统可包括在衬底或其他下面层的暴露区域上沉积第一层金属，诸如钛-钨(TiW)。可利用溅射或者其他金属沉积工艺实现第一层金属的沉积。沉积第一层金属可提供使得导电屏蔽与衬底上的PtSi触点相连的电连接或者导电插头。
形成金属化互联系统还可包括利用溅射或者其他金属沉积工艺沉积第二金属层，诸如金。根据导电屏蔽和衬底之间的层的厚度，多层金属的厚度因此而改变。类似地，根据任何层的部位和导电屏蔽的部位，第二金属层的沉积可提供导电屏蔽与衬底之间的接合。
在制造一种微型机电装置的方法700的一个实施例中还包括导电屏蔽与衬底接合的工艺，如框706所示。导电屏蔽与衬底接合，如框706所示，可通过导电屏蔽层与位于衬底上的电路触点区域的接合和/或连接来实现。导电屏蔽层与电路触点区域的接合和/或连接可利用金属化互联系统来实现。在一种可选择的实施例中，导电屏蔽与衬底接合的工艺可包括在导电屏蔽层和一些外部节点之间连接带，诸如金线。
根据提供微型机电装置的方法700，导电屏蔽与衬底的接合或连接可用于防止离子污染。为了有助于防止传感元件受到离子污染的工艺，导电屏蔽和衬底的组合可处于特定的电压或者电势。在一些情况下，该组合处于恒定电压。或者，使得导电屏蔽和衬底的组合处于大于传感元件的最大输出的电压，从而可提供防止传感元件受到离子污染的作用。其他电压选择也是可以的。使得导电屏蔽处于特定的电压或者电势的选择有效地使得导电屏蔽吸引不合需要的离子并且用作法拉第屏蔽。
制造微型机电装置的方法还包括在衬底上形成钝化层，如框724所示。最好，在衬底上形成钝化层，如框724所示，是通过在暴露的衬底上沉积一层氮化硅Si3N4来实现的。或者，对于多晶硅导电屏蔽层，可通过在衬底上生长二氧化硅层来实现在衬底上形成钝化层。对于金属导电屏蔽，可通过在金属导电屏蔽上形成硅层来实现在衬底上形成钝化层。
由于认识到非平面微型机电装置的当前构造在该装置的元件和露出的能够稳定微型机电装置的输出的钝化顶表面之间没有导电层，因此提出该微型机电装置及其制造方法。但是，插在适合的装置元件层之间的具有图案的金属或者机械质量、掺杂多晶硅层可提供导电层以防止微型机电装置输出漂移。导电层可形成该装置元件导电基本完整的封装或者可选择性地覆盖某些装置元件。另外，金属或者机械质量、掺杂多晶硅和与该装置衬底触点相同的电压源接合可使得导电层经受衬底的电压。
由于可应用本发明原理的实施例的很宽的多样性，因此应该理解的是，所示实施例仅是示例性的，不应当用于限定本发明的范围。例如，流程图的步骤可按照除了所述的顺序实现，并且多个或者更少的元件可用于框图中。权利要求不应该被理解为限制所述顺序或者元件，除非规定该影响。另外，在任何权利要求中的使用的术语“装置(means)”指的是引用35 U.S.C.§112，Paragraph 6，并且没有词语“装置(means)”的任何权利要求不是如此的。因此，落入下列权利要求及其等同形式的范围和精神内的所有实施例是本发明要求保护的。
已经描述了本发明的优选和可替换的实施例。但应该理解的是，在不脱离由附属的权利要求限定的本发明的保护范围的情况下可对其进行改变和变型。
权利要求
1.一种半导体微型机电装置，包括衬底；形成在衬底上的传感元件；以及形成在传感元件上的导电屏蔽，其中导电屏蔽与衬底接合。
2.如权利要求1所述的半导体微型机电装置，其特征在于，导电屏蔽包括掺杂硅。
3.如权利要求2所述的半导体微型机电装置，其特征在于，导电屏蔽包括掺杂多晶硅。
4.如权利要求3所述的半导体微型机电装置，其特征在于，导电屏蔽包括掺杂的弹性多晶硅。
5.如权利要求1所述的半导体微型机电装置，其特征在于，还包括形成在传感元件和导电屏蔽之间的绝缘层。
6.如权利要求5所述的半导体微型机电装置，其特征在于，绝缘层包括氧化物膜。
7.如权利要求5所述的半导体微型机电装置，其特征在于，绝缘层包括二氧化硅(SiO2)膜。
8.如权利要求1所述的半导体微型机电装置，其特征在于，还包括形成在导电层上的钝化层。
9.如权利要求1所述的半导体微型机电装置，其特征在于，与衬底接合的导电屏蔽处于与衬底基本相同的电压。
10.如权利要求1所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底提供传感元件的整个封装。
11.如权利要求10所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于与衬底基本相同的电压。
12.如权利要求10所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于基本恒定的电压。
13.如权利要求10所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于变化的电压。
14.如权利要求10所述的半导体微型机电装置，其特征在于，衬底包括至少一个节点，该至少一个节点提供地电压，形成在衬底上的传感元件具有地电压，形成在衬底上的传感元件与衬底接合，与衬底接合的导电屏蔽处于衬底的节点的地电压。
15.如权利要求10所述的半导体微型机电装置，其特征在于，传感元件包括提供响应于外部作用力的第一信号的第一输出，半导体微型机电装置还包括提供具有与第一信号成正比的最大输出电压的第二信号的第二输出，并且与衬底接合的导电屏蔽处于大于第二信号的最大输出电压的电压。
16.如权利要求1所述的半导体微型机电装置，其特征在于，形成在衬底上的导电屏蔽提供传感元件的部分封装。
17.如权利要求16所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于与衬底基本相同的电压。
18.如权利要求16所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于基本恒定的电压。
19.如权利要求16所述的半导体微型机电装置，其特征在于，导电屏蔽和衬底处于变化的电压。
20.如权利要求16所述的半导体微型机电装置，其特征在于，衬底包括至少一个节点，该至少一个节点提供地电压，形成在衬底上的传感元件具有地电压，形成在衬底上的传感元件与衬底接合，与衬底接合的导电屏蔽处于衬底的节点的地电压。
21.如权利要求16所述的半导体微型机电装置，其特征在于，传感元件包括提供响应于外部作用力的第一信号的第一输出，半导体微型机电装置还包括提供具有与第一信号成正比的最大输出电压的第二信号的第二输出，并且与衬底接合的导电屏蔽处于大于第二信号的最大输出电压的电压。
22.如权利要求1所述的半导体微型机电装置，其特征在于，导电屏蔽被掺杂至低电阻率。
23.如权利要求1所述的半导体微型机电装置，其特征在于，所述衬底包括硅晶片，导电屏蔽形成在传感元件和硅晶片衬底的至少一部分上，导电屏蔽与硅晶片衬底接合。
24.一种半导体微型机电装置，包括第一类型的掺杂剂衬底；第二类型掺杂剂外延层；形成在第二类型掺杂剂外延层的一部分上的至少一个传感元件；形成在至少一个传感元件的至少一部分上的绝缘层；形成在传感元件的至少一部分上的导电多晶硅层；形成在第一类型的掺杂剂衬底上的钝化层；以及形成在至少一个传感元件和钝化层之间的至少一个通道，导电多晶硅层通过所述至少一个通道与第一类型的掺杂剂衬底接合。
25.如权利要求24所述的半导体微型机电装置，其特征在于，导电多晶硅层和第一类型的掺杂剂衬底处于基本相同的电压。
26.如权利要求24所述的半导体微型机电装置，其特征在于，还包括壳体和带，所述带接合第一类型的掺杂剂衬底和壳体。
27.如权利要求26所述的半导体微型机电装置，其特征在于，壳体处于恒定电势。
28.如权利要求24所述的半导体微型机电装置，其特征在于，还包括在第一类型的掺杂剂衬底中的第二类型掺杂剂区域；以及设置在接合导电多晶硅层和第二类型的掺杂剂区域的至少一个通道中的至少一个导电插头，导电多晶硅层和第二类型的掺杂剂区域处于基本相同的电势。
29.一种半导体微型机电装置，包括衬底；形成在衬底上的顶外延层；在顶外延层的至少一部分上生长的热氧化物层；形成图案和蚀刻在热氧化物层的至少一部分中的至少一个流道；形成在顶外延层中的传感元件；以及形成在传感元件的至少一部分上的导电屏蔽。
30.如权利要求29所述的半导体微型机电装置，其特征在于，还包括金属化互联系统，金属化互联系统使得导电屏蔽层与衬底互联。
31.如权利要求30所述的装置，其特征在于，半导体微型机电装置是从包括压力传感器、加速计、湿度传感器、汽车传感器、电流传感器、光纤传感器、力传感器、红外传感器、质量空气流传感器、光传感器、近程传感器、水平传感器、温度传感器、浊度传感器、磁阻传感器、磁随机存取存储器或者超声传感器的一组中选择的。
32.如权利要求30所述的装置，其特征在于，半导体微型机电装置包括在绝缘体压力传感器上的硅。
33.如权利要求32所述的装置，其特征在于，顶外延层形成大约9000的厚度。
34.如权利要求32所述的装置，其特征在于，热氧化物层生长到大约13800的厚度。
35.如权利要求32所述的装置，其特征在于，导电屏蔽包括第一导电屏蔽层，在大约610摄氏度下第一导电屏蔽层形成到大约1500的厚度。
36.如权利要求35所述的方法，其特征在于，导电屏蔽还包括第二导电屏蔽层，在大约598摄氏度下第二导电屏蔽层形成到大约1500的厚度。
37.一种用于制造半导体微型机电装置的方法包括在衬底上形成传感元件；在传感元件上形成导电屏蔽；以及导电屏蔽与衬底接合。
38.如权利要求37所述的方法，其特征在于，还包括使得导电屏蔽与衬底基本上处于零电势差。
39.如权利要求37所述的方法，其特征在于，还包括使得导电屏蔽与衬底处于基本恒定的电压。
40.如权利要求37所述的方法，其特征在于，还包括使得导电屏蔽与衬底处于可变的电压。
41.如权利要求37所述的方法，其特征在于，传感元件提供具有最大电压信号的输出，还包括使得导电屏蔽层与衬底处于大于最大电压信号的电压。
42.如权利要求37所述的方法，其特征在于，还包括形成至少一个导电插头；以及使得导电屏蔽层与衬底基本上处于零电势差，导电屏蔽通过至少一个导电插头与衬底接合。
43.如权利要求37所述的方法，其特征在于，还包括形成至少一个导电插头；以及使得导电屏蔽层与衬底处于基本上恒定的电压，导电屏蔽通过至少一个导电插头与衬底接合。
44.如权利要求37所述的方法，其特征在于，还包括形成至少一个导电插头；以及使得导电屏蔽层与衬底处于可变的电压，导电屏蔽通过至少一个导电插头与衬底接合。
45.如权利要求37所述的方法，其特征在于，半导体微型机电装置包括具有最大电压信号的输出，该方法还包括形成至少一个导电插头；以及使得导电屏蔽层与衬底处于大于最大电压信号的电压，导电屏蔽通过至少一个导电插头与衬底接合。
46.一种用于制造半导体微型机电装置的方法包括在衬底上沉积顶外延层；在顶外延层的至少一部分上生长热氧化物层；形成图案和蚀刻用于流道的热氧化物层的至少一部分；形成图案和蚀刻用于传感元件的热氧化物层；在衬底上形成传感元件；在传感元件的至少一部分上形成导电屏蔽；形成图案和蚀刻导电屏蔽；以及使得导电屏蔽与衬底接合。
47.如权利要求46所述的方法，其特征在于，半导体微型机电装置是从包括压力传感器、加速计、湿度传感器、汽车传感器、电流传感器、光纤传感器、力传感器、红外传感器、质量空气流传感器、光传感器、近程传感器、水平传感器、温度传感器、浊度传感器、磁阻传感器、磁随机存取存储器或者超声传感器的一组中选择的。
48.如权利要求46所述的方法，其特征在于，半导体微型机电装置包括在绝缘体压力传感器上的硅。
49.如权利要求47所述的方法，其特征在于，顶外延层形成大约9000的厚度。
50.如权利要求47所述的方法，其特征在于，热氧化物层生长到大约13800的厚度。
51.如权利要求47所述的方法，其特征在于，导电屏蔽包括第一导电屏蔽层，在大约610摄氏度下第一导电屏蔽层形成到大约1500的厚度。
52.如权利要求51所述的方法，其特征在于，导电屏蔽还包括第二导电屏蔽层，在大约598摄氏度下第二导电屏蔽层形成到大约1500的厚度。
全文摘要
本发明提供一种微型机电装置及其制造方法，包括插在适合的装置元件层之间的具有图案的金属或者机械质量、掺杂多晶硅层，从而可提供导电层以防止微型机电装置输出漂移。导电层可形成该装置元件导电基本完整的封装或者可选择性地覆盖某些装置元件。另外，金属或者机械质量、掺杂多晶硅和与该装置衬底触点相同的电压源接合可使得导电层经受衬底的电压。
文档编号B81C1/00GK1675124SQ03819538
公开日2005年9月28日 申请日期2003年6月16日 优先权日2002年6月17日
发明者T·G·斯特拉顿, C·H·拉恩, G·R·加纳 申请人:霍尼韦尔国际公司