专利名称：电容式微机电系统开关及其制造方法
技术领域：
本发明涉及一种微机电系统(MicroElectrical Mechanical System，简称 MEMS)开关，尤其涉及一种电容式MEMS开关及其制造方法。
背景技术：
电容式(MEMS)开关具备与传统的固态开关器件，如正_本-负 (Positive-Intrinsic-Negative，简称PIN)型半导体二极管及各种场效应(Field Effect Transistors，简称FET)相竞争的能力。使用电容式MEMS开关在性能和成本上均具有一 定的优势，其具有提供高传输电流、低传输线损耗及失真的潜能，并具有较低的制造和应用 成本。电容式MEMS开关是一种微型器件，其有源单元为悬空于基板之上的薄导电膜，并 能够在基板和膜之间施加电场时所产生的静电力的作用下移动。电信号在传输和截止之 间的微观开关动作是通过变形的膜或其金属端的接触而将两个电引线物理连接或断开实 现的。由于这种膜在静电力作用下通过机械变形为连接和断开提供物理开关，因此在这种 微型器件中必须将对开关动作及电信号传输产生的电气干扰和感应串扰噪声降到最小，然 而，现有技术(如US 6，452，124)均无法做到。受静电力及外部干扰且相对于基板在机电方面可变形的膜的微型结构行为是实 现电容式MEMS开关的有效且可靠性能的第一关键因素。同时，可变形膜的刚性、抗疲劳和 抗冲击的韧性、温度依赖性及残留应力是相接触及控制的关键因素。当静电作动时，可变形 膜的电引线的有效接触也是电容式MEMS开关性能的关键。许多其他因素也会限制物理接 触及电气特性，如接触电阻和波动，以及感应信号噪声。与特定材料及接触导电面的界面 属性相关的一些关键方面，如表面粗糙度、凹凸程度及表面退化(如氧化)是对关键接触 的质量和一致性的绝对不利因素。当形成导电薄膜，尤其是形成电引线和可变形膜以及采 用金属薄膜的触头时，这些材料和表面属性变得非常重要。所有这些因素都给电容式MEMS开关的材料选择、结构设计及制造工艺提出了苛 刻的要求。同时，还需要基于单晶硅晶片制造工艺平台来设计和制造电容式MEMS开关，尤 其是要与互补金属氧化物(ComplementaryMetal Oxide Semiconductor，简称CMOS)微型 器件一同生产并集成于一个硅晶片上，其中的CMOS器件可以为电容式MEMS开关提供电气 控制和驱动。然而，至今为止的现有技术及工业实践中，大部分设计及制造方法均是基于大型 MEMS加工平台，这种加工平台将MEMS的制造过程与CMOS晶片工艺相分离，使他们难以一同 生产并集成于同一个硅晶片上。
发明内容
本发明提供一种电容式微机电系统开关及其制造方法，用以提高与CMOS制造工 艺的兼容性。
5
本发明一实施例提供一种电容式微机电系统开关，其中包括半导体基板，其中包括驱动电路及设置于所述半导体基板的顶部的第一底电极、 第一底导体及第二底导体，其中所述第一底电极与所述驱动电路电连接；以及悬空复合梁，通过第一臂部锚定于所述半导体基板的顶部，其中包括第一顶电极，与所述第一底电极垂直对齐并保持第一垂直距离，并通过所述第一臂部与所述驱动电路电连接；顶导体，具有第一触头和第二触头，所述第一触头与所述第一底导体垂直对齐并 保持第二垂直距离，所述第二触头与所述第二底导体垂直对齐并保持第二垂直距离，所述 第二垂直距离小于所述第一垂直距离；及介电层，设置于所述第一顶电极上方，用于将所述第一顶电极与所述顶导体电隔罔。本发明另一实施例提供一种制造上述电容式微机电系统开关的方法，其中包括在半导体基板上制造驱动电路；采用薄膜沉积和光刻构图工艺在所述半导体基板的顶部制造出第一底电极、第一 底导体和第二底导体；在所述半导体基板上沉积第一牺牲膜，该第一牺牲膜覆盖所述第一底电极、第一 底导体和第二底导体；对该第一牺牲膜进行光刻构图并刻蚀，从而在第一底导体和第二底导体的部分区 域上形成刻蚀孔；在残留的第一牺牲膜及所述第一底导体和第二底导体的暴露部分的顶部沉积第 二牺牲膜；对包含第一牺牲膜和第二牺牲膜的复合膜进行光刻构图并在半导体基板上刻蚀 出用于锚定悬空复合梁的开口部；在所述复合膜的顶部形成所述悬空复合梁，该悬空复合梁包括具有第一触头和第 二触头的顶导体；选择性地去除残留的所述复合膜。本发明实现了有效且可靠的微型机电设计结构，能够与现有的CMOS制造工艺相 兼容以使他们可以一同生产并集成于同一个硅晶片上；并且能够利用可用的固态薄膜材料 及制造工艺来满足低成本、高效率的CMOS集成及微型机电要求。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。图Ia为本发明一实施例所述电容式MEMS开关的立体视图；图Ib为本发明一实施例所述电容式MEMS开关的截面视图；图2a和图2b分别显示本发明所述电容式MEMS开关中电气机械接触开关的两个 可选结构示意图3a、图3b、图3c、图3d、图3e及图3f为本发明一实施例所述电容式MEMS开关 制造方法各步骤的截面视图；图4a、图4b及图4c为本发明另一实施例所述电容式MEMS开关制造方法各步骤的 截面视图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图Ia本发明一实施例所述电容式MEMS开关的立体视图；图Ib为本发明一实施例 所述电容式MEMS开关的截面视图。该电容式MEMS开关10包括半导体基板100及悬空复 合梁200，其中，所述悬空复合梁200的一部分悬空设置于所述半导体基板100的上方。首 先，所述半导体基板100包含驱动电路110，位于顶面106的下方，该顶面106在制造悬空复 合梁200之前已经形成。所述半导体基板100可以由以下一种或多种材料的组合制成硅、 锗、镓和砷。可选地，所述半导体基板100可以由由单晶硅制成为单晶硅晶片，所述驱动电 路110可以由CMOS器件构成。另外，所述半导体基板100还进一步包括第一底电极121、 第一底导体131及第二底导体132，均制造于顶面106上。第一底导体131及第二底导体 132其中之一可以作为电信号的入口，而另一个则可作为电信号的出口，其中，所述电信号 可以被桥接或断开。所述悬空复合梁200经第一臂部211锚定于半导体基板100的顶面106上。所述 悬空复合梁200包括第一顶电极221，该第一顶电极221悬空叠设于所述半导体基板100上 的第一底电极121的上方，并与所述第一底电极121垂直对齐，从而形成静电电容，通过充 入极化电荷可以产生静电吸引或静电排斥。可选地，如图Ia所示，所述悬空复合梁200还可 以包括第二臂部212和第二顶电极222，分别与所述第一臂部211及所述第一顶电极221 对称设置，其中，所述第二顶电极222与所述第二底电极122垂直对齐并保持第一垂直距离 11，从而使该第二顶电极222与第二底电极122也形成静电电容。所述悬空复合梁200还 通过所述第二臂部212锚定于所述半导体基板100的顶部并与所述驱动电路110电连接， 该第二臂部212和第二顶电极222可以增强电容式MEMS开关10的电气及机械性能。图2a和图2b分别显示本发明所述电容式MEMS开关10中电气机械接触开关的两 个可选结构示意图。如图所示，所述悬空复合梁200可以进一步包括顶导体241，该顶导体 241包括第一触头241a及第二触头241b，其中，所述第一触头241a与所述第一底导体131 对齐；所述第二触头241b与所述第二底导体132垂直对齐。可选地，所述第一底电极121和第二底电极122，及所述第一底导体131和第二底 导体132可以采用相同的导电薄膜材料制造于同一薄膜堆叠中。具体可以采用硅晶片制 造工艺中通常使用的薄膜冶金材料，包括但不限于铝、钛、钽、铜、钴、镍、钼、钨及他们的合 金。类似地，对于第一顶电极221、第二顶电极222及顶导体241也可以采用上述相同的材 料。所述悬空复合梁200还可以进一步包括介电层231，用于增强由至少两层不同薄膜材料复合而成的悬空微型结构的机械性能，并使电极和导体之间电隔离。该介电层231 具体可以为由介电薄膜材料制成的介电层膜230，该介电薄膜材料包括但不限于氧化硅、 氮化硅、氮氧化硅、碳化硅、氧化铝、氮化铝、氧化钛和氮化钛、及氧化钛和氮化钽。这种由无 机化合薄膜与金属薄膜复合而成的复合薄膜微型结构可以增强悬空复合梁200机械性能， 包括刚性及抗疲劳和抗冲击的韧性。这种复合薄膜微型结构还可以平衡不同薄膜间的热 膨胀系数失配及残余应力。所述第一触头241a与第一底导体131之间及第二触头241b与第二底导体132之 间均表达保持第二垂直距离12，所述顶导体241除所述第一触头241a及第二触头241b以 外的主体部分的底面与所述第一底导体131及第二底导体132之间保持第一垂直距离22， 该第二垂直距离12小于所述第一垂直距离11。所述第一底电极121与第一顶电极221空 间分离，且二者之间也静态保持第一垂直距离11。当向第一底电极121及与其对应的第一 顶电极221上施加异性电荷时，则会产生静电吸引力使第一臂部211弯曲从而将悬空复合 梁200的悬空部分拉向半导体基板100的顶面106，此时，所述第一触头241a及第二触头 241b分别与第一底导体131和第二底导体132接触，从而将第一底导体131和第二底导体 132桥接，使所述电容式MEMS开关10导通。当释放相极性电荷时，第一臂部211被释放从 而使所述悬空复合梁200弹回其平衡态位置，此时，第一触头241a和第二触头241b分别与 第一底导体131和第二底导体132分离，使所述电容式MEMS开关10断开。在图2a所示的可选结构中，整个顶导体241位于介电层231之下。具体地，如图 3e所示，所述介电层231设置于所述第一顶电极221及所述顶导体241的上方。在图2b所示的可选结构中，顶导体241的主体部分位于介电层231的顶部，而顶 导体241的两端(包括第一触头241a和第二触头241b)锻造进入介电层231中的刻蚀孔。 该结构能够为第一底导体131和第二底导体132与顶导体241之间提供更好的隔离。具体 地，如图4c所示，所述介电层231设置于所述第一顶电极221的上方但位于所述顶导体241 的下方。本实施例所述电容式MEMS开关具有有效且可靠的微型机电设计结构，能够与现 有的CMOS制造工艺相兼容以使他们可以一同生产并集成于同一个硅晶片上；并且，通过利 用可用的固态薄膜材料及制造工艺来满足低成本、高效率的CMOS集成及微型机电要求。图3a、图3b、图3c、图3d、图3e及图3f为本发明一实施例所述电容式MEMS开关 10制造方法各步骤的截面视图。如图3a所示，首先，在半导体基板100上制造驱动电路 110 ；然后，采用薄膜沉积和光刻构图工艺在半导体基板的顶部制造出第一底电极 121和第二底电极122(该第二底电极122是可选的，因此图中未示出)及第一底导体131 和第二底导体132。如图3b所示，在半导体基板100上沉积第一牺牲膜51，使其覆盖所述第一底电极 121 (和第二底电极122)以及所述第一底导体131和第二底导体132 ；然后，对该第一牺牲 膜51进行光刻构图并刻蚀，从而在第一底导体131和第二底导体132的部分区域上形成刻 蚀孔，在该刻蚀孔处，将来可以形成第一触头241a和第二触头241b。如图3c所示，在残留的第一牺牲膜51及所述第一底导体131和第二底导体132 的暴露部分的顶部沉积第二牺牲膜52 ；对包含第一牺牲膜51和第二牺牲膜52的复合膜进 行光刻构图并在半导体基板100上刻蚀出开口部，用于锚定将来要形成的悬空复合梁200。
上述第一牺牲膜51和第二牺牲膜52均可以为碳膜，且均可以采用碳沉积晶片处 理步骤进行沉积，该处理步骤包括1)将半导体基板100放置在反应室中；2)向所述反应 室中导入含碳的制程气体并导入用于强化碳膜热性能的层强化剂气体；3)通过将等离子 射频(Radio Frequency，简称RF)电源耦合至再进入路径的外部，在该再进入路径中产生 再进入环形RF等离子电流，其中，该再进入路径包括与该基板重叠的制程区；及4)将射频 等离子偏压电源或偏压电压耦合至该基板。如图3d所示，在构图后的复合膜(包含第一牺牲膜51和第二牺牲膜52)的顶部 沉积顶电极膜220并对其进行光刻构图，从而同时形成第一顶电极221 (如果存在与第一顶 电极221对称设置的第二顶电极222，则方法相同)和具有第一触头241a和第二触头241b 的顶导体241，该第一触头241a形成于在上述复合膜中预先制成的刻蚀孔中。所述第一顶 电极221 (如果存在第二顶电极222，则方法相同)被设置于距离第一底电极121为第一垂 直距离11的位置(如果存在第二顶电极222，则第二顶电极222被设置于距离第二底电极 122为第一垂直距离11的位置)，所述第一触头241a被设置于距离第一底导体131为第二 垂直距离52的位置(针对第二触头241b，方法相同)，该第二垂直距离52小于所述第一垂 直距离51。如图3e所示，在包含第一牺牲膜51和第二牺牲膜52的复合膜的顶部沉积介电层 231，并对其进行光刻构图，以形成悬空复合梁200。如图3f所示，最后，选择性地去除残留的复合膜从而将悬空复合梁200释放，至此 完成了包含图2a所示结构的电容式MEMS开关10。所述第一牺牲膜51和第二牺牲膜52可 以在包含有由等离子电源产生的等离子的反应室中由选择性刻蚀制程气体去除，该选择性 刻蚀制程气体包括氧气或氮气。图4a、图4b及图4c为本发明另一实施例所述电容式MEMS开关10制造方法各步 骤的截面视图。可选地，如图4a所示，在图3c所示的开口部形成之后，在所述复合膜的顶部 沉积介电层231，生成穿过介电层231的刻蚀孔，用于将来要对介电层231进行光刻构图时 形成的第一触头241a和第二触头241b (图中未示出，但制造方法与第一触头241a相同)。 然后，如图4b所示，在所述介电层231上沉积顶导体层240并对其进行光刻构图形成具有 第一触头241a和第二触头241b (图中未示出)的顶导体241及所述悬空复合梁200。其 中，第一触头241a与第一底导体131之间，以及第二触头241b与第二底导体132之间均保 持第二垂直距离12。最后，如图4c所示，选择性地去除残留的复合膜从而将悬空复合梁200 释放，至此完成了包含图2b所示结构的电容式MEMS开关10。从图中可以明显看到，顶导体241相对较平的部分并没有被固定，即第第一触头 241a及第二触头241b并没有分别固定于第一顶电极221和第二顶电极222以及第一臂部 211和第二臂部212。依照本发明的原理，图Ib所示的顶导体241可以被设置为比第一顶 电极221更接近第一臂部211，从而交换他们的相对位置。本实施例所述电容式MEMS开关的制造方法实现了具有有效且可靠的微型机电设 计结构，能够与现有的CMOS制造工艺相兼容以使他们可以一同生产并集成于同一个硅晶 片上；并且能够利用可用的固态薄膜材料及制造工艺来满足低成本、高效率的CMOS集成及 微型机电要求。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过
9程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序 在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者 光盘等各种可以存储程序代码的介质。 最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
一种电容式微机电系统开关(10)，其特征在于包括半导体基板(100)，其中包括驱动电路(110)及设置于所述半导体基板(100)的顶部的第一底电极(121)、第一底导体(131)及第二底导体(132)，其中所述第一底电极(121)与所述驱动电路(110)电连接；以及悬空复合梁(200)，通过第一臂部(211)锚定于所述半导体基板(100)的顶部，其中包括第一顶电极(221)，与所述第一底电极(121)垂直对齐并保持第一垂直距离(11)，并通过所述第一臂部(211)与所述驱动电路(110)电连接；顶导体(241)，具有第一触头(241a)和第二触头(241b)，所述第一触头(241a)与所述第一底导体(131)垂直对齐并保持第二垂直距离(12)，所述第二触头(241b)与所述第二底导体(132)垂直对齐并保持第二垂直距离(12)，所述第二垂直距离(12)小于所述第一垂直距离(11)；及介电层(231)，设置于所述第一顶电极(221)上方，用于将所述第一顶电极(221)与所述顶导体(241)电隔离。
2.根据权利要求1所述的电容式微机电系统开关(10)，其特征在于所述介电层 (231)设置于所述第一顶电极(221)及所述顶导体(241)的上方。
3.根据权利要求1所述的电容式微机电系统开关(10)，其特征在于所述介电层 (231)设置于所述第一顶电极(221)的上方但位于所述顶导体(241)的下方。
4.根据权利要求1 3中任一项所述的电容式微机电系统开关(10)，其特征在于 所述半导体基板(100)进一步包括第二底电极(122)，设置于所述半导体基板(100)的顶部，与所述驱动电路(110)电连接；所述悬空复合梁(200)还包括第二臂部(212)和第二顶电极(222)，分别与所述第一 臂部(211)及所述第一顶电极(221)对称设置，其中，所述第二顶电极(222)与所述第二底 电极(122)垂直对齐并保持第一垂直距离(11)，所述悬空复合梁(200)还通过所述第二臂 部(212)锚定于所述半导体基板(100)的顶部并与所述驱动电路(110)电连接。
5.根据权利要求1所述的电容式微机电系统开关(10)，其特征在于所述半导体基板 (100)由以下一种或多种材料的组合制成硅、锗、镓和砷。
6.根据权利要求4所述的电容式微机电系统开关(10)，其特征在于所述第一底电极 (121)、第二底电极(122)、第一底导体(131)、第二底导体(132)、第一顶电极(221)、第二顶 电极(222)及顶导体(241)由以下一种或多种材料的组合制成招、钛、钽、铜、钴、镍、钼、钨 及他们的合金。
7.根据权利要求1所述的电容式微机电系统开关(10)，其特征在于所述介电层(231) 由以下一种或多种材料的组合制成氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铝、氮化铝、氧 化钛和氮化钛、及氧化钛和氮化钽。
8.根据权利要求1所述的电容式微机电系统开关(10)，其特征在于所述半导体基板 (100)由单晶硅制成；所述驱动电路(110)由互补金属氧化物器件构成。
9.一种制造上述任一权利要求所述电容式微机电系统开关(10)的方法，其特征在于 包括在半导体基板(100)上制造驱动电路(110)；采用薄膜沉积和光刻构图工艺在所述半导体基板(100)的顶部制造出第一底电极 (121)、第一底导体(131)和第二底导体(132)；在所述半导体基板(100)上沉积第一牺牲膜(51)，该第一牺牲膜(51)覆盖所述第一底 电极(121)、第一底导体(131)和第二底导体(132)；对该第一牺牲膜(51)进行光刻构图并刻蚀，从而在第一底导体(131)和第二底导体 (132)的部分区域上形成刻蚀孔；在残留的第一牺牲膜(51)及所述第一底导体(131)和第二底导体(132)的暴露部分 的顶部沉积第二牺牲膜(52)；对包含第一牺牲膜(51)和第二牺牲膜(52)的复合膜进行光刻构图并在半导体基板 (100)上刻蚀出用于锚定悬空复合梁(200)的开口部；在所述复合膜的顶部形成所述悬空复合梁(200)，该悬空复合梁(200)包括具有第一 触头(241a)和第二触头(241b)的顶导体(241)； 选择性地去除残留的所述复合膜。
10.根据权利要求9所述的方法，其特征在于在所述复合膜的顶部形成所述悬空复合 梁(200)包括在所述复合膜的顶部沉积顶电极膜(220)并对其进行光刻构图形成第一顶电极(221) 及具有第一触头(241a)和第二触头(241b)的顶导体(241)；在所述复合膜的顶部沉积介电层(231)，并对其进行光刻构图形成所述悬空复合梁 (200)。
11.根据权利要求9所述的方法，其特征在于在所述复合膜的顶部形成所述悬空复合 梁(200)包括在所述复合膜的顶部沉积介电层(231)，并生成穿过该介电层(231)的刻蚀孔； 在所述介电层(231)上沉积顶导体层(240)并对其进行光刻构图形成具有第一触头 (241a)和第二触头(241b)的顶导体(241)及所述悬空复合梁(200)。
12.根据权利要求10所述的方法，其特征在于所述在所述复合膜的顶部沉积顶电极膜 (220)并对其进行光刻构图形成第一顶电极(221)的同时还形成与所述第一顶电极(221) 对称设置的第二顶电极(222)。
13.根据权利要求9所述的方法，其特征在于所述第一牺牲膜(51)和第二牺牲膜(52) 均为碳膜。
14.根据权利要求13所述的方法，其特征在于所述第一牺牲膜(51)和第二牺牲膜 (52)采用如下方法进行所述沉积将所述半导体基板放置在反应室中；向所述反应室中导入含碳制程气体，并导入用于强化所述第一牺牲膜(51)和第二牺 牲膜(52)的热属性的层强化剂气体；通过将等离子射频RF电源耦合至再进入路径的外部，在该再进入路径中产生再进入 环形RF等离子电流，其中，所述再进入路径包括与该基板重叠的制程区；以及 将射频等离子偏压电源或偏压电压耦合至所述半导体基板。
15.根据权利要求13所述的方法，其特征在于所述第一牺牲膜(51)和第二牺牲膜 (52)在包含有由等离子电源产生的等离子的反应室中由选择性刻蚀制程气体去除，所述选择性刻蚀制程气体包括氧气或氮气。
全文摘要
本发明涉及一种电容式微机电系统开关及其制造方法，其中电容式微机电系统开关(10)包括半导体基板(100)和悬空复合梁(200)，其中半导体基板(100)包括驱动电路(110)及设置于所述半导体基板(100)的顶部的第一底电极(121)、第一底导体(131)和第二底导体(132)；悬空复合梁(200)，通过第一臂部(211)锚定于所述半导体基板(100)的顶部，其中包括第一顶电极(221)、顶导体(241)及介电层(231)。本发明实现了有效且可靠的微型机电设计结构，能够与现有的CMOS制造工艺相兼容以使他们可以一同生产并集成于同一个硅晶片上；并且能够利用可用的固态薄膜材料及制造工艺来满足低成本、高效率的CMOS集成及微型机电要求。
文档编号B81B7/02GK101924542SQ201010203320
公开日2010年12月22日 申请日期2010年6月11日 优先权日2009年6月11日
发明者河·H·黄 申请人:江苏丽恒电子有限公司