专利名称：用以测量电容的电路结构与应用此结构的测量方法
技术领域：
本发明是有关于一种电容测量电路与方法，且特别是有关于一种以电荷为基准(charge-based)的电容测量电路与方法。
首先，如
图1A所示，在PMOS晶体管P1与NMOS晶体管N1的栅极分别施加Vp、Vn的异步电压。另外，在PMOS晶体管P2与NMOS晶体管N2的栅极分别施加VDD的电压。此时，电流会从PMOS晶体管P1流到电容C(电流IC1)，并对电容C充电。接着，电容C以电流I沿NMOS晶体管N1放电到接地端。
接着，请参考图1B，在PMOS晶体管P2与NMOS晶体管N2的栅极分别施加Vp、Vn的异步电压。另外，在PMOS晶体管P1与NMOS晶体管N1的栅极分别施加VDD的电压。此时，电流会从PMOS晶体管P2流到电容C(电流IC2)，并对电容C充电。接着，电容C以电流I沿NMOS晶体管N2放电到接地端。
接着，在图1C中，在PMOS晶体管P1、P2与NMOS晶体管N1、N2的栅极分别施加Vp、Vn的异步电压。此时，电流I分别沿NMOS晶体管N1、N2放电到接地端。电流不会流过电容C。
最后，将图1A与图1B中所测量到的电流减去图1C所测量到的电流后，便可以得到流过电容C的电流。因此，可以求得电容C的电容量。
然而，以上述的电路结构来对电容C进行电容测量时，会有以下的缺点产生。测量的步骤需要用到三个步骤，使得过程复杂且精确度不高。
为达到上述的目的，本发明提出一种用以测量电容的电路结构，其包括以下元件。第一第一型MOS晶体管(例如PMOS晶体管)，其源极耦接到第一电压源，如VDD。第二第一型(P)MOS晶体管，其源极耦接到第二电压源，其可以为VDD，其中第一与第二第一型MOS晶体管的栅极同时接收第一输入电压(Vp)。第一第二型MOS晶体管(如NMOS晶体管)其源极耦接到第三电压源，第三电压源低于第一电压源与第二电压源，例如接地电压(GND)，漏极耦接于第一第一型(P)MOS晶体管的漏极。第二第二型(N)MOS晶体管，其源极耦接到该第三电压源，漏极耦接于第二第一型MOS晶体管的漏极，其中第一与第二第二型MOS晶体管的栅极同时接收第二输入电压(Vn)，且第一输入电压与第二输入电压为异步电压。电容性负载，为待测体，其耦接于第一第一型(P)MOS晶体管的漏极与第二第一型(P)MOS晶体管的漏极之间。焊垫耦接至第二第一型MOS晶体管的漏极，其中施加第三电压源于焊垫，使电容性负载两端的电位相同，并以量得第一输出电流；接着，将该焊垫浮置，使电容性负载两端的电位不同，并以量得第二输出电流。因此，将第一与第二输出电流相减，以得到流过电容性负载的电流，并计算出电容性负载的电容量。
本发明还提出一种用以测量电容的电路结构，其包括以下元件。第一第一型MOS晶体管(例如PMOS晶体管)，其源极耦接到第一电压源，如VDD。第二第一型(P)MOS晶体管，其源极耦接到第二电压源，其可以为VDD，其中第一与第二第一型MOS晶体管的栅极同时接收第一输入电压(Vp)。第一第二型MOS晶体管(如NMOS晶体管)，其源极耦接到第三电压源，第三电压源为低于第一电压源与第二电压源，例如接地电压(GND)，漏极耦接于第一第一型(P)MOS晶体管的漏极。第二第二型(N)MOS晶体管，其源极耦接到该第三电压源，漏极耦接于第二第一型MOS晶体管的漏极，其中第一与第二第二型MOS晶体管的栅极同时接收第二输入电压(Vn)，且第一输入电压与第二输入电压为异步电压。电容性负载，为待测体，其耦接于第一第一型(P)MOS晶体管的漏极与第二第一型(P)MOS晶体管的漏极之间。MOS晶体管，则耦接至该第二第一型(P)MOS晶体管的漏极，其中导通MOS晶体管，使电容性负载两端的电位相同，并以量得第一输出电流；接着，将该MOS晶体管关闭，使电容性负载两端的电位不同，并以量得第二输出电流，此将第一与第二输出电流相减，以得到流过电容性负载的电流，并计算出电容性负载的电容量。
本发明还提出一测量集成电路中电容性负载的电容量的方法，其中此电容性负载耦接于第一节点与第二节点之间。第一PMOS晶体管与第一NMOS晶体管的漏极耦接至第一节点，而第二PMOS晶体管与第二NMOS晶体管的漏极耦接至第二节点。第二节点还耦接到一焊垫。电容量的方法包括以下步骤。首先，施加一电压源至第一与第二PMOS晶体管的源极，并且施加一接地电位电压源至第一与第二NMOS晶体管的源极，接着同时施加第一输入电压至第一与第二PMOS晶体管的栅极，并且同时施加第二输入电压至第一与第二NMOS晶体管的栅极，其中第一与第二输入电压为一异步电压。
接着，施加接地电位到焊垫，使电容性负载两端的第一与第二节点的电位相同，并量得一第一输出电流。接着将焊垫浮置，使电容性负载两端的第一与第二节点的电位不同，并量得一第二输出电流。将第一与第二输出电流相减，以得到流过电容性负载的电容电流。利用该电容电流求得该电容性负载的电容量。
由本发明的电路结构与方法，异步电压可以一开始便同时分别施加电压在PMOS晶体管的栅极与NMOS晶体管的栅极，故而对电容的测量可以更加地快速与精确。此外，本发明仅需要两个步骤便可以测量到负载电容的电容量；因此，测量步骤可以简化。再者，本发明所需要的整个外接焊垫数可以减少，使得整个工艺程序可以简化。
图3为一异步电压的输入电压的波形示意图；以及图4为依据本发明的另一实施例所绘示的电路示意图。
附图标记说明10焊垫P1、P2、N1、N2、QMOS晶体管VDD电压源GND接地电位Vp、Vn异步电压图2为依据本发明的实施例所绘示的电路示意图。配合图2，以下将详细说明如何利用此电路来对负载电容的电容量进行测量。
如图2所示，本发明的测量电容量的电路主要包括四个MOS晶体管P1、P2、N1与N2与一个焊垫10。PMOS晶体管P1、P2的源极均耦接到电压源VDD，并且PMOS晶体管P1、P2的漏极则分别耦接到NMOS晶体管N1、N2的漏极。NMOS晶体管N1、N2的源极均耦接到接地端GND。为了说明方便将PMOS晶体管P1与NMOS晶体管N1的漏极的连接点称为节点n1，而PMOS晶体管P2与NMOS晶体管N2的漏极的连接点称为节点n2。
焊垫10则连接到节点n2，可以由施加的电压来控制整个电路的操作。另外，PMOS晶体管P1、P2的栅极耦接一起，并连接到一输入电压Vp，而NMOS晶体管N1、N2的栅极耦接一起，并连接到一输入电压Vn。此两组电压称为异步(non-synchronized)电压。另外，欲测量的负载电容C则耦接在节点n1、n2之间。
图3为施加于PMOS晶体管P1、P2的栅极的电压Vp与施加于NMOS晶体管N1、N2的栅极电压Vn的异步电压示意图。如图所示，电压Vp的高准位(VDD)是从时间t0到t3，而电压Vn的高准位(VDD)是从时间t1到t2。即，电压Vp、Vn并异步出现与结束。以下将详细说明图2的详细操作。
首先，如图2所示，将各个MOS晶体管施加适当的偏压。即，将PMOS晶体管P1、P2的源极均耦接到电压源VDD，并且NMOS晶体管N1、N2的源极均耦接到接地端GND。此外，将PMOS晶体管P1、P2的栅极的电压与NMOS晶体管N1、N2的栅极同时分别施加异步电压Vp、Vn(如图3所示的电压波形)。
此时，PMOS晶体管P1、P2在时间t0～t3期间为关闭。NMOS晶体管N1、N2在时间t1～t2期间为导通，而在时间t0～t1与t2～t3期间为关闭。因此，在时间t1～t2期间，PMOS晶体管P1、P2为关闭而NMOS晶体管N1、N2为导通；因此，此时节点n1、n2的电位均会因为NMOS晶体管N1、N2为导通而被下拉到接地电位GND。
接着，将焊垫10接到接地端GND。此时，因为焊垫10连接到节点n2，所以会将节点n2的电位下拉到接地电位GND。因此，节点n1、n2的电位相同，均为接地电位GND。此时在NMOS晶体管N1、N2分别会有电流I流过。此时所测量到的电流为2I。
接着，再将焊垫10浮置不接电压。节点n2的电位会因为PMOS晶体管P2与NMOS晶体管N2的状态来决定。例如，当PMOS晶体管P2导通而NMOS晶体管N2关闭时，节点n2的电位便被上拉到电压VDD。反之，当PMOS晶体管P2关闭而NMOS晶体管N2导通时，节点n2的电位便被下拉到接地电位GND。因此，当焊垫10浮置不接电压时，节点n1、n2的电位会不相同，此时则因为电容C的存在，使得电流IC会流过电容C，对电容充电。接着，电容C会以电流I对NMOS晶体管N1、N2放电。此时所测量到的电流为IC+2I。
最后，将上述两个步骤中所测量到的电流相减，便可以得到纯粹流过电容C的电流IC。再由两端的压差，负载电容C的电容量便可以轻易地得到。
图4为依据本发明的另一实施例所绘示的电路示意图。在图4所示的电路中利用一旁路晶体管(pass-transistor)来取代焊垫的功能。
如图4所示，旁路晶体管Q以NMOS晶体管为例，其漏极耦接到PMOS晶体管P1与NMOS晶体管N1的漏极(节点n2)，并且源极耦接到接地端GND。图4所示的电路用来测量电容C的电容量的操作方式与图2所示的相同。
如前所述，当图2所示的焊垫10为接地而使节点n2也为接地时，在本实施例中则是将旁路NMOS晶体管的栅极电压VG接VDD。因此，NMOS晶体管Q便导通，而使得节点n2可以连接到接地端GND，使得节点n1与n2的电位相同。此外，当图2所示的焊垫10为浮置而使节点n2也被拉升到VDD(晶体管P2导通)或接地GND(晶体管N2导通)时，在本实施例中则是将旁路NMOS晶体管的栅极电压VG接GND。因此，NMOS晶体管Q便关闭，使得节点n2与n1不同，而使电流流过电容C。
即，本实施例利用一晶体管的开关使达到如同第一实施例的对焊垫连接到接地与浮置一般，以达到测量到流过电容C的电流，而再因此得到电容C的电容量。至于详细的测量方式，则如同第一实施例所述一般，在此便不再详细叙述。
此外，上述的第二实施例中的旁路晶体管Q是以NMOS为例；然而，任何熟悉此技术者均可以将NMOS晶体管以PMOS晶体管取代，当然对应的偏压也要随之配合。
综上所述，利用本发明的用以测量电容的电路结构，相较于图1所示的公知电路，异步电压可以一开始便同时分别施加电压在PMOS晶体管P1、P2的栅极与NMOS晶体管N1、N2的栅极，而不必如同公知一般分成三次来进行。故而对电容的测量可以更加地快速与精确。
此外，本发明仅需要两个步骤，即对焊垫(图2)或旁路晶体管(图3)分别施加两次不同的偏压便可以测量到负载电容的电容量。因此，测量步骤可以简化。
再者，本发明所需要的整个外接焊垫数可以减少。如图1所示，其需要VDD两个、四个栅极与一个接地，总共为七个。反之，本发明仅需要VDD两个、两个栅极(PMOS与NMOS晶体管的栅极分别共享一个，以同时接收异步电压)、一个接地与一个焊垫，总共为六个。即比公知的电路结构还少一个。如此，使得整个工艺程序可以简化。
综上所述，虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。
权利要求
1.一种用以测量电容的电路结构，其特征为包括一第一第一型MOS晶体管其源极耦接到一第一电压源；一第二第一型MOS晶体管，其源极耦接到一第二电压源，其中该第一与该第二第一型MOS晶体管的栅极同时接收一第一输入电压；一第一第二型MOS晶体管，其源极耦接到一第三电压源，漏极耦接于该第一第一型MOS晶体管的漏极；一第二第二型MOS晶体管，具有栅极、源极与漏极，其源极耦接到该第三电压源，漏极耦接于该第二第一型MOS晶体管的漏极，其中该第一与该第二第二型MOS晶体管的栅极同时接收一第二输入电压；一电容性负载，耦接于该第一第一型MOS晶体管的漏极与该第二第一型MOS晶体管的漏极之间；以及一焊垫，耦接至该第二第一型MOS晶体管的漏极。
2.如权利要求1所述的用以测量电容的电路结构，其特征为该第三电压源低于该第一电压源与该第二电压源。
3.如权利要求1所述的用以测量电容的电路结构，其特征为该第一输入电压与该第二输入电压为一异步电压。
4.如权利要求1所述的用以测量电容的电路结构，其特征为该第一与该第二第一型MOS晶体管为PMOS晶体管，且该第一与该第二第二型MOS晶体管为NMOS晶体管。
5.如权利要求1所述的用以测量电容的电路结构，其特征为该第一与该第二电压源相同。
6.如权利要求1所述的用以测量电容的电路结构，其特征为该第三电压源为接地电位。
7.一种用以测量电容的电路结构，其特征为包括一第一第一型MOS晶体管，其源极耦接到一第一电压源；一第二第一型MOS晶体管，其源极耦接到一第二电压源，其中该第一与该第二第一型MOS晶体管的栅极同时接收一第一输入电压；一第一第二型MOS晶体管，其源极耦接到一第三电压源，漏极耦接于该第一第一型MOS晶体管的漏极；一第二第二型MOS晶体管，其源极耦接到该第三电压源，漏极耦接于该第二第一型MOS晶体管的漏极，其中该第一与该第二第二型MOS晶体管的栅极同时接收一第二输入电压；一电容性负载，耦接于该第一第一型MOS晶体管的漏极与该第二第一型MOS晶体管的漏极之间；以及一MOS晶体管，耦接至该第二第一型MOS晶体管的漏极。
8.如权利要求7所述的用以测量电容的电路结构，其特征为该第三电压源低于该第一电压源与该第二电压源。
9.如权利要求7所述的用以测量电容的电路结构，其特征为该第一输入电压与该第二输入电压为一异步电压。
10.如权利要求7所述的用以测量电容的电路结构，其特征为该第一与该第二第一型MOS晶体管为PMOS晶体管，且该第一与该第二第二型MOS晶体管为NMOS晶体管。
11.如权利要求7所述的用以测量电容的电路结构，其特征为该第一与该第二电压源相同。
12.如权利要求7所述的用以测量电容的电路结构，其特征为该第三电压源为接地电位。
13.如权利要求7所述的用以测量电容的电路结构，其特征为该MOS晶体管为PMOS与NMOS晶体管两者则一。
14.一种用以测量电容的电路结构，其特征为包括一第一PMOS晶体管，其源极耦接到一电压源；一第二PMOS晶体管，其源极耦接到该电压源，其中该第一与该第二PMOS晶体管的栅极同时接收一第一输入电压；一第一NMOS晶体管，其源极耦接到一接地电位，而漏极耦接于该第一PMOS晶体管的漏极；一第二NMOS晶体管，其源极耦接到该接地电位，漏极耦接于该第二PMOS晶体管的漏极，其中该第一与该第二NMOS晶体管的栅极同时接收一第二输入电压；一电容性负载，耦接于该第一PMOS晶体管的漏极与该第二PMOS晶体管的漏极之间；以及一控制组件，耦接至该第二PMOS晶体管的漏极。
15.如权利要求14所述的用以测量电容的电路结构，其特征为该第一输入电压与该第二输入电压为一异步电压。
16.如权利要求14所述的用以测量电容的电路结构，其特征为该控制组件为一焊垫，耦接至该第二PMOS晶体管的漏极。
17.如权利要求14所述的用以测量电容的电路结构，其特征为该控制组件为一MOS晶体管。
18.如权利要求17所述的用以测量电容的电路结构，其特征为该MOS晶体管为PMOS与NMOS晶体管两者则一。
19.一种测量集成电路中电容性负载的电容量的方法，其特征为该电容性负载耦接于一第一节点与一第二节点之间，一第一PMOS晶体管与一第一NMOS晶体管的漏极耦接至该第一节点，一第二PMOS晶体管与一第二NMOS晶体管的漏极耦接至该第二节点，一焊垫耦接到该第二节点，该电容量的方法包括施加一电压源至该第一与该第二PMOS晶体管的源极；施加一接地电位电压源至该第一与该第二NMOS晶体管的源极；同时施加一第一输入电压至该第一与该第二PMOS晶体管的栅极，并且同时施加一第二输入电压至该第一与该第二NMOS晶体管的栅极；施加该接地电位到该焊垫，以量得一第一输出电流；浮置该焊垫，以量得一第二输出电流；将该第一与该第二输出电流相减，以得到流过该电容性负载的一电容电流；以及利用该电容电流求得该电容性负载的电容量。
20.如权利要求19所述的测量集成电路中电容性负载的电容量的方法，其特征为该第一与该第二输入电压为一异步电压。
全文摘要
一种用以测量电容的电路结构，其中电容性负载耦接于第一节点与第二节点之间。第一PMOS晶体管与第一NMOS晶体管的漏极耦接至第一节点，而第二PMOS晶体管与第二NMOS晶体管的漏极耦接至第二节点，焊垫耦接到第二节点。第一与第二PMOS晶体管的源极以及第一与第二NMOS晶体管的源极分别偏压在V
文档编号G01R27/26GK1421703SQ01140030
公开日2003年6月4日 申请日期2001年11月22日 优先权日2001年11月22日
发明者谢宗轩, 张耀文, 卢道政 申请人:旺宏电子股份有限公司