电负载的驱动控制装置的制作方法

专利名称：电负载的驱动控制装置的制作方法
技术领域：
本发明涉及电负载的驱动控制装置，该电负载的驱动控制装置包括开关元件，该 开关元件与由驱动电源供电的电负载串联连接；以及，监视控制单元，该监视控制单元对上 述开关元件进行通断控制并对电负载的供电电路是否有异常状态进行监视，尤其涉及改进 后的电负载的驱动控制装置，该改进后的电负载的驱动控制装置不忽略开关元件是否根据 瞬间的闭路指令或开路指令正确地进行闭路或开路、或者从闭路指令至开路指令或从开路 指令至闭路指令的指令变化，来可靠地对是否有异常状态进行检测。
背景技术：
电负载的供电控制中，广泛实际使用具有作为功率晶体管的开关元件的异常监视 功能的智能开关。例如，根据专利文献1的“供电电路的异常检测装置”，利用通断控制单元 (相当于监视控制单元)产生对于功率晶体管(相当于开关元件)的控制输出信号，利用状 态检测电路将功率晶体管的通断状态当作状态检测信号通知通断控制单元，通断控制单元 对本身产生的控制输出信号为闭路指令或开路指令和通知的状态检测信号为闭路状态或 开路状态进行对比，从而对电负载的供电电路和开关元件是否有异常进行判定。例如，对应于闭路指令，若功率晶体管的两端电压为规定值以上，从而为不闭路的 状态，则判定为负载短路异常或闭路异常，上述负载短路异常是电负载短路或外部布线串 碰造成电负载短路并流过过大的电流，上述闭路异常是因功率晶体管不能闭路的内部熔断 异常等造成的。另外，对应于开路指令，若功率晶体管的两端电压为规定值以下，从而为不 开路的状态，则判定为功率晶体管的内部短路或开路异常，上述开路异常是由外部布线串 碰造成功率晶体管的两端短路。然而，即使能看成对应于闭路指令、功率晶体管的两端电压为规定值以下从而正 常闭路，这也可能是由上述功率晶体管的内部短路或外部短路造成的开路异常状态。另外， 即使能看成对应于开路指令、功率晶体管的两端电压为规定值以上从而正常开路，这也可 能是由上述电负载的内部短路或外部短路造成的闭路异常状态。因此，通过检测出正常闭 路状态和正常开路状态这两者，从而初次确认供电电路或开关元件正常，而仅检测出正常 闭路状态或正常开路状态的状态为暂正常判定的状态。专利文献专利文献1 日本国专利特开2007-135^4号公报(图1、说明书摘要)

发明内容
(1)说明现有技术的问题上述专利文献的“供电电路的异常检测装置”的成为监视控制单元的通断控制单 元对电负载的供电电路和开关元件是否发生异常进行判定。因而，具有开关元件侧的电路 规模为小规模的特征，反之，却存在对监视控制单元侧分配较大的控制负担的问题。该第一 问题在于，在例如利用脉宽调制信号对高频度地进行通断动作的开关元件提供极短时间的开路指令或闭路指令时，往往需要在提供该开路指令或闭路指令的短时间内即时地读取状 态检测信号。另外，第二问题在于，在很少进行通断动作的电负载的情况下，在对于开关元 件的开路指令或闭路指令变化到闭路指令或开路指令时，需要始终进行监视，使得不会忽 略指令变化前后的状态。而且，例如由微处理器构成的一个监视控制单元对多个开关元件 进行监视控制的情况下，或要利用串行通信线路以减少对多个开关元件的信号线路的情况 下，监视控制的响应性尤其成为重要的课题，发生不能进行正确的异常检测的问题。(2)说明发明的目的本发明的第一目的在于是提供一种电负载的驱动控制装置，该电负载的驱动控制 装置不对监视控制单元施加有关响应性的过大控制负担，能可靠地对电负载的供电电路和 开关元件是否有异常状态进行判定。本发明的第二目的是在于，提供一种电负载的驱动控 制装置，该电负载的驱动控制装置即使在监视控制单元为微处理器、与多个开关元件之间 进行串行通信而构成的情况下，也能可靠地对电负载的供电电路和开关元件是否有异常状 态进行判定。为了解决上述课题，本发明的电负载的驱动控制装置包括开关元件，该开关元件 与由驱动电源供电的电负载串联连接；以及，监视控制单元，该监视控制单元对上述开关元 件进行通断控制并对上述电负载的供电电路是否有异常状态进行监视，其特征在于，上述 监视控制单元产生成为对于上述开关元件的闭路指令或开路指令的控制输出信号，来提供 给上述开关元件和判定存储电路，上述开关元件产生对应于该开关元件的通断状态的状态 检测信号，来提供给上述判定存储电路，上述判定存储电路在上述控制输出信号为闭路指 令时，对上述开关元件是否正常闭路进行检测，加以存储，产生闭路判定存储信号，并且在 上述控制输出信号为开路指令时，对上述开关元件是否正常开路进行检测，加以存储，产生 开路判定存储信号，而且随着上述监视控制单元读完判定存储信号，使存储信息自复位，或 由上述监视控制单元的指令定期地强制使存储信息复位，上述监视控制单元还在使上述判 定存储电路复位前，定期地读取并存储成为判定存储信号的上述闭路判定存储信号和上述 开路判定存储信号，根据有关过去存储的判定存储信号的信号电压电平的逻辑组合，对是 否有异常状态进行判定。根据本发明，包括判定存储电路，该判定存储电路对开关元件的控制输出信号和 开关元件的开路状态或闭路状态进行核对，产生闭路判定存储信号和开路判定存储信号 的，监视控制单元定期地读出该判定存储信号，综合判定是否有异常，并定期使判定存储电 路复位。因而，即便是短时间的闭路指令信号或开路指令信号，也存储有开关元件是否正 常闭路或开路的判定结果，因此可在迟后于产生闭路指令信号或开路指令信号的定时的时 刻进行读出，具有以下效果即，减轻通断控制单元的迅速响应性的负担，且能可靠地检测 出是否发生了异常，提高控制的安全性。还具有以下效果即，在闭路指令信号和开路指令 信号变化比较缓慢的装置中，即使在本次读出动作仅读出闭路或开路判定存储信号的情况 下，也能在之后的读出动作读出开路或闭路判定存储信号的时刻，综合闭路判定存储信号 和开路判定存储信号，来判定是否有异常。由于判定存储电路一边定期复位，一边重复判定 动作，因此还具有以下效果即，由噪声误动作等造成的存储状态不会持续，能进行正确的 判定处理。


图1是本发明实施方式1的电负载的驱动控制装置的整体电路框图。图2是图1所示的断路检测电路180的详细情况的图。图3是示出图1所示的判定存储电路160的判定存储内容的一览表，(A)为说明 状态检测和判定存储的内容的表，(B)为说明指令履历和判定存储的内容的表。图4是用于说明图1的装置的动作的流程图。图5是用于详细说明图4中的一部分动作的流程图。图6是本发明实施方式2的电负载的驱动控制装置的整体电路框图。图7是示出图6所示的判定存储电路160B的判定存储内容的一览表，(A)为说明 状态检测和判定存储的内容的表，(B)为说明指令履历和判定存储的内容的表。图8是本发明实施方式3的电负载的驱动控制装置的整体电路框图。图9是本发明实施方式4的电负载的驱动控制装置的整体电路框图。图10是用于说明图9所示的装置的动作的流程图。图11是用于详细说明图10中的一部分动作的流程图。图12是本发明实施方式5的电负载的驱动控制装置的整体电路框图。图13是图12所示装置的交换数据的结构图，(A)是示出写入控制时的数据结构 的图，(B)是示出读出控制时的数据结构的图。图14是用于说明图12所示装置的动作的流程图。标号说明100A 100E驱动控制装置101驱动电源103电负载103a 103g 电负载IOA 1IOE微处理器(监视控制单元)IllRAM112A 112E程序存储器113数据存储器114a、114b串并变换器IHc通信控制电路130开关元件133 上拉电阻(pull-up resistor)140a过电流抑制电路140b过热断开电路140c过电流断开电路152 下拉电阻(pull-down resistor)160A 160E判定存储电路170指令履历存储电路180断路检测电路181 183分压电阻
187 范围比较电路(zone comparison circuit)190A 190D智能电源开关191 197智能电源开关190E智能电源模块402b、602b指令输出产生单元902b指令输出产生单元(批指令输出单元)210负载内外短路等210a负载间布线短路210b负载内部短路210c开关元件熔断1220元件内外短路220a元件间布线短路220b元件内部短路230负载内外断路230a负载布线断路230b负载内部断路Dr控制输出信号Ml正常闭路存储信号M2正常开路存储信号M3导通指令存储信号M4断开指令存储信号M5异常闭路存储信号M6异常开路存储信号Mll正常闭路存储信号M12异常闭路存储信号M21正常开路存储信号M22异常开路存储信号Mn状态检测信号OP断路检测信号OC状态检测信号RST复位指令信号Rll第一正常存储器R12第一异常存储器404a、6(Ma判定信息读出单元904a判定信息读出单元(分割监视读出单元)406a、706a、906再确认处理单元407a.707a.907异常处理单元(异常报知)408b,608b,908b是异常处理单元(异常履历保存)801写入数据
802读出数据802a 802c判定存储数据R21第二正常存储器R22第二异常存储器1Tr通断端子电压VO监视电压Vl第一电压V2第二电压Vb电源电压Vcc控制电源电压R自复位允许信号
具体实施例方式实施方式1(1)结构的详细说明接下来，说明示出本发明实施方式1的电负载的驱动控制装置的整体电路框图的 图1。图1中，驱动控制装置100A作为实况，例如构成汽车用发动机控制装置，例如来自作 为车载电池的驱动电源101的电源是通过电源继电器102的输出接点和电源线10 供电 的。此外，电源继电器102采用以下结构即，若接通未示出的电源开关就立即闭路，在切断 电源开关时，间隔规定的延迟恢复时间后才开路。另外，将例如作为用于快速激活废气传感 器的电热丝的电负载103通过正侧布线104b与电源线10 相连接，通过负侧布线l(Mc与 作为后文讲述的开关元件130的功率晶体管的漏极端子相连接。将报警显示器105与后文 讲述的监视控制单元IlOA的输出端子相连接，并设置在驱动控制装置100A的外部，使操作 者容易看见。此外，例如作为发动机控制装置的驱动控制装置100A与其它多个电负载和各种 输入传感器相连接，跟随这些输入传感器的动作状态，对电负载103进行供电或停止供电。 监视控制单元IlOA包括与运算处理用的RAM111、例如作为非易失性闪存的程序存储器 112A、及例如作为非易失性EEPROM存储器的数据存储器113协同工作的微处理器。程序存 储器112A中存放有成为后文在图4和图5中讲述的指令输出产生单元402b、判定信息读出 单元40 、再确认处理单元406a、及异常处理单元407a、408b的控制程序。非易失性数据 存储器113中放置并保存有不同异常发生因素的异常发生次数作为电负载103的异常发生 履历。外部工具106用于在产品出厂检查调整时、维修检查时，通过未示出的装卸连接器与 微处理器IlOA串联，进行对程序存储器112A的控制程序传送写入或数据存储器113的读 出检查。恒压电源电路120通过电源继电器102的输出接点从驱动电源101得到供电，产 生例如直流(DC)5伏(V)的稳定的控制电源电压Vcc，作为对监视控制单元IlOA的控制电 源进行供电。开关元件130使用作为N-MOS场效应型晶体管的功率晶体管，该功率晶体管 与电负载103的下游侧相连接。将与电流镜电路相连接的电流检测电阻131和源极端子一 起连接到成为接地电路GND的驱动电源101的负侧端子。过电压抑制二极管132是连接在功率晶体管130的漏极端子与源极端子之间或漏极端子与栅极端子之间的恒压二极管，在 功率晶体管130开路时，功率晶体管130闭路时流过功率晶体管130的负载电流通过过电 压抑制二极管132后快速衰减，利用过电压抑制二极管132的恒压特性限制这时的开路浪 涌电压。将上拉电阻133和反向电流阻止二极管134相互串联连接，连接在恒压电源电路 120的输出端子与功率晶体管130的漏极端子之间。过电流抑制电路140a包括第一驱动电 阻141a和作为N-MOS场效应晶体管的导通控制晶体管142a，将导通控制晶体管14 的漏 极端子连接到串联连接在功率晶体管130的栅极端子与监视控制单元IlOA的控制输出信 号Dr的输出端子之间的第一、第二驱动电阻141a、141b的接点上，将源极端子与接地电路 GND相连接，将栅极端子与电流检测电阻131相连接。此外，过电流抑制电路140a是负反馈 控制电路，与跟随电流检测电阻131的检测电压的导通控制晶体管14 协同工作，对功率 晶体管130的导通状态进行线性控制，使得功率晶体管130中流通的负载电流不成为限定 阈值电流Ic以上的电流，上述限定阈值电流Ic是值大于功率晶体管130的额定电流所对 应的基准电流值Ir的电流，从而在发生电负载103的短路异常时，将功率晶体管130的两 端电压维持在规定的逻辑判定电压以上的值。电流检测电阻131与流通过正比于功率晶体管130的漏极电流的微小电流的电流 镜电路串联连接，采用以下结构即，在功率晶体管130中流通基准电流Ir时产生第1两端 电压E1 = RrXIr/n，在功率晶体管130中流通限定阈值电流Ic时产生第2两端电压E2 = RrXIc/n。其中，Rr是电流检测电阻131的电阻值，η是电流镜比，将第1两端电压El设定 为导通控制晶体管14 的栅极断开电压Eoff (例如DC2V)以下的值，将第2两端电压E2 设定为导通控制晶体管14 的栅极导通电压Eon(例如DC4V)以上的值。此外，在导通控 制晶体管14 的栅极电压为栅极断开电压Eoff以下时，导通控制晶体管14 完全开路， 在导通控制晶体管14 的栅极电压为栅极导通电压Eon以上时，导通控制晶体管14 完 全导通，形成El ^ Eoff < Eon ^ E2的关系。过热断开电路140b采用以下结构即，将作为N-MOS型场效应晶体管的断开控制 晶体管142b、比较放大器143、及温度检测元件14 作为主体，断开晶体管142b的漏极端 子与第一、第二驱动电阻141a、141b的接点相连接，源极端子与接地电路GND相连接，栅极 端子与比较放大器143的输出端子相连接。向比较放大器143的反相输入端子施加基准电 压144b，将非反相输入端子与温度检测元件14 相连接。此外，温度检测元件14 检测出 功率晶体管130附近的温度，随着温度升高，比较放大器143的非反相输入的电位升高，在 终于超过了施加到反相输入端子的基准电压144b的值时，比较放大器143的输出逻辑为高 电平，断开控制晶体管142闭路，其结果是，功率晶体管130开路。在比较放大器143的输 出逻辑变成高电平时，通过未示出的正反馈电阻，非反相输入端子的电压升高，比较放大器 143的输出逻辑维持在高电平。状态检测电路150包括作为N-MOS型场效应晶体管的状态检测晶体管151、兼作 后文讲述的下拉电阻的驱动电阻152、稳定电阻153、限压二极管155、及上拉电阻154。。驱 动电阻152和稳定电阻153相互串联连接，并连接在功率晶体管130的漏极端子与源极端 子之间。驱动电阻152与稳定电阻153的接点与状态检测晶体管151的栅极端子相连接，稳 定电阻I53与限压二极管155并联连接。状态检测晶体管151的源极端子与接地电路GND相连接，漏极端子与判定存储电路160A的状态检测信号Mn的输入端子相连接，并通过上拉 电阻154与恒压电源电路120的输出端子相连接。此外，该状态检测信号Mn在控制输出信号Dr的信号电压电平为“高(H)，，(逻辑 “1”)时，若功率晶体管130已正常闭路，则状态检测晶体管151开路，从而信号电压电平为 “H”(逻辑“1”)。另外，在控制输出信号Dr的信号电压电平为“低(L)”(逻辑“0”)时，若 功率晶体管130已正常开路，则通过电负载103和驱动电阻152对状态检测晶体管151进 行闭路驱动使其成为闭路状态，状态检测信号Mn的信号电压电平变成“L” (逻辑“0”)。但 是，驱动电阻152的电阻值与电负载103的电阻值相比，为极大的值，电负载103并不因状 态检测晶体管151的闭路驱动电流而实际起作用。后文在图2中讲述的断路检测电路180在电负载103内部断路或正侧布线104b或 负侧布线l(Mc等外部布线发生断路时，产生信号电压电平为“H”的断路检测信号0P。下面， 说明被提供控制电源电压Vcc后进行动作的判定存储电路160A。正常闭路判定元件161a 是被输入控制输出信号Dr、状态检测信号Mn、及断路检测信号OP的逻辑反相信号的逻辑积 元件，滤波器电路161b是包括了未示出的电阻和电容器的低通滤波器，正常闭路存储元件 161c是跟随置位输入和复位输入的触发器电路，控制输出信号Dr为闭路指令(逻辑电平 “H”)，若状态检测信号Mn检测出闭路状态(逻辑电平“H”)，断路检测信号OP为非断路状 态(逻辑电平“L” )，则逻辑积元件161a的输出电压电平为“H”，通过滤波器电路161b使 正常闭路存储元件161c置位，将正常闭路存储信号Ml提供给微处理器110A。滤波器电路 161b用于去除由各电路的响应延迟造成的瞬间误动作信号，利用后文讲述的复位指令信号 RST进行电容器放电。正常开路判定元件16 是被输入控制输出信号Dr的逻辑反相输入、状态检测信 号Mn的逻辑反相输入、及断路检测信号OP的逻辑反相信号的逻辑积元件，滤波器电路162b 是包括了未示出的电阻和电容器的低通滤波器，正常开路存储元件162c是跟随置位输入 和复位输入的触发器电路，控制输出信号Dr为开路指令(逻辑电平“L”)，若状态检测信号 Mn检测出开路状态(逻辑电平“L”)，断路检测信号OP为非断路状态(逻辑电平“L”)，则 逻辑积元件16 的输出电压电平为“H”，通过滤波器电路16 使正常开路存储元件162c 置位，将正常开路存储信号M2提供给微处理器110A。滤波器电路162b用于去除由各电路 的响应延迟造成的瞬间误动作信号，利用后文讲述的复位指令信号RST进行电容器放电。作为判定存储电路160A的一部分的指令履历存储电路170包括滤波器电路 17!3b、174b、导通指令存储元件173c、反相逻辑元件174a、及断开指令存储元件17如。滤波 器电路173b、174b是包括了未示出的电阻和电容器的低通滤波器，根据后文讲述的复位指 令信号RST进行电容器放电。导通指令存储元件173c是跟随置位输入和复位输入的触发 器电路，控制输出信号Dr通过滤波器电路17 作为置位输入而被施加，从而产生导通指令 存储信号M3，输入到微处理器110A。断开指令存储元件17 是跟随置位输入和复位输入的 触发器电路，反相逻辑元件17 的控制输出信号Dr的反相逻辑信号通过滤波器电路174b 作为置位输入而被施加，从而产生断开指令存储信号M4，输入到微处理器110A。此外，滤波 器电路17!3b、174b防止因瞬间噪声脉冲导致导通指令存储电路173c或断开指令存储电路 174c误动作而进行存储。微处理器1IOA读取正常闭路存储信号Ml、正常开路存储信号M2、导通指令存储信号M3、断开指令存储信号M4，来决定后文在图5中讲述的第一、第二正常存储器R11、R21和 第一、第二异常存储器R12、R22的存储状态，并产生复位指令信号RST，使正常闭路存储元 件161c、正常开路存储元件162c、导通指令存储元件173c、断开指令存储元件17 复位。 此外，若断路检测电路180检测出断路异常，断路检测信号OP的逻辑电平为“H”时，使正常 闭路存储元件161c、正常开路存储元件162c复位，并作用于正常闭路判定元件161a和正常 开路判定元件162a，不将正常闭路存储元件161c、正常开路存储元件162c置位。接着，说明作为图1所示断路检测电路180的详图的图2。图2中，断路检测电 路180包括分压电阻181、182和183、范围比较电路187、及滤波器电路188。分压电阻 181、182、183相互串联连接，由控制电源电压Vcc供电，产生第一电压Vl和第二电压V2 (VI < V2)。另外，将功率晶体管130的通断端子电压Tr作为监视电压VO输入到断路检测电路 180。向范围比较电路187中的第二比较电路184的非反相输入端子施加第二电压V2， 并向反相输入端子施加监视电压V0，如果V2 > V0，则产生信号电压电平为“H”的比较判定 输出。向范围比较电路187中的第一比较电路185的非反相输入端子施加监视电压V0，并 向反相输入端子施加第一电压Vl，如果VO > Vl，则产生信号电压电平为“H”的比较判定输 出。向逻辑积元件186输入第一、第二比较电路185、184的比较判定输出，在各比较判定输 出均为逻辑电平“H”时，产生成为逻辑电平“H”的输出电压，通过滤波器电路188产生断路 检测信号OP。滤波器电路188包括电容器188b的充电电阻188a、及在提供复位指令信号RST 时用于使电容器188b的充电电荷快速放电的放电晶体管188c。对于在栅极端子与源极端 子之间连接有稳定电阻188f的放电晶体管188c，将其通过放电电阻188d与电容器188b 并联连接，在复位指令信号RST的逻辑电平变成“H”时，通过驱动电阻188e对上述晶体管 188c进行导通驱动。此处，利用式(1)、式(2)算出将分压电阻181、182、183的电阻值分别取为R181、 R182、R183时的第一、第二电压VI、V2。Vl = VccXR183/(R181+R182+R183)(1)V2 = VccX (R182+R183)/(R181+R182+R183) (2)另一方面，在将上拉电阻133和下拉电阻152的电阻值分别取为R133和R152、反 向电流阻止二极管134的正向电压降取为Vd、状态检测晶体管151的栅极与源极间电压 156的值取为Vgs的情况下，在功率晶体管130处在开路状态，且为负载布线断路230a或负 载内部断路230b时，用式(3)表示监视电压VO的值。W = Vgs+R152 X (Vcc-Vd-Vgs) / (R133+R152) (3)决定各电路常数，使从式(1)、式O)、式(3)算出的第一、第二电压VI、V2和监视 电压VO成为V2 > VO > Vl的关系。另一方面，在功率晶体管130正常闭路时，监视电压VO 成为值小于第一电压Vl的正常闭路电压Von。另外，若未发生断路异常时功率晶体管130正 常开路，则监视电压VO成为超过第二电压V2的正常开路电压Voff，该正常开路电压VofT 成为大致等于驱动电源101的电源电压Vb的值。因而，在未发生断路异常时或即使发生断路异常功率晶体管130也正常闭路时， 断路检测信号OP的信号电压电平为“L”，在发生断路异常，功率晶体管130正常开路时，断路检测信号OP的信号电压电平为“H”，从而识别并检测出断路异常。此外，反向电流阻止 二极管134用于在发生断路异常、功率晶体管130正常开路时，阻止要从电负载103通过上 拉电阻133流入恒压电源电路120的输出电路的电流。负载内外断路230为负载布线断路 230a和负载内部断路230b的统称，不能确定是哪一种断路。另外，负载内外短路等210包 含由正侧布线104b与负侧布线l(Mc之间的串碰造成的负载间布线短路210a、负载内部 短路210b、开关元件熔断210c，任一情况下均为形成功率晶体管130不能正常闭路的状态 的异常，不能区分哪种短路异常或开关元件熔断。此外，在过热断开电路140b或后文在图8中讲述的过电流断开电路140c工作的 情况下，其现象也与开关元件熔断210c相同，开关元件熔断210c包含强制断开开关元件的 状态。而且，元件内外短路220包含负侧布线l(Mc与接地电路GND串碰的元件间布线短 路220a、及功率晶体管130的元件内部短路220b，任一情况下均为功率晶体管130无法成 为正常开路的异常，不能确定是哪种短路异常。另外，在图2所示的位置同时发生负载间布 线短路210a和负载布线断路230a的情况下，检测为负载内外断路230，在同时发生负载间 布线短路210a和负载内部断路230b的情况下，检测为负载内外短路等210。若同时发生负 载间布线短路210a和元件间布线短路220a，则成为驱动电源101的正负端子被短路，未示 出的熔丝熔断，停止对驱动控制装置100A的供电。若同时发生负载间布线短路210a和元 件内部短路220b，则成为驱动电源101的正负端子被短路，但通常在发生熔丝熔断之前功 率晶体管130的内部就熔断，发生开关元件熔断210c的异常。接着，说明作为图1所示的判定存储电路160的判定存储内容的一览表的图3(A) 和图3(B)。图3 (A)是说明状态检测和判定存储的，示出与控制输出信号Dr和状态检测信 号Mn的逻辑电平组合对应的正常闭路存储信号Ml和正常开路存储信号M2的逻辑电平和 发生异常的分类，该表的第1段(Al)至第4段(A4)中，断路检测信号OP和复位指令信号 RST均为逻辑电平“L”，形成非断路检测、复位指令信号解除的状态。表的第1段(Al)中，正常闭路存储信号Ml在控制输出信号Dr为闭路指令信号 (逻辑电平“H”)时，若开关元件130的两端电压Tr为规定的闭路电压Von以下，则状态检 测晶体管151开路，从而状态检测信号Mn成为逻辑电平“H”，其结果是，正常闭路存储信号 Ml的逻辑电平变成“H”，进行看作该开关元件130正常进行闭路动作的暂正常判定，但这是 也许发生了开关元件130的内部短路或元件间布线短路的异常的状态，即发生了元件内外 短路220的异常的状态。表的第2段(A2)中，正常闭路存储信号Ml还在控制输出信号Dr为闭路指令信号 (逻辑电平“H”)时，若开关元件130的两端电压Tr超过规定的闭路电压Von，则状态检测 晶体管151闭路，从而状态检测信号Mn变成逻辑电平“L”，其结果是，正常闭路存储信号Ml 的逻辑电平变成“L”，判定为闭路异常，该闭路异常判定是对意味着上述电负载103的内部 短路、外部布线的负载间短路、及开关元件130不能闭路的熔断状态的负载内外短路等210 的异常进行的判定。表的第3段(A3)中，正常开路存储信号M2在控制输出信号Dr为开路指令信号 (逻辑电平“L”)时，若开关元件130的两端电压Tr为规定的开路电压Voff以上，则状态 检测晶体管151闭路，从而状态检测信号Mn变成逻辑电平“L”，其结果是，正常开路存储信 号M2的逻辑电平变成“H”，进行看作该开关元件130正常进行开路动作的暂正常判定，但这是也许发生了负载内外短路等210的异常的状态。表的第4段(A4)中，正常开路存储信号M2还在控制输出信号Dr为开路指令信号 (逻辑电平“L”)时，若开关元件130的两端电压Tr小于规定的开路电压Voff，则状态检测 晶体管151开路，从而状态检测信号Mn变成逻辑电平“H”，其结果是，正常开路存储信号M2 的逻辑电平变成“L”，判定为开路异常，该开路异常判定是作为发生元件内外短路220的异 常而进行的判定。表的第5段(A5)中，控制输出信号Dr为开路指令信号(逻辑电平“L”)时，若断 路输出信号OP变成逻辑电平“H”，则正常闭路存储信号Ml和正常开路存储信号M2均为逻 辑电平“L”，判定为发生负载内外断路220。但是，在解除复位指令信号RST前，正常闭路存 储信号Ml和正常开路存储信号M2均为逻辑电平“L”，与控制输出信号Dr、状态检测信号Mn 的逻辑电平无关，因此意味着在产生复位指令信号的期间不进行异常判定。图3(B)是说明指令履历和判定存储的图，形成示出解除复位指令信号RST后的状 态下的正常闭路存储信号Ml、正常开路存储信号M2、导通指令存储信号M3、及断开指令存 储信号M4的逻辑电平组合和综合判定结果的一览表。此外，在不产生正常闭路存储信号Ml 的情况下，如果不产生导通指令存储信号M3，就不能说是闭路异常，在不产生正常开路存储 信号M2的情况下，如果不产生断开指令存储信号M4，就不能说是开路异常，因此在进行综 合判定时，需要考虑导通指令存储信号M3和断开指令存储信号M4的逻辑电平来进行判定。图3(B)的表下的标号Bl表示表中的暂正常判定部分，若满足逻辑式(M1XM3)= (H)，则为闭路暂正常，若满足逻辑式(M2XM4) = (H)，则为开路暂正常。表中的标号B2表 示闭路及开路的正常判定部分，若满足逻辑式(M1XM2XM3XM4) = (H)，并且闭路暂正常 和开路暂正常这两者都成立，则为闭路正常、开路正常。表中的标号B3表示异常判定部分， 若满足逻辑式(匪1XM3) = (H)，则为闭路异常，而满足逻辑式(匪2XM4) = (H)，则为开路 异常。其中，匪1是Ml的反相逻辑，匪2是M2的反相逻辑。表中的标号B4表示判定未确定部分，若满足逻辑式(匪2XNM4) = (H)，则为开路 判定未确定，若满足(匪IX匪3) = (H)，则为闭路判定未确定。但是，若满足(匪3XNM4) =(H)，则为后文讲述的逻辑异常，其中匪3是M3的反相逻辑，NM4是M4的反相逻辑。表 中的标号B5表示负载内外断路的判定部分，若满足逻辑式(匪IX匪2)X(M3XM4) = (H)， 则为负载内外断路。但是，若满足(匪3XNM4) = (H)，为后文讲述的逻辑异常，若满足逻辑 式(匪IX匪2) X (M3XNM4+NM3XM4) = (H)，则为断路异常或闭路异常或开路异常的复合 异常状态。表中的标号B6表示逻辑异常的判定部分，若满足逻辑式N(M3+M4) = (H)或逻辑 式(M1X^3) = (H)或逻辑式(M2XNM4) = (H)，为噪声误动作或电负载、负载布线、开关元 件以外的控制电路部的逻辑异常，其中N(M3+M4)是(M3+M4)的反相逻辑。此外，除正在发 复位指令外，导通指令存储信号M3和断开指令存储信号M4的至少一方为逻辑电平“H”，逻 辑上不可能双方都为逻辑电平“L”。另外，逻辑上也不可能不产生导通指令就开动正常闭路 存储，或不产生断开指令就开动正常开路存储。(2)作用和动作的详细说明接着，根据图4、图5所示的流程图说明采用图1所示结构的本发明实施方式1的 装置的作用和动作。首先，图1、图2中，若使未示出的电源开关闭路，则电源继电器102的输出接点闭路，对驱动控制装置100A供电，微处理器IlOA开始进行动作。微处理器IlOA 根据未示出的多个输入信号的动作状态和存放在程序存储器112A中的控制程序的内容， 对未示出的多个电负载进行驱动控制。利用跟随微处理器IlOA产生的控制输出信号Dr控 制通断的、作为功率晶体管的开关元件130，对作为多个电负载的一部分的电负载103控制 通电。微处理器IlOA与状态检测电路150、断路检测电路180、及判定存储电路160A协 同工作，检查是否包含负载间布线短路210a或负载内部短路210b或开关元件熔断210c的 负载内外短路等210、或者是否包含元件间布线短路220a或元件内部短路220b的元件内外 短路220、或者是否包含负载布线断路230a或负载内部断路230b的负载内外断路230等异 常，写入RAMlll进行存储。若使电源开关开路，则电源继电器102使闭路状态持续规定的延 迟时间，在该延迟供电期间中将存储在RAMlll的异常发生信息传送到非易失性的数据存 储器113进行保存。此外，在将驱动电源101的电源电压取为Vb，将电负载103的负载电阻 取为RL时，功率晶体管130闭路时在电负载103中流通的负载电流IL变成IL —Vb / RL, 该负载电流IL的值为与功率晶体管130的额定电流相对应的基准电流Ir以下的值。因而，电流检测电阻131的两端电压的值为第1两端电压El = RrXIr/n以下，可 以确保导通控制晶体管14 完全断开、功率晶体管130完全导通的状态。在控制输出信号 Dr的逻辑电平变成“L”时，功率晶体管130的栅极电压为零，功率晶体管130的漏极端子 与源极端子之间开路。在功率晶体管130开路时，通过电负载103和驱动电阻152，状态检 测晶体管151导通。此外，将驱动电阻152的电阻值R152设计成与电负载103的负载电阻 RL相比具有R152 >> RL的关系，因而微小的驱动电路无法使电负载103进行动作。接着，说明作为用于说明图1所示装置的动作的流程图的图4和作为用于详细说 明图4中的一部分动作的流程图的图5。图4中，过程400是构成监视控制单元的微处理器 IlOA的异常判定动作开始的步骤，后续的过程401a是首次执行该过程401a时进行“是”的 判定并转移到过程401b、在第2次及其后执行时进行“否”的判定并转移到过程40 的判 定步骤。过程401b是使写入到后文讲述的过程块500中的第一、第二正常存储器R11、R21 和第一、第二异常存储器R12、R22、移位寄存器520复位并转移到过程40 的步骤。过程40 是判定步骤，对是否是对未示出的输出锁存存储器写入控制输出信号 Dr的时期进行判定，定期进行“是”的判定并转移到过程402b，并且定期进行“否”的判定 并转移到过程403。成为指令输出产生单元的过程402b是产生控制输出信号Dr、对开关元 件130产生通断指令输出、转移到过程408a的步骤。过程403是判定步骤，对是否是从判定存储电路160A读出正常闭路存储信号Ml、 正常开路存储信号M2、导通指令存储信号M3、及断开指令存储信号M4的时期进行判定，定 期进行“是”的判定并转移到过程404a，定期进行“否”的判定并转移到过程408a。此外，后 文讲述的过程408a在电源开关闭路时，进行“否”的判定并转移到动作结束过程409a，在动 作结束过程409a中执行其它控制程序，并再次转移到动作开始过程400。其后的控制流程 一边对过程400、过程40加、过程403、过程408a、过程409a、过程400进行循环，一边在过程 402a定期进行“是”的判定时执行过程402b，在过程403定期进行“是”的判定时执行过程 40 至过程407b。在成为判定信息读取单元的过程40 中，从判定存储电路160A中读出正常闭路存储信号Ml、正常开路存储信号M2、导通指令存储信号M3、及断开指令存储信号M4，并转 移到过程404b，过程404b中，对判定存储电路160A产生存储信息的复位指令RST，并转移 到过程块500。此外，在过程40 中，在存储信号Ml M4的信号电压电平为“H”时，向与 RAMlll对应的规定地址写入逻辑数值“1”，在信号电压电平为“L”时，写入逻辑数值“0”， 但是也可以相反的逻辑数值。过程块500如图5中讲述的那样，根据从过程40 中读出的 信号Ml M4的逻辑状态，来控制第一、第二正常存储器Rll、R21和第一、第二异常存储器 R12、R22，将综合判定结果写入RAMlll内部的移位寄存器520。在后续的过程405中，使第 一、第二正常存储器Rll、R21和第一、第二异常存储器R12、R22复位后转移到过程406a。成为再确认处理单元的过程406a是判定步骤，在过程块500中对写入移位寄存 器520的首次的综合判定结果中是否包含异常判定进行判定，在包含异常判定的情况下， 进行“是”的判定并转移到过程408a，在下次的控制循环中进行确认动作，在不包含异常判 定的情况下或在虽然包含异常判定却为确认动作后的情况下进行“否”的判定并转移到过 程406b。过程406b是判定步骤，在过程406a的判定作为确认动作的结果具有异常时，进行 “是”的判定并转移到过程407a，若过程406a是首次判定和第二次判定中无异常的判定，则 进行“否”的判定并转移到过程407b。此外，过程406a和过程406b的确认判定也可进行三 次确认动作，利用多数决定法决定时候有异常。成为异常处理单元的过程407a是以下步骤S卩，在异常因素为负载内外短路等 210的情况下，使控制输出信号Dr为开路指令，另外用例如报警显示器105通知异常发生状 态，按不同因素确定并存储异常的发生，并转移到过程408a。过程407a是以下步骤S卩，存 储正常判定或者控制输出信号Dr为闭路指令、开路指令中的一种且不能确定是否有异常 的状态，并转移到过程408a。过程408a是判定步骤，在电源开关闭路时，进行“否”的判定并转移到动作结束过 程409a，重复流程来转移到动作开始过程400，并且在电源开关开路时，进行“是”的判定并 转移到过程408b。在成为异常处理单元的过程408b中，将由过程407a按不同因素确定并存 储的异常发生信息存放到非易失性的数据存储器113，之后，转移到过程409b，在过程409b 中，使电源继电器102释放。此外，存放在数据存储器113中的数据为不同因素的异常发生 次数，在进行过程408b的传送时，读出到上次为止的累积次数，对其加上1进行更新，并写 入更新后的数据。在构成智能电源开关190A的功率晶体管130、状态检测电路150、及判定存储电路 160A中，开关元件130跟随控制输出信号Dr的逻辑电平进行通断控制动作，控制对电负载 103的供电状态。通过状态检测电路150和断路检测电路180，将跟随开关元件130的通断 动作状态的状态检测信号Mn和跟随负载内外断路状态的断路检测信号OP提供给判定存储 电路160A。判定存储电路160A跟随控制输出信号Dr、状态检测信号Mn、及断路检测信号 0P，产生成为判定存储信号的正常闭路存储信号Ml、正常开路存储信号M2、导通指令存储 信号M3、及断开指令存储信号M4，输入到微处理器110A。对于判定存储电路160A的存储状 态，在接通电源时利用电源接通检测电路121进行复位，并利用来自微处理器IlOA的复位 指令信号RST进行复位，成为逻辑电平“L”。在示出图4中的过程块500的详细情况的图5中，过程501是子程序程序的开始过 程，后续的过程50 是判定步骤，对过程40 中读出的导通指令存储信号M3和断开指令存储信号M4是否均为逻辑电平“L”进行判定，如果均为逻辑电平“L”，则进行“是”的判定 并转移到过程502b，某一方或双方为“H”，则进行进行“否”的判定并转移到过程502c。此 外，过程50 进行“是”的判定的动作即使对判定存储电路160A的复位指令信号RST为逻 辑电平“H”或解除复位指令信号RST且为逻辑电平“L”，也在滤波器电路17北、174b的规定 的延迟响应时间中进行“是”的判定，不进行正常闭路指令信号Ml或正常开路指令信号M2 的判定。实际上，作为判定信号Ml M4的读出定时，应避免紧接在控制输出信号Dr变化 后，而尽量在Dr的改写定时的中间时期进行读出，则通常过程50 的判定为“否”，立即转 移到过程503。过程502b在进行了过程50 的“是”的判定后规定的时间内，进行“否”的判定， 并通过过程509返回图4的过程405，从图4的动作结束过程409a经动作开始过程400，再 次到达图5的过程502a、过程502b，在重复该循环动作中，即使解除复位指令信号RST，但在 经过了规定时间后过程50 的判定也不为“否”，在过程502b中进行作为超时的“是”的判 定，并转移到过程526。过程502c是判定步骤，在导通指令存储信号M3未存储有导通指令而正常闭路存 储信号Ml存储有正常闭路信息或者断开指令存储信号M4未存储有断开指令而正常开路 存储信号M2存储有正常开路信息时，判定为逻辑异常，即成为“是”的判定，并转移到过程 526，并且若不是逻辑异常，则进行“否”的判定并转移到过程503。过程503是判定步骤，对导通指令存储信号M3是否存储有逻辑值“1” (即存储有 导通指令)进行判定，如果具有存储信息，则进行“是”的判定并转移到过程504，若无存储 信息，则进行“否”的判定并转移到过程506。过程504是判定步骤，对正常闭路指令信号Ml 是否存储有逻辑值“1”(即存储有正常闭路信息)进行判定，若具有存储信息，则进行“是” 的判定并转移到过程50 ，若无存储信息，则进行“否”的判定并转移到过程50恥。在过程50 中对第一正常存储器Rll写入逻辑数值“1”，在过程50 中对第一异 常存储器R12写入逻辑数值“1”，之后转移到过程506。过程506是判定步骤，对断开指令 存储信号M4是否存储有逻辑值“1”(即存储有断开指令)进行判定，若具有存储信息，则进 行“是”的判定并转移到过程507，若无存储信息，则进行“否”的判定并转移到过程511。过程507是判定步骤，对正常开路存储信号M2是否存储有逻辑数值“1” (即存储 有正常开路信息)进行判定，若具有存储信息，进行“是”的判定并转移到过程508a，若无存 储信息，则进行“否”的判定并转移到过程508b。在过程508a中对第二正常存储器R21写 入逻辑数值“ 1 ”，在过程508b中对第二异常存储器R22写入逻辑数值“ 1 ”，之后转移到过程 511。在过程511中，在第一、第二正常存储器R11、R22均为逻辑数值“1”、第二、第二异 常存储器R12、R22均为逻辑数值“0”时，进行正常判定(即“是”的判定)并转移到过程 521，若不是正常判定则进行“否”的判定并转移到过程512。在过程512中，在第一、第二异 常存储器R12、R22均为逻辑数值“1”时，进行负载内外断路异常(S卩“是”)的判定并转移 到过程522，若不是异常判定，则进行“否”的判定并转移到过程513。在过程513中，在第 一异常存储器R12为逻辑数值“1”、第二正常存储器R21为逻辑数值“1”时，进行负载内外 短路等异常(即“是”)的判定并转移到过程523，若不是异常判定，则进行“否”的判定并 转移到过程514。在过程514中，在第一正常存储器Rll为逻辑数值“ 1”、第二异常存储器R22为逻辑数值“1”时，进行元件内外短路等异常(即“是”)的判定并转移到过程524，若 不是异常判定，则进行“否”的判定并转移到过程525。方框520示出了具有前级部和后级部的6个移位寄存器，过程521是对正常判定 寄存器的前级部写入逻辑数值“1”作为正常判定信息的步骤，过程522是对断路异常判定 寄存器的前级部写入逻辑数值“1”作为断路异常判定信息(即负载内外断路230)的步骤。 过程523是对闭路异常判定寄存器的前级部写入逻辑数值“1”作为闭路异常判定信息(即 负载内外短路等210)的步骤，过程5M是对开路异常判定寄存器的前级部写入逻辑数值 “1”作为开路异常判定信息(即元件内外短路220)的步骤。过程525是对未确定判定寄 存器的前级部写入逻辑数值“1”作为未确定判定信息的步骤，过程5 是对逻辑异常判定 寄存器的前级部写入逻辑数值“1”作为逻辑异常判定信息的步骤。此外，若在过程521 526中的任一个过程中写入逻辑数值“1”，则在其他过程中写入逻辑数值“0”，在再次在过 程521 526中的任一个过程中写入逻辑数值“1”时，将之前已写入的信息同时移位到后 级部，之后，转移到过程509，接着转移到图4的过程405。在图4的过程406a、406b中，对 移位寄存器520的前级部和后级部的逻辑数值进行对比，对是否再次发生异常进行判定。在以上的说明中，以逻辑数值“1”对应于信号电压逻辑电平“H”、逻辑数值“0”对 应于信号电压逻辑电平“L”的方式进行了说明，但也可使逻辑数值“ 1，，对应于信号电压逻 辑电平“L”，逻辑数值“0”对应于信号电压逻辑电平“H”。例如，存储信号Ml M4可以使 用正常闭路存储元件161c、正常开路存储元件162c、导通指令存储元件173c、及断开指令 存储元件17 的置位输出信号，但也可以将复位输出信号输入到微处理器110A。另外，开 关元件130使用与微处理器IlOA的下游侧相连接的、作为N-MOS场效应晶体管的功率晶体 管，但也可以使用与电负载103的上游侧相连接的PNP结型晶体管。此情况下，在上游侧的 开关元件130闭路时，开关元件130的输出端的电压电平为“H”电平，但通过将由开关元件 130驱动的状态检测晶体管与下游侧相连接，状态检测信号的逻辑电平变换成“L”。另外，过电流抑制电路140a在开关元件130的闭路动作中、发生电负载103的短 路异常时进行恒流控制，使开关元件130的通电电流为规定的阈值，其结果是，开关元件 130的两端电压Tr成为规定的电压以上，状态检测晶体管151闭路。然而，也可进行断续动 作即，在开关元件130的通电电流超过规定的阈值时，断开开关元件130，其结果是，在开 关元件130的通电电流成为规定的阈值以下时，开关元件130闭路，在这种情况下，在发生 电负载103的短路状态时，开关元件130持续进行断续动作，状态检测晶体管151也随着进 行断续动作，但开关元件130闭路的期间比开路的期间要短，其结果是，滤波器电路161b的 输出不为逻辑电平“H”。另外，如后文在图8中所说明那样，在因电负载103的短路异常而 引起开关元件103中流通了过大电流时，也可完全断开开关元件130。在任一情况下，滤波器电路161b、16 都用于防止正常闭路存储元件161c或正常 开路存储元件162c因伴随着控制元件的动作延迟的短时间的错误信号或噪声脉冲而被置 位。因而，在紧接着控制输出信号Dr从开路指令变化到闭路指令或从闭路指令变化到开路 指令之后，隔开滤波器电路161b、162b的响应延迟时间，正常闭路存储信号Ml或正常开路 存储信号M2有效。滤波器电路173b、174b具有比滤波器电路161b、162b要大的滤波器常 数，在使判定存储电路160A复位后到导通指令存储信号M3和断开指令存储信号M4的一方 成为逻辑电平“H”之前，不利用图5的过程50 进行正常闭路存储信号或正常开路存储信号M2的判定。(3)实施方式1的要点和特征如以上说明中阐明的那样，本发明实施方式1的电负载的驱动控制装置是是电负 载的驱动控制装置100A，包括开关元件130，该开关元件130与由驱动电源101供电的电 负载103串联连接；以及监视控制单元110A，该监视控制单元IlOA对上述开关元件130进 行通断控制，并对上述电负载103的供电电路是否有异常状态进行监视，上述监视控制单 元IlOA产生成为对于上述开关元件130的闭路指令或开路指令的控制输出信号Dr，提供 给上述开关元件130及判定存储电路160A，上述开关元件130产生对应于该开关元件130 的通断状态的状态检测信号Mn，提供给上述判定存储电路160A，上述判定存储电路160A在 上述控制输出信号Dr为闭路指令时，对上述开关元件130是否正常闭路进行检测，加以存 储，产生闭路判定存储信号M1，并且在上述控制输出信号Dr为开路指令时，对上述开关元 件130是否正常开路进行检测，加以存储，产生开路判定存储信号M2，而且随着上述监视控 制单元IlOA读完判定存储信号，利用上述监视控制单元IlOA的指令定期地强制进行复位， 上述监视控制单元IlOA还在使上述判定存储电路160A复位前，定期地读取并存储成为判 定存储信号的上述闭路判定存储信号Ml和上述开路判定存储信号M2，根据有关过去存储 的判定存储信号的信号电压电平的逻辑组合，对是否有异常状态进行判定。另外，上述监视控制单元IlOA定期地读出上述闭路判定存储信号Ml和上述开路 判定存储信号M2的判定信号的读出时期处于上述监视控制单元IlOA产生成为对上述开关 元件130的闭路指令或开路指令的控制输出信号Dr的指令提供时期的前后，从伴随着读完 上次判定存储信号的上述判定存储电路160A的存储信息复位处理至因读出下次判定存储 信号而引起上述监视控制单元IlOA完成读取存储的期间为上述判定存储电路160A的判定 时间段，在上述判定时间段内，在上述控制输出信号Dr从开路指令变化到闭路指令时，或 从闭路指令变化到开路指令时，上述下次读出的判定存储信号包含上述闭路判定存储信号 Ml和开路判定存储信号M2这两者，在上述判定时间段内，在上述控制输出信号Dr为闭路 指令或开路指令中的任一方持续时，上述下次读出的判定存储信号为上述闭路判定存储信 号Ml或开路判定存储信号M2中的任一方有效。由此，监视控制单元读出判定存储信号的 时期为控制输出信号产生时期前后的时期。因而，具有以下特征在控制输出信号变化后读 出的判定存储信号中可靠地包含有闭路判定存储信号和开路判定存储信号这两者，能在监 视控制单元完成读出的时刻综合地判定是否有异常。另外，上述监视控制单元IlOA定期地对上述判定存储电路160A产生的上述判定 存储信号进行读取、存储，并对是否有异常进行判定，并且在基于本次的读取、存储的异常 判定结果是异常时，对基于下次的读取、存储的异常判定结果是否再次为异常进行再确认 处理，在多次异常判定结果判定为异常时，进行异常处理，上述异常处理至少在上述异常判 定结果为上述电负载103的短路异常时，停止上述控制输出信号Dr，对上述开关元件130 提供开路指令。由此，监视控制单元IlOA对异常判定结果进行确认处理，之后，执行异常处 理。因而，具有以下特征与作为功率晶体管的开关元件串联连接并配置在其附近的判定存 储电路产生噪声误动作的情况下，能够利用再确认处理而不进行错误的异常处理。另外，上述判定存储电路160A产生正常闭路存储信号Ml作为上述闭路判定存储 信号，并产生正常开路存储信号M2作为上述开路判定存储信号，还具有指令履历存储电路170，向该指令履历存储电路170输入对于上述开关元件130的控制输出信号Dr，上述指令 履历存储电路170对上述控制输出信号Dr形成与闭路指令对应的逻辑电平的信息进行存 储，产生成为逻辑“1”的导通指令存储信号M3，并对上述控制输出信号Dr形成与开路指 令对应的逻辑电平的信息进行存储，产生成为逻辑“1”的断开指令存储信号M4，并且连同 上述判定存储电路一起，随着上述监视控制单元IlOA读完判定存储信号，利用上述监视控 制单元的指令定期地强制使存储信息复位，上述监视控制单元IlOA包括第一正常存储器 Rll及第以异常存储器R12，上述第一正常存储器Rll在读出时刻的上述导通指令存储信 号M3的逻辑为“1”时，对上述闭路判定存储信号Ml的内容为正常或无异常的判定进行暂 判定存储，上述第一异常存储器R12对非正常或异常判定进行存储；以及，第二正常存储器 R21及第二异常存储器R22，上述第二正常存储器R21在读出时刻的上述断开指令存储信号 M4为逻辑“1”时，对上述开路判定存储信号M2的内容为正常判定或无异常的判定进行暂 判定存储，上述第二异常存储器R22对非正常或异常判定进行存储，在上述第一、第二正常 存储器R11、R21都有存储正常暂判定且第一、第二异常存储器R21、R22都未存储有异常判 定时进行正常判定，在第一、第二异常存储器R21、R22的至少一方存储有异常判定时进行 闭路异常或开路异常的异常判定，在上述第一正常存储器Rll未进行正常存储且第一异常 存储器R12未进行异常存储时，或在上述第二正常存储器R21未进行正常存储且第二异常 存储器R22未进行异常存储时，进行未确定判定，上述第一、第二正常存储器Rll、R21和第 一、第二异常存储器R21、R22按不同因素存储上述正常暂判定、正常判定、异常判定或未确 定判定的结果，之后，定期地复位。由此，判定存储电路具有涉及控制输出信号的指令履历存储电路，监视控制单元 在导通指令和断开指令都产生后，进行综合正常判定，即使在仅产生导通指令或断开指令 中的一个时，异常判定也有效，如果不发生异常，则保留正常判定。因而，具有以下特征在 例如断开指令持续较长时间，之后，产生导通指令的情况下，保留综合正常判定，直到产生 导通指令为止，但若在产生断开指令时发生开路异常，则能快速进行异常判定，若在产生导 通指令时发生闭路异常，则能快速进行异常判定。另外，其特征在于，控制输出信号为脉宽 调制信号，按在读出上次的判定信号至读出本次的期间中、控制输出信号必定以一次以上 地从闭路指令或开路指令变化到开路指令或闭路指令的周期进行通断动作的情况下，能在 每次读完的时刻使第一、第二正常存储器和第一、第二异常存储器复位，从而重复更新正常 判定或异常判定动作。尤其具有监视控制电路部能确认开关元件是否接收了控制输出信号 的特征。此外，上述监视控制单元IlOA在解除对于上述指令履历存储电路170的复位信号 的状态下，在上述导通指令存储信号M3和断开指令存储信号M4均为逻辑“0”时，或在上述 导通指令存储信号M3为“0”且因不进行导通存储而上述闭路判定存储信号Ml为逻辑“1” 时，或在上述断开指令存储信号M4为逻辑“0”且因不进行断开存储而上述开路判定存储信 M2号为逻辑“1”时，进行逻辑异常的暂判定，进行再确认处理，再进行逻辑异常判定，上述 逻辑异常判定对上述监视控制单元IlOA至上述开关元件130的信号传递系统、上述判定存 储电路160A、及上述指令履历存储电路170是异常还是噪声误动作进行判定。由此，判定 存储电路具有与控制输出信号相关的指令履历存储短路，监视控制单元在导通指令存储信 号、断开指令存储信号、闭路判定存储信号、及开路判定存储信号之间存在逻辑矛盾时，进行逻辑异常判定。因而，具有以下特征与作为功率晶体管的开关元件串联连接并配置在其 附近的判定存储电路产生噪声误动作的情况下，能利用再确认处理而不进行错误的异常处理。另外，对于上述正常闭路存储信号M1，在上述控制输出信号Dr为闭路指令信号 时、若上述开关元件130的两端电压Tr为规定的闭路电压Von以下，则为逻辑“ 1 ”，进行看 作该开关元件130正常进行闭路动作的暂正常判定，但这也许是发生了上述开关元件的内 部短路或元件间布线短路的异常的状态，即发生了元件内外短路220异常的状态，对于上 述正常闭路存储信号M1，在上述控制输出信号Dr为闭路指令信号时、若上述开关元件130 的两端电压Tr超过规定的闭路电压Von，则为逻辑“0”，判定为意味着上述电负载103内 部短路、外部布线造成的负载间短路、及开关元件130不能闭路的熔断状态的负载内外短 路等210的异常，对于上述正常开路存储信号M2，在上述控制输出信号Dr为开路指令信号 时、若上述开关元件130的两端电压Tr为规定的开路电压Voff以下，则为逻辑“ 1 ”，进行看 作该开关元件130正常进行开路动作的暂正常判定，但这也许是发生上述负载内外短路等 210的异常的状态，对于上述正常开路存储信号M2，在上述控制输出信号Dr为开路指令信 号时，若上述开关元件130的两端电压Tr小于规定的开路电压Voff，则为逻辑“0”，判定为 产生上述元件内外短路220的异常。另外，上述监视控制单元IlOA在上述正常闭路存储信号Ml和上述正常开路存储 信号M2均为暂正常判定的逻辑“1”时，则判定为电负载103、开关元件130、及外部布线全 部正常，若上述正常闭路存储信号Ml为暂正常判定的逻辑“ 1 ”且上述正常开路存储信号M2 为非正常判定的逻辑“0”，则判定为发生了由上述元件内外短路220造成的异常，若上述正 常闭路存储信号Ml为非正常判定的逻辑“0”且上述正常开路存储信号M2为暂正常判定的 逻辑“1”，则判定为发生了由上述负载内外短路等210造成的异常，上述逻辑“1”的信号电 压逻辑电平为“H”或“L”，上述逻辑“0”为反逻辑，其逻辑电平为“L”或“H”。由此，监视控 制单元对正常闭路存储信号的逻辑电平和正常开路存储信号的逻辑电平这两者进行组合， 来综合地进行异常判定。因而，具有以下特征能识别并检测出负载间布线短路、负载内部 短路或开关元件熔断的异常，即识别并检测出负载内外短路等的异常，或者识别并检测出 元件间布线短路或元件内部短路的异常，即识别并检测出元件内外短路的异常，能够准确 地判定未发生这些异常的正常状态。另外，在上述开关元件130与电负载103的连接点上连接有上拉电阻133和下拉 电阻152，将该连接点的监视电压VO输入到断路检测电路180，上述断路检测电路180包 括分压电阻181、182、183，该分压电阻181、182、183产生第一电压Vl和设定值比该第一 电压Vl要大的第二电压V2 ；以及范围比较电路187，上述范围比较电路187在上述监视电 压VO处于上述第一电压Vl与第二电压V2之间时，判定为发生上述电负载103的内部断 路或负载布线断路，即发生负载内外断路230，产生断路检测信号0P，在上述断路检测电路 180检测出电负载内外断路时，将上述正常闭路存储信号Ml和正常开路存储信号M2都设 定为当作非正常判定的逻辑“0”。由此，包括了检测出电负载内外断路异常的断路检测电 路，在检测出该断路异常时，将正常闭路存储信号和正常开路存储信号都置于非正常判定 侧。此外，正常闭路存储信号在电负载内外短路异常时进行非正常判定，正常开路存储信号 在开关元件内外短路异常时进行非正常判定，如果同时发生电负载内外短路异常和开关元件外部短路异常，则驱动电源的正负端子间短路，因此实施由熔丝熔断等造成的断电，停止 驱动控制装置的动作。另外，如果同时发生电负载内外短路异常和开关元件内部短路异常， 则驱动电源的正负端子间短路，因此实施由熔丝熔断等造成的断电，或开关元件熔断后电 源恢复，重新启动驱动控制装置，成为开关元件不能闭路的异常状态。因而，具有以下特征 正常闭路存储信号和正常开路存储信号均在非正常侧，且导通指令存储信号和断开指令存 储信号工作，则能够确定电负载内外断路异常，能用少量不同种类的存储信号来判定多种 异常状态。实施方式2(1)结构的详细说明下面，将与图1所示装置的不同点作为中心说明示出本发明实施方式2的电负载 的驱动控制装置的状态电路框图的图6。此外，各图中相同的标号表示相同或相当的部分。 图6中，从驱动电源101通过电源继电器102供电并对电负载103进行驱动控制的驱动控 制装置100B具有成为监视控制单元的微处理器110B、恒压电源电路120、包括过电流抑制 电路140a和过热断开电路140b的作为功率晶体管的开关元件130、状态检测电路150、断 路检测电路180、及包含指令履历存储电路170的判定存储电路160B，微处理器IlOB能与 RAM111、程序存储器112B、及非易失性数据存储器113协同工作，检测出电负载103的布线 电路、电负载103或开关元件130的断路、短路异常，利用报警显示器105进行异常报知，将 异常发生履历信息保存在数据存储器113，在维修检查时利用外部工具106读出异常发生 fn息ο此外，图6的装置与图1所示装置的主要不同点是图1的判定存储电路160A利 用正常闭路存储元件161c和正常开路存储元件162c产生正常闭路存储信号Ml作为闭路 判定存储信号，产生正常开路存储信号M2作为开路判定存储信号，与此相反，图6的判定存 储电路160B利用异常闭路存储元件165c和异常开路存储元件166c产生异常闭路存储信 号M5作为闭路判定存储信号，产生异常开路存储信号M6作为开路判定存储信号，断路检测 电路180为图2所示那样的电路。程序存储器112B中存放有相当于上述图4、图5中的指 令输出产生单元40 、判定信息读出单元40 、再确认处理单元406a、异常处理单元407a 和408b的控制程序。在判定存储电路160B中，异常闭路判定元件16 是被输入控制输出信号Dr和状 态检测信号Mn的逻辑反相信号的逻辑积元件，滤波器电路16 是包括未示出的电阻和电 容器的低通滤波器，异常闭路存储元件165c是跟随置位输入和复位输入的触发器电路，如 果控制输出信号Dr是闭路指令(逻辑电平“H”)、状态检测信号Mn检测出开路状态(逻辑 电平“L”)，则逻辑积元件16 的输出电压电平为“H”，通过滤波器电路16 使异常闭路存 储元件165c置位，将异常闭路存储信号M5提供给微处理器110B。滤波器电路16 用于去 除由各电路的响应延迟造成的瞬间误动作信号，利用后文讲述的复位指令信号RST进行电 容器的放电。异常开路判定元件166a是被输入控制输出信号Dr的逻辑反相输入和状态检测信 号Mn的逻辑积元件，滤波器电路166b是包括未示出的电阻和电容器的低通滤波器，异常开 路存储元件166c是跟随置位输入和复位输入的触发器电路，如果控制输出信号Dr是开路 指令(逻辑电平“L”)、状态检测信号Mn检测出闭路状态(逻辑电平“H”)，则逻辑积元件166a的输出电压电平为“H”，通过滤波器电路166b使异常开路存储元件166c置位，将异常 开路存储信号M6提供给微处理器110B。滤波器电路166b用于去除由各电路响应延迟造成 的瞬间误动作信号，利用后文讲述的复位指令信号RST进行电容器的放电。如果断路检测 信号OP为断路检测状态(逻辑电平“H”)，则使异常闭路存储元件165c和异常开路存储元 件166c置位，产生异常闭路存储信号M5和异常开路存储信号M6。判定存储电路160B中包含的指令履历存储电路170采用与图1的情况相同的结 构，利用导通指令存储元件173c和断开指令存储元件17 产生导通指令存储信号M3和断 开指令存储信号M4，输入到微处理器110B。微处理器IlOB读取异常闭路存储信号M5、异常 开路存储信号M6、导通指令存储信号M3、断开指令存储信号M4，从而决定上述图5中的第 一、第二正常存储器Rll、R21和第一、第二异常存储器R12、R22的存储状态，并产生复位指 令信号RST，使异常闭路存储元件165c、异常开路存储元件166c、导通指令存储元件173c、 断开指令存储元件17 复位。接着，说明作为图6所示的判定存储电路160B的判定存储内容一览表的图7 (A) 和图7(B)。图7(A)是说明状态检测和判定存储的表，示出了与控制输出信号Dr和状态检 测信号Mn的逻辑电平组合对应的异常闭路存储信号M5和异常开路存储信号M6的逻辑电 平以及发生异常的分类，在该表的第一段(Al) 第四段(A4)中，断路检测信号OP和复位 指令信号RST均为逻辑电平“L”，形成非断路检测、复位指令解除的状态。表的第一段(Al)中，异常闭路存储信号M5在控制输出信号Dr为闭路指令信号 (逻辑电平“H”)时，如果开关元件130的两端电压Tr为规定的闭路电压Von以下，则状态 检测晶体管151开路，因而状态检测信号Mn变成逻辑电平“H”，其结果是，异常闭路存储信 号M5的逻辑电平变成“L”，进行看作该开关元件130正常进行闭路动作的暂正常判定，但这 也许是发生了开关元件130的内部短路或元件间布线短路的异常的状态，即发生了元件内 外短路220的异常的状态。表的第二段(A2)中，异常闭路存储信号M5还在控制输出信号Dr为闭路指令信号 (逻辑电平“H” )时，如果开关元件130的两端电压Tr超过规定的闭路电压Von，则状态检 测晶体管151闭路，因而状态检测信号Mn变成逻辑电平“L”，其结果是，异常闭路存储信号 M5的逻辑电平变成“H”，作出闭路异常判定，该闭路异常判定是对意味着上述电负载103的 内部短路、外部布线的负载间短路、及开关元件130不能闭路的熔断状态的负载内外短路 等210的异常作出的判定。表的第三段(A3)中，异常开路存储信号M6在控制输出信号Dr为开路指令信号 (逻辑电平“L”)时，如果开关元件130的两端电压Tr为规定的开路电压Voff以上，则状 态检测晶体管151闭路，因而状态检测信号Mn变成逻辑电平“L”，其结果是，异常开路存储 信号M6的逻辑电平变成“L”，进行看作该开关元件130正常进行开路动作的暂正常判定，但 这也许是发生了负载内外短路等210的异常的状态。表的第四段(A4)中，异常开路存储信号M6还在控制输出信号Dr为开路指令信号 (逻辑电平“L”)时，如果开关元件130的两端电压Tr小于规定的开路电压Voff，则状态检 测晶体管151开路，因而状态检测信号Mn变成逻辑电平“H”，其结果是，异常开路存储信号 M6的逻辑电平变成“H”，作开路异常判定，该开路异常判定是作为发生元件内外短路220的 异常而进行的。
表的第五段(A5)中，在控制输出信号Dr为开路指令信号(逻辑电平“L”)时，若 断路输出信号OP变成逻辑电平“H”，则异常闭路存储信号M5和异常开路存储信号M6均为 逻辑电平“H”，判定为发生负载内外断路230。表的第六段中，在复位指令信号RST的逻辑电平为“H”时，异常闭路存储信号M5 和异常开路存储信号M6均为逻辑电平“L”，与控制输出信号Dr或断路检测信号OP的逻辑 电平无关，成为与综合正常状态相同的判定状态。因而，意味着产生复位指令信号的期间不 进行异常判定。图7 (B)是说明指令履历和判定存储的图，示出解除了复位指令信号RST后的状态 下的异常闭路存储信号M5、异常开路存储信号M6、导通指令存储信号M3、及断开指令存储 信号M4的逻辑电平组合和综合判定结果。成为，即使从未产生异常闭路存储信号M5来看， 如果未产生导通指令存储信号M3，则不能判定为正常闭路，即使从未产生异常开路存储信 号M6来看，如果未产生断开指令存储信号M4，则不能判定为正常开路，因此在进行综合判 定时，需要考虑导通指令存储信号M3和断开指令存储信号M4的逻辑电平来进行判定。图7(B)的表下的标号Bl表示表中的暂正常判定部分，若满足逻辑式(匪5XM3) =(H)，则为闭路暂正常，若满足逻辑式(NM6XM4) = (H)，则为开路暂正常。其中，匪5是 M5的反相逻辑，NM6是M6的反相逻辑。表中的标号B2表示闭路和开路的正常判定部分，若 满足逻辑式(^5XNM6XM3XM4) = (H)，且闭路暂正常和开路暂这两者都成立，则为闭路 正常、开路正常。其中，匪3是M3的反相逻辑，NM4是M4的反相逻辑。表中的标号B3表示 异常判定部分，若满足逻辑式(M5XM3) = (H)，则为闭路异常，若满足逻辑式(M6XM4)= (H)，则为开路异常。但是，若满足(M5XNM3) = (H)或(M6XNM4) = (H)，则为后文讲述的 逻辑异常。表中的标号B4表示判定未确定部分。若满足逻辑式(NM6XNM4) = (H)，则为开路 判定未确定，若为(NM6X匪3) = (H)，则为闭路判定未确定。但是，在满足(匪3XNM4)= (H)，为后文讲述的逻辑异常。表中的标号B5表示负载内外断路的判定部分，若满足逻辑式 (M5XM6) X (M3+M4) = (H)，则为负载内外断路。但是，若满足(M3XM4) = (L)，则为也许是 逻辑异常的复合异常。表中的标号B6表示逻辑异常的判定部分，若满足逻辑式(M3+M4) = (L)或逻辑 式(M5X匪3) = (H)或逻辑式(M6XNM4) = (H)，则为噪声误动作或电负载、负载布线、及 开关元件以外的控制电路部的逻辑异常。此外，除正在发复位指令以外，导通指令存储信号 M3和断开指令存储信号M4的至少一方为逻辑电平“H”，在逻辑上不可能双方均为逻辑电平 “L”。另外，在逻辑上也不可能不产生导通指令就开动异常闭路存储，或不产生断开指令就 开动异常开路存储。(2)作用和动作的详细说明接着，参照图4、图5所示的流程图对采用图6所示那样结构的本发明实施方式2 的装置的作用和动作与图1所示装置的不同点进行说明。首先，图6中，若未示出的电源开 关闭路，则电源继电器102的输出接点闭路，对驱动控制装置100B供电，微处理器IlOB开 始进行动作。微处理器IlOB根据未示出的多个输入信号的动作状态和存放在程序存储器 112B中的控制程序的内容，对未示出的多个电负载进行驱动控制。利用跟随微处理器IlOB 产生的控制输出信号Dr控制通断的、作为功率晶体管的开关元件130，对作为多个电负载的一部分的电负载103控制通电。微处理器IlOB与状态检测电路150、断路检测电路180、及判定存储电路160B协 同工作，对是否有包含了负载间布线短路210a、负载内部短路210b、开关元件熔断210c的 负载内外短路等210、或者是否有包含了元件间布线短路220a、元件内部短路220b的元件 内外短路220、或者是否有包含了负载布线断路230a、负载内部断路230b的负载内外断路 230等异常进行检测，并写入RAMlll进行存储。若使电源开关开路，则电源继电器102使闭 路状态持续规定的延迟时间，在该延迟供电期间中将存储在RAMlll中的异常发生信息传 送到非易失性的数据存储器113进行保存。此外，若功率晶体管130闭路时因电负载103 的短路异常而流通过大电流，则功率晶体管130的两端电压Tr超过规定的闭路电压，使状 态检测晶体管151闭路，从而检测出短路异常。如果发生负载内外短路异常，微处理器IlOB 使控制输出信号Dr对功率晶体管130为开路指令。接着，参照图4、图5的用于说明动作的流程图说明图6所示装置的作用和动作。 但是，对图4而言，在图6的情况下也进行如上文所述那样的动作。关于图5，可在过程504 中判定异常闭路存储信号M5是否为逻辑“0”，以代替判定正常闭路存储信号Ml是否为逻 辑“ 1 ”，若异常闭路存储信号M5是逻辑“0”，则进行“是”的判定，并转移到过程50 ，若异 常闭路存储信号M5不是逻辑“0”，则进行“否”的判定，并转移到过程50恥。同样，可在过 程507中判定异常开路存储信号M6是否逻辑“0”，以代替判定正常开路存储信号M2是否逻 辑“1”，若异常开路存储信号M6是逻辑“0”，则进行“是”的判定，并转移到过程508a，若异 常开路存储信号M6不是逻辑“0”，则进行“否”的判定，并转移到过程508b。(3)实施方式2的要点和特征如以上说明中阐明的那样，本发明实施方式2的电负载的驱动控制装置是电负载 的驱动控制装置100B，该电负载的驱动控制装置100B包括开关元件130，该开关元件130 与由驱动电源101供电的电负载103串联连接；以及监视控制单元110B，该监视控制单元 IlOB对上述开关元件130进行通断控制，并对上述电负载103的供电电路是否有异常状态 进行监视，上述监视控制单元IlOB产生成为对于上述开关元件130的闭路指令或开路指令 的控制输出信号Dr，提供给上述开关元件130和判定存储电路160B，上述开关元件130产 生对应于该开关元件130的通断状态的状态检测信号Mn，提供给上述判定存储电路160B， 上述判定存储电路160B在上述控制输出信号Dr为闭路指令时，对上述开关元件130是否 正常闭路进行检测，加以存储，产生闭路判定存储信号M5，另外，在上述控制输出信号Dr为 开路指令时，对上述开关元件130是否正常开路进行检测，加以存储，产生开路判定存储信 号M6，随着上述监视控制单元IlOB读完判定存储信号，由上述监视控制单元IlOB的指令定 期地强制使上述判定存储电路160B复位，上述监视控制单元IlOB还在使上述判定存储电 路160B复位前，定期地读取、存储成为判定存储信号的上述闭路判定存储信号M5和上述开 路判定存储信号M6，根据有关过去存储的判定存储信号的信号电压电平的逻辑组合，对是 否有异常状态进行判定。另外，上述判定存储电路160B还添加有指令履历存储电路170，向该指令履历存 储电路170输入对于上述开关元件130的控制输出信号Dr，该指令履历存储电路170对上 述控制输出信号Dr形成与闭路指令对应的逻辑电平的信息进行存储、产生成为逻辑“1”的 导通指令存储信号M3，并对上述控制输出信号Dr形成与开路指令对应的逻辑电平的信息进行存储、产生成为逻辑“1”的断开指令存储信号M4，上述判定存储电路160B具有异常闭 路存储信号M5作为上述闭路判定存储信号，并具有异常开路存储信号M6作为上述开路判 定存储信号，上述指令履历存储电路170还连同上述判定存储电路一起，随着上述监视控 制单元IlOB读完判定存储信号，利用上述监视控制单元IlOB的指令定期地强制使存储信 息复位，上述监视控制单元1IOB包括第一正常存储器Rl 1，该第一正常存储器Rl 1在读出 时刻的上述导通指令存储信号M3为逻辑“1”时、对上述闭路判定存储信号M5的内容为正 常或无异常的判定进行暂判定存储；以及，第一异常存储器R12，该第一异常存储器R12存 储非正常或异常判定，还包括第二正常存储器R21，该第二正常存储器R21在读出时刻的 上述断开指令存储信号M4为逻辑“1”时、对上述开路判定存储信号M6的内容为正常或无 异常的判定进行暂判定存储，以及第二异常存储器R22，该第二异常存储器R22存储非正常 或异常判定。另外，上述判定存储电路160B产生异常闭路存储信号M5和异常开路存储信号M6， 上述异常闭路存储信号M5在上述控制输出信号Dr为闭路指令信号时，若上述开关元件130 的两端电压Tr超过规定的闭路电压Von，则为逻辑“1”，判定为意味着上述电负载103的内 部短路、外部布线造成的负载间短路、及开关元件130不能闭路的熔断状态的负载内外短 路等210的异常，在上述控制输出信号Dr为闭路指令信号时，若上述开关元件130的两端 电压Tr为闭路电压Von以下，则为逻辑“0”，进行看作该开关元件130正常进行闭路动作的 暂正常判定，但这也许是发生上述开关元件130的内部短路或元件间布线短路的异常的状 态，即发生元件内外短路220的异常的状态，上述异常开路存储信号M6在上述控制输出信 号Dr为开路指令信号时，若上述开关元件130的两端电压Tr小于规定的开路电压Voff，则 为逻辑“ 1 ”，判定为发生上述元件内外短路220的异常，上述异常开路存储元件M6还在上述 控制输出信号Dr为开路指令信号时，若上述开关元件130的两端电压Tr为规定的开路电 压Voff以上，则为逻辑“0”，进行看作该开关元件130正常进行开路动作的暂正常判定，但 这也许是发生上述负载内外短路等210的异常的状态。另外，上述监视控制单元IlOB在解除对于上述判定存储电路160B的复位指令的 状态下，若上述异常闭路存储信号M5和上述异常开路存储信号M6均为暂正常判定的逻辑 “0”，则判定为电负载103、开关元件130、及外部布线全部正常，上述监视控制单元IlOB在 上述异常闭路存储信号M5为暂正常判定的逻辑“0”、上述异常开路存储信号M6为异常判定 的逻辑“1”时，则判定为发生了因上述元件内外短路220而造成的异常，上述监视控制单元 IlOB在上述异常闭路存储信号M5为异常判定的逻辑“1”、上述异常开路存储信号M6为暂 正常判定的逻辑“0”时，则判定为发生了因上述负载内外短路等210而造成的异常，上述逻 辑“1”的信号电压的逻辑电平为“H”或“L”，逻辑“0”为反逻辑，其逻辑电平为“L”或“H”。 由此，监视控制单元对异常闭路存储信号的逻辑电平和异常开路存储信号的逻辑电平这两 者进行组合，综合地进行异常判定。因而，具有以下特征即，能识别并检测出负载间布线短 路、负载内部短路、开关元件熔断的异常，即识别并检测出负载内外短路等的异常，或者能 识别并检测出元件间布线短路、元件内部短路的异常，即能识别并检测出元件内外短路的 异常，能够准确判定未发生这些异常的正常状态。另外，在上述开关元件130与电负载103的连接点上连接上拉电阻133和下拉电 阻152，将该连接点的监视电压VO输入到断路检测电路180，上述断路检测电路180包括分压电阻181、182、183，该分压电阻181、182、183产生第一电压Vl和设定值大于该第一电 压Vl的第二电压V2 ；以及范围比较电路187上述范围比较电路187在上述监视电压VO处 于上述第一电压Vl与第二电压V2之间时，判定为发生上述电负载103的内部断路或负载 布线断路，即发生负载内外断路230，产生断路检测信号0P，若上述断路检测电路180检测 出电负载内外断路时，将上述异常闭路存储信号M5和异常开路存储信号M6都设定为异常 判定的逻辑“1”。由此，包括检测出电负载内外断路异常的断路检测电路，在检测出该断路 异常时，将异常闭路存储信号和异常开路存储信号都置于异常判定侧。此外，异常闭路存储信号在电负载内外短路异常时进行异常判定，异常开路存储 信号在开关元件内外短路异常时进行异常判定，如果同时发生电负载内外短路异常和开关 元件外部短路异常，则驱动电源的正负端子间短路，因此实施由熔丝熔断等造成的断电，驱 动控制装置停止动作。另外，如果同时发生电负载内外短路异常和开关元件内部短路异常， 则驱动电源的正负端子间短路，因此实施因熔丝熔断等造成的断电，或开关元件熔断后电 源恢复，重新启动驱动控制装置，成为开关元件不能闭路的异常状态。因而，具有以下特征 监视控制单元在检测出异常闭路存储信号M5和异常开路存储信号M5均为非正常侧的情况 下，确定为电负载内外断路异常，能用少量不同种类的存储信号来判定多种异常状态。实施方式3(1)结构的详细说明下面，将与图1所示装置的不同点作为中心说明示出本发明实施方式3的电负载 的驱动控制装置的整体电路框图的图8。此外，各图中相同的标号表示相同或相当的部分。 在图8中，从驱动电源101通过电源继电器102供电并对电负载103进行驱动控制的驱动 控制装置100C包括成为监视控制单元的微处理器110C、恒压电源电路120、包括过电流断 开电路140c的作为功率晶体管的开关元件130、状态检测电路150、断路检测电路180、及 包含指令履历存储电路170的判定存储电路160C，微处理器IlOC能与RAMI 11、程序存储器 112C、及非易失性数据存储器113协同工作，对电负载103的布线电路、电负载103或开关 元件130的断路、短路异常进行检测，利用报警显示器105进行异常报知，将异常发生履历 信息保存到数据存储器113，在维修检查时利用外部工具106读出异常发生信息。此外，图8所示装置与图1所示装置的主要不同点在于，图1的判定存储电路160A 利用正常闭路存储元件161c和正常开路存储元件162c产生正常闭路存储信号Ml作为闭 路判定存储信号，产生正常开路存储信号M2作为开路判定存储信号，与此相反，图8的判定 存储电路160C利用异常闭路存储元件165c和异常开路存储元件166c产生异常闭路存储 信号M5作为闭路判定存储信号，产生异常开路存储信号M6作为开路判定存储信号，断路检 测电路180为图2所示那样的电路。另外，使用过电流断开电路140c代替过电流抑制电路 140a和过热断开电路140b。程序存储器112C中存放有相当于上述图4、图5中的指令输出 产生单元402b、判定信息读出单元40 、再确认处理单元406a、异常处理单元407a和408b 的控制程序。在判定存储电路160C中，向比较放大器165d的正端子施加功率晶体管130的电 流检测电阻131的两端电压作为状态检测信号0C，向负端子施加相当于用于进行过电流限 制的阈值电压的基准电压。因而，若因电负载电路103的短路异常等形成过电流状态，则 比较放大器165d的输出信号为逻辑电平“H”，通过滤波器电路16 使异常闭路存储元件165c置位，产生异常闭路存储信号M5。此外，比较放大器165d的过电流状态检测在控制输 出信号Dr为闭路指令或开路指令的情况下都有效，但在该原样不变的电路中在闭路指令 状态下不能检测出开关元件130不能闭路的开关元件熔断210c。因此，若与图6的异常闭 路判定元件16 同样地利用状态检测信号Mn的反相逻辑信号与控制输出信号Dr的逻辑 积检测出异常闭路，与比较放大器165d的过电流检测输出进行逻辑和，并通过滤波器电路 165b使异常闭路存储元件165c置位，则能检测出开关元件130b不能闭路的开关元件熔断 210c。滤波器电路16 是包括未示出的电阻和电容器的低通滤波器，异常闭路存储元件 165c是跟随置位输入和复位输入的触发器电路。滤波器电路16 用于去除由各电路的响 应延迟造成的瞬间的错误动信号，利用后文讲述的复位指令信号RST进行电容器的放电。异常开路判定元件I66a是被输入控制输出信号Dr的逻辑反相输入和状态检测信 号Mn的逻辑积元件，滤波器电路166b是包括未示出的电阻和电容器的低通滤波器，异常开 路存储元件166c是跟随置位输入和复位输入的触发器电路，如果控制输出信号Dr是开路 指令(逻辑电平“L”)、状态检测信号Mn检测出闭路状态(逻辑电平“H”)，则逻辑积元件 166a的输出电压电平为“H”，通过滤波器电路166b使异常开路存储元件166c置位，将异常 开路存储信号M6提供给微处理器110B。滤波器电路166b用于去除由各电路的响应延迟造 成的瞬间误动作信号，利用后文讲述的复位指令信号RST进行电容器的放电。如果断路检 测信号OP为断路检测状态(逻辑电平“H”)，则使异常闭路存储元件165c和异常开路存储 元件166c置位，产生异常闭路存储信号M5和异常开路存储信号M6。微处理器IlOC读取异常闭路存储信号M5、异常开路存储信号M6、导通指令存储信 号M3、断开指令存储信号M4，决定上述图5中的第一、第二正常存储器Rll、R21和第一、第 二异常存储器R12、R22的存储状态，并产生复位指令信号RST，使异常闭路存储元件165c、 异常开路存储元件166c、导通指令存储元件173c、断开指令存储元件17 复位。另一方面， 若异常闭路存储元件165c存储异常闭路状态时，则从其置位输出端子通过二极管165f向 断开保持电路145供电，通过电阻小的充电电阻14 对电容器145d充电，将该充电电压施 加到电阻大的分压电阻14^、145c。将断开控制晶体管142c的漏极端子连接到串联连接在 微处理器IlOC的控制输出信号Dr的输出端子与功率晶体管130的栅极端子之间的第一、 第二驱动电阻141c、141b的连接点，源极端子与接地电路GND相连接，栅极端子与分压电阻 145b与145c的连接点相连接。因而，若对断开保持电路145供电，则断开控制晶体管142c 导通，功率晶体管130的导通被断开。二极管165f的输出与异常闭路存储元件165c的置位输入端子正反馈地连接，因 此异常闭路存储元件165c—旦产生置位输出信号，则即使由电流检测电阻131引起的状态 检测信号OC为零，也使异常闭路存储元件165c的置位状态继续，从而继续维持功率晶体管 130的强制断开，且使异常闭路存储信号M5也维持逻辑电平“H”。异常闭路存储元件165c 包括复位优先的触发器电路，若向异常闭路存储元件165c的复位输入端子输入复位指令 信号RST，即使向输入端子施加置位输入，置位输出也为逻辑电平“L”，异常闭路存储信号 M5也为逻辑电平“L”，但断开控制晶体管142c因电容器C的残留电荷而暂时维持导通状 态。因而，如果复位指令信号RST的时间短，则维持功率晶体管130的强制断开状态。然而， 如果有意地以比通常的要长的时间来产生复位指令信号RST，则电容器C放电，断开控制晶 体管142c开路，还解除了加在异常闭路存储元件165c的置位输入端子的正反馈置位信号。
之后，若解除复位指令信号RST，如果功率晶体管130中依然流通过大电流，则再 次使异常闭路存储元件165c置位，但如果不流通过大电流，则异常闭路存储元件165c维持 复位状态，异常闭路存储信号M5也为逻辑电平“L”。此外，若为了存储发生过大电流的状态 而设置专用的触发器电路，利用该专用触发器电路的输出使断开控制晶体管142c导通，则 不需要二极管165f、断开保持电路145。但是，为了利用微处理器IlOC使专用触发器电路 复位，需要专用的复位指令信号。(2)作用和动作的详细说明接着，参照图4、图5所示流程图对采用图8所示那样结构的本发明实施方式3的 装置的作用和动作与实施方式1所示装置的不同点进行说明。首先，图8中，若使未示出的 电源开关闭路，则电源继电器102的输出接点闭路，对驱动控制装置100C供电，微处理器 IlOC开始动作。微处理器IlOC根据未示出的多个输入信号的动作状态和存放在程序存储 器112C中的控制程序的内容，对未示出的多个电负载进行驱动控制。利用跟随微处理器 IlOB产生的控制输出信号Dr控制通断的、作为功率晶体管的开关元件130，对作为多个电 负载的一部分的电负载103控制通电。微处理器IlOC与状态检测电路150、断路检测电路180、及判定存储电路160C协 同工作，对是否有包含了负载间布线短路210a、负载内部短路210b、开关元件熔断210c的 负载内外短路等210、或者是否有包含了元件间布线短路220a、元件内部短路220b的元件 内外短路220、或者是否有包含了负载布线断路230a、负载内部断路230b的负载内外断路 230等异常进行检测，写入RAMlll进行存储。若使电源开关开路，则电源继电器102使闭路 状态持续规定的延迟时间，在该延迟供电期间中将存储在RAMlll的异常发生信息传送到 非易失性的数据存储器113进行保存。此外，若功率晶体管130闭路时因电负载103的短 路异常而流通过大电流，则功率晶体管130的两端电压Tr超过规定的闭路电压，状态检测 晶体管151闭路，从而检测出短路异常。如果发生负载内外短路异常，则微处理器IlOC使 控制输出信号Dr对功率晶体管130为开路指令。接着，参照图4、图5的用于说明动作的流程图来说明图8所示装置的作用和动作。 但是，对于图4，图8的情况下也进行如上文所述那样的动作。关于图5，可在过程504中判 定异常闭路存储信号M5是否为逻辑“0”，代替判定正常闭路存储信号Ml是否为逻辑“1”， 若异常闭路存储信号M5是逻辑“0”，则进行“是”的判定，并转移到过程50 ，若异常闭路存 储信号M5不是逻辑“0”，则进行“否”的判定，并转移到过程50恥。同样，可在过程507中判 定异常开路存储信号M6是否是逻辑“0”，代替判定正常开路存储信号M2是否是逻辑“1”， 若异常开路存储信号M6是逻辑“0”，则进行“是”的判定，并转移到过程508a，若异常开路 存储信号M6不是逻辑“0”，则进行“否”的判定，并转移到过程508b。(3)实施方式3的要点和特征如以上说明中阐明的那样，本发明实施方式3的电负载的驱动控制装置是电负载 的驱动控制装置100C，该电负载的驱动控制装置100C包括开关元件130，该开关元件130 与由驱动电源101供电的电负载103串联连接；以及，监视控制单元110C，该监视控制单元 IlOC对该开关元件130进行通断控制，并对所述电负载103的供电电路是否有异常状态进 行监视，上述监视控制单元IlOC产生成为对于上述开关元件130的闭路指令或开路指令的 控制输出信号Dr，提供给上述开关元件130和判定存储电路160C，上述开关元件130产生对应于该开关元件130的通断状态的状态检测信号Mn、0C，提供给上述判定存储电路160C， 上述判定存储电路160C在上述控制输出信号Dr为闭路指令时，对上述开关元件130是否 正常闭路进行检测，加以存储，产生闭路判定存储信号M5，另外，在上述控制输出信号Dr为 开路指令时，对上述开关元件130是否正常开路进行检测，加以存储，产生开路判定存储信 号M6，随着上述监视控制单元IlOC读完判定存储信号，利用上述监视控制单元IlOC的指令 定期地强制使上述判定存储电路160C复位，上述监视控制单元IlOC还在使上述判定存储 电路160B复位前，定期地读取并存储成为判定存储信号的上述闭路判定存储信号M5和上 述开路判定存储信号M6，根据过去存储的判定存储信号的信号电压电平的逻辑组合，对是 否有异常状态进行判定。另外，上述判定存储电路160C还添加有指令履历存储电路170，向该指令履历存 储电路170输入对于上述开关元件130的控制输出信号Dr，上述指令履历存储电路170对 上述控制输出信号Dr形成与闭路指令对应的逻辑电平的信息进行存储，产生成为逻辑“1” 的导通指令存储信号M3的，并对上述控制输出信号Dr形成与开路指令对应的逻辑电平的 信息进行存储，产生成为逻辑“1”的断开指令存储信号M4，上述判定存储电路160C具有异 常闭路存储信号M5作为上述闭路判定存储信号，并具有异常开路存储信号M6作为上述开 路判定存储信号上述指令履历存储电路170还连同上述判定存储电路一起，随着上述监视 控制单元IlOC读完判定存储信号，利用上述监视控制单元IlOC的指令定期地强制使存储 信息复位，上述监视控制单元IlOC包括第一异常存储器R12，该第一异常存储器R12在读 出时刻的上述导通指令存储信号M3为“1”时，对上述闭路判定存储信号M5的内容为正常 或无异常的判定进行暂判定存储；以及，第一异常存储器R12，该第一异常存储器R12存储 非正常或异常判定，还包括第二正常存储器R21，该第二正常存储器R21在读出时刻的上 述断开指令存储信号M4为“1”时，对上述开路判定存储信号M6的内容为正常或无异常的 判定进行暂判定存储；以及，第二异常存储器R22，该第二异常存储器R22存储非正常或异 常判定。另外，上述判定存储电路160C产生异常闭路存储信号M5和异常开路存储信号M6， 上述异常闭路存储信号M5在上述控制输出信号Dr为闭路指令信号时，若上述开关元件130 的通电电流超过规定的上限值，则为逻辑“ 1 ”，判定为上述电负载103的内部短路210b或外 部布线造成的负载间短路210a的异常，即负载内外短路等210的异常，上述异常闭路存储 信号M5还在上述控制输出信号Dr为闭路指令信号时，若上述开关元件130的通电电流不 大于规定的上限值，则为逻辑“0”，进行看作该开关元件130正常进行闭路动作的暂正常判 定，但这也许是发生上述开关元件130的内部短路或元件间布线短路的异常的状态，即元 件内外短路220的异常的状态，上述异常开路存储信号M6在上述控制输出信号Dr为开路 指令信号时，若上述开关元件130的两端电压Tr小于规定的开路电压Voff，则为逻辑“1”， 判定为发生上述元件内外短路220的异常，上述异常开路存储元件M6还在上述控制输出信 号Dr为开路指令信号时，若上述开关元件130的两端电压Tr为规定的开路电压Voff以上， 则为逻辑“0”，进行看作该开关元件130正常进行开路动作的暂正常判定，但这也许是发生 上述负载内外短路等210的异常的状态。另外，上述监视控制单元IlOC在解除对于上述判定存储电路160C的复位指令的 状态下，若上述异常闭路存储信号M5和上述异常开路存储信号M6均为暂正常判定的逻辑“0”，则判定为电负载103、开关元件130、及外部布线全部正常，上述监视控制单元IlOC还 在上述异常闭路存储信号M5为暂正常判定的逻辑“0”且上述异常开路存储信号M6为异常 判定的逻辑“ 1时”，判定为发生上述元件内外短路220造成的异常，上述监视控制单元1IOC 还在上述异常闭路存储信号M5为异常判定的逻辑“1”且上述异常开路存储信号M6为暂正 常判定的逻辑“0”时，判定为发生由上述负载内外短路等210a、210b造成的异常，上述逻辑 “1”的信号电压逻辑电平为“H”或“L”，逻辑“0”为反逻辑，其逻辑电平为“L”或“H”。由 此，监视控制单元对异常闭路存储信号的逻辑电平和异常开路存储信号的逻辑电平这两者 进行组合，来综合地进行异常判定。因而，具有以下特征能识别并检测出负载间布线短路、 负载内部短路的异常，即能识别并检测出负载内外短路的异常，或者能识别并检测出元件 间布线短路、元件内部短路的异常，即能识别并检测出元件内外短路的异常，准确判定未发 生这些异常的正常状态。实施方式4(1)结构的详细说明下面，将与图1所示装置的不同点作为中心说明示出本发明实施方式4的电负载 的驱动控制装置的整体电路框图的图9。此外，各图中相同的标号表示相同或相当的部分。 图9中，从驱动电源101通过电源继电器102供电并对电负载103进行驱动控制的驱动控 制装置100D包括成为监视控制单元的微处理器110D、恒压电源电路120、包括过电流抑制 电路140a和过热断开电路140b的作为功率晶体管的开关元件130、状态检测电路150、断 路检测电路180、及判定存储电路160D，微处理器IlOD能与RAMI 11、程序存储器112D和非 易失性数据存储器113协同工作，对电负载103的布线电路、电负载103或开关元件130的 断路、短路异常进行检测，利用报警显示器105进行异常报知，将异常发生履历信息保存在 数据存储器113，在维修检查时利用外部工具106读出异常发生信息。此外，图9所示装置与图1所示装置的主要不同点在于，图1的判定存储电路160A 包含指令履历存储电路170，利用正常闭路存储元件161c和正常开路存储电路162c产生正 常闭路存储信号Ml作为闭路判定存储信号，产生正常开路存储信号M2作为开路判定存储 信号，与此相反，图9的判定存储电路160D利用正常闭路存储元件161c、异常闭路存储元件 167c、正常开路存储元件162c、及异常开路存储元件168c产生正常闭路存储信号Mll和异 常闭路存储信号M12作为闭路判定存储信号，产生正常开路存储信号M21和异常开路存储 信号M22作为开路判定存储信号，断路检测电路180为如图2所示那样的电路。程序存储 器112D中存放有相当于后文讲述的图10、图11中的指令输出产生单元602b、判定信息读 出单元60 、再确认处理单元706a、异常处理单元707a和608b的控制程序。在判定存储电路160D中，正常闭路判定元件161a是被输入控制输出信号Dr、状态 检测信号Mn、及断路检测信号OP的逻辑反相信号的逻辑积元件，滤波器电路161b是包括未 示出的电阻和电容器的低通滤波器，正常闭路存储元件161c是跟随置位输入和复位输入 的触发器电路，如果控制输出信号Dr是闭路指令(逻辑电平“H”、断路检测信号OP为断路 状态(逻辑电平“L”)、状态检测信号Mn检测出闭路状态(逻辑电平“H”)，则逻辑积元件 161a的输出电压电平为“H”，通过滤波器电路161b使正常闭路存储元件161c置位，将正常 闭路存储信号Mll提供给微处理器110D。滤波器电路161b用于去除由各电路的响应延迟 造成的瞬间误动作信号，利用后文讲述的复位指令信号RST进行电容器的放电。
正常开路判定元件16 是被输入控制输出信号Dr、状态检测信号Mn、及断路检测 信号OP的各自的逻辑反相信号的逻辑积元件，滤波器电路162b是包括未示出的电阻和电 容器的低通滤波器，正常闭路存储元件162c是跟随置位输入和复位输入的触发器电路，如 果控制输出信号Dr是开路指令(逻辑电平“L”、断路检测信号OP为非断路状态(逻辑电 平“L”)、状态检测信号Mn检测出开路状态(逻辑电平“L”)，则逻辑积元件16 的输出电 压电平为“H”，通过滤波器电路162b使正常开路存储元件162c置位，将正常开路存储信号 M21提供给微处理器110D。滤波器电路162b用于去除由各电路的响应延迟造成的瞬间误动 作信号，利用后文讲述的复位指令信号RST进行电容器的放电。如果断路检测信号OP为检 测出断路的状态(逻辑电平“H”)，就使正常闭路存储元件161c和正常开路存储元件162c 置位，正常闭路存储信号Mll和正常开路存储信号M21变成逻辑电平“L”。异常闭路判定元件167a是被输入控制输出信号Dr和正常闭路判定元件161a的 输出信号的逻辑反相信号的逻辑积元件，滤波器电路167b是包括未示出的电阻和电容器 的低通滤波器，异常闭路存储元件167c是跟随置位输入和复位输入的触发器电路，如果控 制输出信号Dr为闭路指令(逻辑电平“H”)、正常闭路判定元件161a为非正常状态的输出 (逻辑电平“L”)，则逻辑积元件167a的输出电压电平为“H”，通过滤波器电路167b使异常 闭路存储元件167c置位，将异常闭路存储信号M12提供给微处理器110D。滤波器电路167b 用于去除由各电路的响应延迟造成的瞬间误动作信号，利用后文讲述的复位指令信号RST 进行电容器的放电。异常开路判定元件16 是被输入控制输出信号Dr和正常开路判定元件16 各 自的输出信号的逻辑反相信号的逻辑积元件，滤波器电路168b是包括未示出的电阻和电 容器的低通滤波器，异常开路存储元件168c是跟随置位输入和复位输入的触发器电路，如 果控制输出信号Dr为开路指令(逻辑电平“L”)、正常开路判定元件16 为非正常状态的 输出(逻辑电平“L”)，则逻辑积元件168a的输出电压电平为“H”，通过滤波器电路168b使 异常开路存储元件168c置位，将异常开路存储信号M22提供给微处理器110D。滤波器电路 168b用于去除由各电路的响应延迟造成的瞬间误动作信号，利用后文讲述的复位指令信号 RST进行电容器的放电。如果断路检测信号OP为断路检测状态(逻辑电平“H”)，使异常闭 路存储元件167c和异常开路存储元件168c置位，产生异常闭路存储信号M12和异常开路 存储信号M22。微处理器IlOD读取正常闭路存储信号Mil、异常闭路存储信号M12、正常开路存储 信号M21、及异常开路存储信号M22，进行后文讲述的图10、图11所示那样的综合异常判定， 产生复位指令信号RST，使各判定存储元件的存储状态复位。(2)作用和动作的详细说明接着，根据图10、图11所示流程图说明采用如图9所示结构的本发明实施方式4 的装置的作用和动作。首先，图9中，若使未示出的电源开关闭路，则电源继电器102的输 出接点闭路，对驱动控制装置100D供电，微处理器IlOD开始动作。微处理器IlOD根据未 示出的多个输入信号的动作状态和存放在程序存储器112D中的控制程序的内容，对未示 出的多个电负载进行驱动控制。利用跟随微处理器IlOD产生的控制输出信号Dr控制通断 的、作为功率晶体管的开关元件130，对作为多个电负载的一部分的电负载103控制通电。微处理器IlOD与状态检测电路150、断路检测电路180、及判定存储电路160D协同工作，对是否有包含了负载间布线短路210a、负载内部短路210b、开关元件熔断210c的 负载内外短路等210、或者是否有包含了元件间布线短路220a、元件内部短路220b的元件 内外短路220、或者是否有包含了负载布线断路230a、负载内部断路230b的负载内外断路 230等异常进行检测，写入RAMlll进行存储。若使电源开关开路，则电源继电器102使闭路 状态持续规定的延迟时间，在该延迟供电时间中将存储在RAMlll中的异常发生信息传送 到非易失性的数据存储器113进行保存。此外，若功率晶体管130闭路时因电负载103的 短路异常而流通过大电流，则功率晶体管130的两端电压Tr超过规定的闭路电压，状态检 测晶体管151闭路，从而检测出短路异常。如果发生负载内外短路异常，则微处理器IlOB 使控制输出信号Dr对功率晶体管130为开路指令。接着，对用于说明图9所示装置的动作的流程图的图10和用于详细说明图10中 的一部分动作的流程图的图11进行说明。在图10中，过程600是构成监视控制单元的微 处理器IlOD的异常判定动作开始的步骤，后续的过程401a是首次执行该过程601a时进 行“是”的判定并转移到过程601b、在第二次及其后执行时进行“否”的判定并转移到过程 602a的判定步骤。过程601b是使后文讲述的过程块700中写入的计数器720或标志等的 内部存储器复位并转移到过程60 的步骤。过程60 是判定步骤，对是否是对未示出的 输出锁存存储器写入控制输出信号Dr的时期进行判定，定期进行“是”的判定并转移到过 程602b，并且定期进行“否”的判定并转移到过程603。成为指令输出产生单元的过程602b 是产生控制输出信号Dr、对开关元件130产生通断指令输出、并转移到过程608a的步骤。过程603是判定步骤，对是否是从判定存储电路160D读出各判定存储信号Mil、 M12、M21和M22的时期进行判定，定期进行“是”的判定并转移到过程60 ，定期进行“否” 的判定并转移到过程608a。此外，对于后文讲述的过程608a，如果已使电源开关闭路，则进 行“否”的判定并转移到动作结束过程609a，在动作结束过程609a中执行其它控制程序并 再次转移到动作开始过程600。之后的控制流程一边对过程600、过程60 、过程603、过程 608a、过程609a、过程600进行循环，一边在过程60 中定期进行“是”的判定时执行过程 602b，在过程603中定期进行“是”的判定时执行过程60 、过程604b、过程块700。在成为 判定信息读出单元的过程60 中，从判定存储电路160D中读出各判定存储信号M11、M12、 M21、及M22并转移到过程604b，在过程604b中对判定存储电路160D产生存储信息的复位 指令信号RST并转移到过程块700。此外，在过程60 中，在各判定存储信号M11、M12、M21、及M22的信号电压电平为 “H”时，向RAMlll的对应规定地址写入逻辑数值“1”，在信号电压电平为“L”时写入逻辑数 值“0”，但也可以写入相反的逻辑数值。过程块700如图11中讲述那样，根据读出的判定存 储信号M11、M12、M21、及M22的逻辑状态进行综合异常判定，将综合判定结果按不同因素存 储到RAM111。在过程603为“否”的判定时或后续于过程块700执行的过程608a中使电源 开关闭路时，进行“否”的判定并转移到动作结束过程609a，使流程重复并转移到动作开始 过程600，并且若使电源开关开路，则进行“是”的判定并转移到过程608b。在成为异常处 理单元的过程608b中，将由过程块700按不同因素确定并存储的异常发生信息存放到数据 存储器113，并转移到过程609b，在过程609b中使电源继电器102释放。此外，存放在数据 存储器113中的数据为不同因素的异常发生次数，在进行过程608b的传送时，读出到上次 为止的累积次数，对其加上1进行更新，并写入更新后的数据。
在构成智能电源开关190D的功率晶体管130、状态检测电路150、及判定存储电路 160D中，开关元件130跟随控制输出信号Dr的逻辑电平进行通断控制动作，控制对电负载 130的供电状态。通过状态检测电路150和断路检测电路180，将跟随开关元件130的通断 动作状态的状态检测信号Mn和跟随负载内外断路状态的断路检测信号OP提供给判定存储 电路160D。判定存储电路160D跟随控制输出信号Dr、状态检测信号Mn、及断路检测信号 0P，产生成为判定存储信号的正常闭路存储信号Mil、正常开路存储信号M21、异常闭路存 储信号M12、及异常开路存储信号M22，输入到微处理器110D。对于判定存储电路160D的存 储状态，在接通电源时利用电源接通检测电路121进行复位，并利用来自微处理器IlOD的 复位指令信号RST进行复位，成为逻辑电平“L”。在示出图10中的过程块700的详细情况的图11中，过程701是子程序的开始过 程，后续的过程70 是判定步骤，对过程60 中读出的各判定存储信号M11、M12、M21、M22 是否均为逻辑电平“L”进行判定，如果均为逻辑电平“L”，则进行“是”的判定并转移到过程 702b，如果某一方或双方为“H”，则进行“否”的判定并转移到过程703。此外，过程70 在 对判定存储电路160D的复位指令信号RST为逻辑电平“H”或解除复位指令信号RST且为 逻辑电平“L”时进行“是”的判定的动作，也在滤波器电路161b、162b、167b、168b的规定延 迟响应时间中进行“是”判定，不进行综合异常判定。实际上，作为各判定存储信号Mll M22的读出定时，应避免紧接在控制输出信号Dr变化后，而尽量在Dr的改写定时的中间时 期进行读出，则通常过程70 的判定为“否”，立即转移到过程703。过程702b在进行了过程70 的“是”的判定后规定的时间内，进行“否”的判定并 通过过程709返回图10的过程608a，从图10的动作结束过程609a经动作开始过程600， 再次到达图11的过程702a、过程702b，在重复该循环动作中，即使解除复位指令信号RST， 在经过规定时间后，过程70 的判定也不为“否”，若过程702b进行作为超时的“是”的判 定，则转移到过程726。过程703是判定步骤，对异常闭路存储信号M12是否存储有异常闭路状态的逻辑 数值“ 1，，进行判定，若已进行了存储，则进行“是”的判定并转移到过程70 ，若未存储，则 进行“否”的判定并转移到过程704b。过程70 是判定步骤，对异常开路存储信号M22是 否存储有异常开路状态的逻辑数值“1”进行判定，若已进行了存储，则进行“是”的判定并转 移到过程722，若未存储，则进行“否”的判定并转移到过程723。过程704b是判定步骤，对 异常开路存储信号M22是否存储有异常开路状态的逻辑数值“1”进行判定，若已进行了存 储，则进行“是”的判定并转移到过程724，若未存储，则进行“否”的判定并转移到过程705。 过程705是判定步骤，对是否存储有正常闭路存储信号M21和正常开路存储信号M21都为 正常闭路状态的逻辑数值“ 1，，进行判定，若已进行了存储，则进行“是”的判定并转移到过 程721，若任一方或两者存储有逻辑数值“0”，则进行“否”的判定并转移到过程725。在过程726中，在过程70 和过程702b的逻辑异常持续规定时间以上的情况下， 判定发生逻辑异常，对未示出的差错计数器EC6的当前值寄存器加上变量值Δ2 = 3。在过 程722中，在过程70 的判定不是逻辑异常时、在过程703判定闭路异常、过程70 判定 开路异常的情况下，判定发生负载内外断路230(参考图2)，对未示出的差错计数器EC2的 当前值寄存器加上变量值Δ2 = 3。在过程723中，在过程70 的判定不是逻辑异常时、在 过程703判定闭路异常、过程70 判定不是开路异常的情况下、判定发生负载内外短路等210(参考图2)，对未示出的差错计数器EC3的当前值寄存器加上变量值Δ2 = 3。在过程 724中，在过程70 的判定不是逻辑异常时、在过程703判定不是闭路异常、过程704b判定 开路异常的情况下，判定发生元件内外短路等220(参考图2)，对未示出的差错计数器EC4 的当前值寄存器加上变量值Δ2 = 3。此外，差错计数器720是对四个差错计数器EC2、EC3、EC4、及EC6的统称。在过程 725中，在过程70 的判定不是逻辑异常时、过程703判定不是闭路异常、过程704b也判 定不是开路异常、过程705中正常闭路存储信号Mll或正常开路存储信号M21中的某一方 不是正常存储的情况下，判定为暂正常闭路或暂正常开路的状态，使未示出的未确定标志 置位，并转移到过程709。在过程721中，在过程70 的判定不是逻辑异常时、过程703判 定不是闭路异常、过程704b也判定不是开路异常、过程705中正常闭路存储信号Mll和正 常开路存储信号M21都是正常存储的情况下，从4个差错计数器EC2、EC3、EC4、EC6各自的 当前值寄存器减去变量值Δ1 = 1，并使过程725中置位的未确定标志复位，并转移到过程 709。此外，在过程721的当前值寄存器的减法处理中，若各当前值寄存器的值为零，则使减 法处理停止。后续于过程722或过程723或过程7 或过程7 执行的过程706a为再确认处 理单元，对四个差错计数器EC2、EC3、EC4、EC6的当前值寄存器的值是否超过上限值7进行 判定，若已超过则进行“是”的判定并转移到过程707a，若为上限值7以下，进行“否”的判 定并转移到过程709。成为异常处理单元的过程707a是以下步骤即，在异常因素为负载 内外短路等210的情况下，使控制输出信号Dr为开路指令，并且例如用报警显示器105报 知发生异常的状态，按不同因素确定并存储异常发生，并转移到过程709。过程709是返回 过程，从过程709转移到图10的过程608a。概括说明差错计数器720的动作即，若发生某些异常，按发生一次异常对差错计 数器EC2、EC3、EC4、EC6的某个当前值寄存器加上数值3。如果这是由噪声误动作等造成的 零星发生的异常，通过重复进行过程721的减法处理，从而差错计数器的当前值不会超过 7。然而，在硬件异常的情况下连续发生异常，也不进行过程721的减法处理，因此最多发生 三次异常就超过上限值7，过程706a的判定为“是”。(3)实施方式4的要点和特征如以上说明中阐明的那样，本发明实施方式4的电负载的驱动控制装置是电负载 的驱动控制装置100D，该电负载的驱动控制装置100D包括开关元件130，该开关元件130 与由驱动电源101供电的电负载103串联连接；以及，监视控制单元110D，该监视控制单元 IlOD对该开关元件130进行通断控制并对上述电负载103的供电电路是否有异常状态进 行监视，上述监视控制单元IlOD产生成为对于上述开关元件130的闭路指令或开路指令 的控制输出信号Dr，提供给上述开关元件130和判定存储电路160D，上述开关元件130产 生对应于该开关元件130的通断状态的状态检测信号Mn，提供给上述判定存储电路160D， 上述判定存储电路160D在上述控制输出信号Dr为闭路指令时，对上述开关元件130是否 正常闭路进行检测，加以存储，产生闭路判定存储信号M11、M12，另外，在上述控制输出信号 Dr为开路指令时，对上述开关元件130是否正常开路进行检测、加以存储，产生开路判定存 储信号M21、M22，随着上述监视控制单元IlOD读完判定存储信号，利用上述监视控制单元 IlOD的指令定期地强制上述判定存储电路160D复位，上述监视控制单元IlOD还在使上述判定存储电路160D复位前，定期地读取并存储成为判定存储信号的上述闭路判定存储信 号Mil、M12和上述开路判定存储信号M21、M22，根据过去存储的判定存储信号的信号电压 电平的逻辑组合，对是否有异常状态进行判定。另外，上述判定存储电路160D具有正常闭路存储信号Mll和异常闭路存储信号 M12作为上述闭路判定存储信号，并具有正常开路存储信号M21和异常开路存储信号M22作 为上述开路判定存储信号，上述监视控制单元IlOD定期读出上述判定存储电路160D的判 定存储信号，利用上述正常闭路存储信号Mil、异常闭路存储信号M12、正常开路存储信号 M21、及异常开路存储信号M22的信号电压电平的组合，来对是否有异常状态进行判定，随 着上述监视控制单元IlOD读完判定存储信号，利用上述监视控制单元IlOD的指令定期地 强制使上述各判定存储信号M11、M12、M21、M22全部复位。由此，监视控制单元基于判定存 储电路产生的正常闭路存储信号、异常闭路存储信号、正常开路存储信号、及异常开路存储 信号进行异常判定。因而，具有以下特征例如在断开指令长时间持续后产生导通指令的情况下，保留 综合正常判定直到产生导通指令为止，但若在产生断开指令时发生开路异常，则能快速进 行异常判定，若在产生导通指令时发生闭路异常，则能快速进行异常判定。还具有以下特 征控制输出信号为脉宽调制信号，按在读出上次的判定信号至读出本次的期间中、控制输 出信号必定以一次以上地从闭路指令或开路指令变化到开路指令或闭路指令的周期进行 通断动作的情况下，能在每次读完的时刻使各判定存储信号全部都复位，重复更新正常判 定动作或异常判定动作。尤其具有以下特征即，在判定存储电路侧分开存储闭路指令时和 开路指令时的正常判定和异常判定，因此能简化监视控制单元的异常。另外，上述监视控制单元IlOD在从上述判定存储电路160D读出的上述正常闭路 存储信号Mll和异常闭路存储信号M12均为未存储闭路判定信号的状态、且上述正常开路 存储信号M21和异常开路存储信号M22均为未存储开路判定信号的状态下，进行逻辑异常 的暂判定，进行再确认处理，再进行逻辑异常判定，上述逻辑异常判定对从上述监视控制单 元IlOD至上述开关元件130的信号传递系统、上述判定存储电路160D是异常还是噪声误 动作进行判定进行判定。由此，监视控制单元在存在正常闭路存储信号和异常闭路存储信 号都不成立、正常开路存储信号和异常开路存储信号都不成立的逻辑矛盾时，进行逻辑异 常判定。因而，具有以下特征对于与作为功率晶体管的开关元件串联连接并配置在其附近 的判定存储电路，在产生噪声误动作的情况下，能利用再确认处理而不进行错误的异常处 理。另外，上述正常闭路存储信号Mll在上述控制输出信号Dr为闭路指令信号时，若 上述开关元件130的两端电压Tr为规定的闭路电压Von以下，则为逻辑“ 1 ”，进行看作该 开关元件130正常进行闭路动作的暂正常判定，但这也许是发生上述开关元件130的内部 短路或元件间布线短路异常的状态，即发生元件内外短路220异常的状态，上述异常闭路 存储信号M12在上述控制输出信号Dr为闭路指令信号时，若上述开关元件130的两端电压 Tr超过规定的闭路电压Von，则为逻辑“1”，判定为意味着上述电负载103内部短路、外部 布线造成的负载间短路、及开关元件130不能闭路的熔断状态的负载内外短路等210的异 常，，上述正常开路存储信号M21在上述控制输出信号Dr为开路指令信号时，若上述开关元 件130的两端电压Tr为规定的开路电压Voff以上时，则为逻辑“1”，进行看作该开关元件130正常进行开路动作的暂正常判定，但这也许是发生上述负载内外短路等210的异常的 状态，上述异常开路存储信号M22在上述控制输出信号Dr为开路指令信号时，若上述开关 元件130的两端电压Tr小于规定的开路电压Voff，则为逻辑“1”，判定为产生上述元件内 外短路220的异常。另外，上述监视控制单元1IOD在上述正常闭路存储信号Ml 1和上述正常开路存储 信号M21均为暂正常判定的逻辑“1”、上述异常闭路存储信号M21和异常开路存储信号M22 均为逻辑“0”的情况下，判定为电负载103、开关元件130、及外部布线全部正常，上述监视 控制单元IlOD在上述正常闭路存储信号Mll为暂正常判定的逻辑“1”、上述异常开路存储 信号M22为异常判定的逻辑“1”的情况下，判定为发生上述元件内外短路220造成的异常， 上述监视控制单元IlOD还在上述异常闭路存储信号M12为异常判定的逻辑“1”、上述正常 开路存储信号M21为暂正常判定的逻辑“1”时，判定为发生上述负载内外短路等210造成 的异常，上述逻辑“ 1 ”的信号电压逻辑电平为“H”或“L”，上述逻辑“0”为反逻辑，其逻辑电 平为“L”或“H”。由此，监视控制单元对全部正常闭路存储信号、异常闭路存储信号、正常开 路存储信号、及异常开路存储信号的逻辑电平进行这，综合进行异常判定。因而，具有以下 特征能识别并检测出负载间布线短路、负载内部短路、开关元件熔断的异常，即识别并检 测出负载内外短路等的异常，或者能识别并检测出元件间布线短路、元件内部短路的异常， 即识别并检测出元件内外短路的异常，准确判定未发生这些异常的正常状态。另外，在上述开关元件130与电负载103的连接点上连接上拉电阻133和下拉电 阻152，将该连接点的监视电压VO输入到断路检测电路180，上述断路检测电路180包括 分压电阻181、182、183，该分压电阻181、182、183产生第一电压Vl和设定值比该第一电压 Vl要大的第二电压V2 ；以及范围比较电路187，上述范围比较电路187在上述监视电压VO 处于上述第一电压Vl与第二电压V2之间时，判定为发生上述电负载103的内部断路或负 载布线断路，即发生负载内外断路230，产生断路检测信号0P，若上述断路检测电路180检 测出电负载内外断路，则将上述异常闭路存储信号M12和异常开路存储信号M22都设定为 异常判定的逻辑“1”。如上文那样，在本本实施方式4中。包括对电负载内外断路异常进行检测的断路 检测电路，在检测出该断路异常时，将异常闭路存储信号和异常开路存储信号都置于异常 判定侧。此外，异常闭路存储信号在电负载内外短路异常时进行异常判定，异常开路存储信 号在开关元件内外短路异常时进行异常判定，如果同时发生电负载内外短路异常和开关元 件外部短路异常，则驱动电源的正负端子间短路，因此实施由熔丝熔断等造成的断电，驱动 控制装置停止动作。另外，如果同时发生电负载内外短路异常和开关元件内部短路异常，则 驱动电源的正负端子间短路，因此实施因熔丝熔断等造成的断电，或开关元件熔断后电源 恢复，重新启动驱动控制装置，成为开关元件不能闭路的异常状态。因而，具有以下特征监 视控制单元在检测出异常闭路存储信号和异常开路存储信号均为异常侧的情况下，确定为 电负载内外断路异常，能用少量不同类别的存储信号判定多种异常状态。实施方式5(1)结构的详细说明下面，将与图1、图6、图8、图9所示装置的不同点作为中心说明示出本发明实施方 式5的电负载的驱动控制装置的状态电路框图的图12。此外，各图中相同的标号表示相同或相当的部分。在图12中，从驱动电源101通过电源继电器102供电并对电负载103a 103g进行驱动控制的驱动控制装置100E包括成为监视控制单元的微处理器110E、恒压电 源电路120、由例如七个智能电源开关191 197构成的智能电源模块190E。各智能电源 开关191 197包括作为功率晶体管的开关元件130，该作为功率晶体管的开关元件130 包括过电流抑制电路140a和过热断开电路140b ；以及，判定存储电路160E，该判定存储电 路160E跟随未示出的状态检测电路150和断路检测电路180的输出信号，且包含指令履历 存储电路170。此外，智能电源模块190E是在例如单一布线电路板上集中装载各部件，或作 为集成化的单品部件而一体地形成。微处理器IlOE能与RAM111、程序存储器112E、及非易失性数据存储器113协同工 作，对电负载103a 103g的布线电路、电负载103a 103g或开关元件130的断路、短路 异常进行检测，利用报警显示器105进行异常报知，将异常发生履历信息保存在数据存储 器113，在维修检查时利用外部工具106读出异常发生信息。微处理器IlOE包括成为母端 的串并变换器114a，在与设置在智能电源模块190E侧的成为子端的串并变换器114b之间 进行串行数据SER的相互交换。智能电源模块190E包括通信控制电路lHc，将从微处理器 IlOE利用串行通信发送的多个控制输出信号Dr分配给各开关元件130，使各开关元件130 分别闭路或开路。将各判定存储电路160E产生的判定存储信号Mi通过串行通信电路依次 发送到微处理器110E。此外，微处理器IlOE以专用线路对智能电源模块190E发送通信控制信号CNT，在 通信控制信号CNT从逻辑电平“L”变化到“H”后，立刻同时对七个开关元件130发送控制 输出信号Dr，在通信控制信号CNT从逻辑电平“H”变化到“L”后，立刻依次读出涉及二个 或一个开关元件130的判定存储信号Mi。在作为图12所示装置的交换数据的构成图的图 13(A)中，对于批指令输出单元(参考图14的过程902b)的16位写入数据801，其低端的 7位为对七个开关元件130的通断指令信息，例如逻辑“1”则为闭路指令，逻辑“0”则为开 路指令。向低端的第8位写入是否允许智能电源模块190E内的判定存储电路自复位的自 复位允许信号R，后文用图14讲述详细情况。向高端4位写入用于识别写入指令的写入命 令和在使用多个智能电源模块190E时用于进行多个智能电源模块之间的识别的块编号。另外，在图13(B)中，对于分割监视读出单元(参考图14的过程904a)的16位读 出数据802，向低端的8位的前半部分写入涉及偶数频道号的开关元件130的判定存储信 息，向低端的8位的后半部分写入涉及奇数频道号的开关元件130的判定存储信息。向高 端的8位内的前半部分写入成为对象的开关元件的频道号0 7内的偶数号。向高端4位 写入用于识别读出指令的读出命令和在使用多个智能电源模块190E时用于进行智能电源 模块190E之间的识别的块编号。作为判定存储信号Mi，在判定存储电路160E为图1那样 的实施方式的判定存储电路的情况下，如判定存储数据80 所示，写入正常闭路存储信号 Ml、正常开路存储信号M2、导通指令存储信号M3、断开指令存储信号M4的各逻辑状态。在判定存储电路160E为图6、图8那样的实施方式的判定存储电路的情况下，如判 定存储数据80 所示，写入异常闭路存储信号M5、异常开路存储信号M6、导通指令存储信 号M3、断开指令存储信号M4的各逻辑状态。在判定存储电路160E为图9那样的实施方式 的判定存储电路的情况下，如判定存储数据802c所示，写入正常闭路存储信号Mil、异常闭 路存储信号M12、正常开路存储信号M21、异常开路存储信号M22的各逻辑状态。
(2)作用和动作的详细说明接着，参照图14所示流程图对采用图12所示结构的本发明实施方式5的装置的 作用和动作与图1所示装置的不同点进行说明。首先，图12中，若使未示出的电源开关闭 路，则电源继电器102的输出接点闭路，对驱动控制装置100E供电，微处理器IlOE开始动 作。微处理器IlOE根据未示出的多个输入信号的动作状态和存放在程序存储器112E中的 控制程序的内容，对未示出的多个电负载进行驱动控制。利用跟随微处理器IlOE产生的控 制输出信号Dr控制通断的智能电源开关191 197，对作为多个电负载的一部分的电负载 103a 130g分别控制通电。微处理器IlOE与智能电源开关103a 103g协同工作，对各电负载103a 103g 是否有包含了负载间布线短路210a、负载内部短路210b、开关元件熔断210c的负载内外 短路等210、或者是否有包含了元件间布线短路220a、元件内部短路220b的元件内外短路 220、或者是否有包含了负载布线断路230a、负载内部断路230b的负载内外断路230等异常 进行检测，写入RAMlll进行存储。若使电源开关开路，则电源继电器102使闭路状态持续 规定的延迟时间，在该延迟供电期间中，将存储在RAMlll中的异常发生信息传送到非易失 性的数据存储器113进行保存。接着，参照图14的用于说明动作的流程图来说明图12所示装置的作用和动作。图 14中，过程900是构成监视控制单元的微处理器IlOE的异常判定动作开始的步骤，后续的 过程901a是判定步骤，在首次执行该过程901a时进行“是”的判定并转移到过程901b，在 第二次及其后执行时进行“否”的判定并转移到过程90加。过程901b是以下步骤S卩，产生 对存储有后文讲述的过程块906读出的判定信息的内部存储器的复位指令，并转移到过程 90加。过程90 是判定步骤，对是否是对智能电源模块190E发送并写入控制输出信号Dr 的时期进行判定，定期进行“是”的判定并转移到过程902b，定期进行“否”的判定并转移到 过程903。成为指令输出产生单元(相当于批指令输出单元)的过程902b是以下的步骤 即，首先使通信控制信号CNT的逻辑电平从“L”变化到“H”，接着对智能电源模块190E发送 写入数据801，并转移到过程908a。过程903是判定步骤。对是否是从智能电源模块190E读出判定存储信号Mi的时 期进行判定，定期进行“是”的判定并转移到过程904a，定期进行“否”的判定并转移到过程 908a。此外，如果使电源开关闭路，后文讲述的过程908a进行“否”的判定并转移到动作结 束过程909a，在过程909a中执行其它控制流程，并再次转移到动作开始过程900。之后的 控制流程一边对过程900、过程90加、过程903、过程908a、过程909a、过程900进行循环，一 边在过程90 定期进行“是”判定的时执行过程902b，在过程903定期进行“是”的判定时 执行过程90 、过程块906、907。在成为判定信息读出单元(相当于分割监视读出单元) 的过程90 中，首先使通信控制信号CNT的逻辑电平从“H”变化到“L”，之后，从智能电源 模块190E读出读出数据802，转移到成为再确认处理单元的过程块906，在过程块906中进 行读出信息的综合判定和再确认处理，并转移到过程块907。成为异常处理单元的过程907是以下步骤S卩，在异常因素为负载内外短路等210 的情况下，使对于控制该电负载的开关元件130的控制输出信号Dr为开路指令，另外，用例 如报警显示器105报知异常发生状态，按不同因素确定并存储异常的发生，并转移到过程 908a。在过程903进行“否”的判定时，或在后续于过程907执行的过程908a中，若使电源开关闭路，则进行“否”的判定并转移到动作结束过程909a，使流程重复，转移到动作开始过 程900，并且若使电源开关开路，则进行“是”的判定并转移到过程908b。在成为异常处理 单元的过程908b中，将过程907确定并存储的不同因素的异常发生信息存放到数据存储器 113，并转移到过程909b，在过程909b中使电源继电器102释放。此外，存放在数据存储器 113中的数据为不同因素的异常发生次数，在进行过程908b的传送时，读出到上次为止的 累积次数，对其加上1进行更新，并写入更新后的数据。在判定存储电路160E是包含指令履历存储电路170、产生图1、图6、图8所示那 样的判定存储信号Ml M4或M3 M6的形式的电路时，过程块906包含图5的全部过程 和图4的过程405至过程406b，过程块907相当于图4的过程407a、407b。在判定存储电 路160E是不包含指令履历存储电路170、产生图9所示那样的判定存储信号M11、M12、M21、 M22的形式的电路时，过程块906从图11的全部过程去除过程707a，过程块907相当于图 11的过程707a。在构成智能电源模块190E的功率晶体管130、状态检测电路150、及判定存储电路 160E中，在过程810中，电源接通检测电路检测出接通电源并产生复位脉冲，在后续的过程 811中，使智能电源模块190E内的全部存储信息复位为初始状态。过程81 是判定步骤， 对微处理器IlOE发送的通信控制信号CNT的逻辑电平是否从“L”变化到“H”进行判定，仅 在检测到变化时进行“是”的判定并转移到过程813，在没有变化时进行“否”的判定并转移 到过程814。过程813是以下步骤即，接收过程902b中从微处理器IlOE发送的写入数据 801，进行存储、更新，并将最新的控制输出信号Dr提供给各开关元件130。后续的过程814 是以下步骤即，产生跟随最新的通断指令信号的判定存储信号Ml M4、M3 M6、Mll M22，并转移到过程812b。过程812b是判定步骤，对从微处理器IlOE发送的通信控制信号CNT的逻辑电平 是否从“H”变化到“L”进行判定，仅在检测到变化时进行“是”的判定并转移到过程815，在 没有变化时进行“否”的判定，转移并返回到过程81加。在过程815中，依次更新成为读出 对象的开关元件130的频道号，在后续的过程816中，送回更新后的频道号的读出数据802。 后续的过程817是判定步骤，对过程813中接收到的写入数据801中的自复位允许信号R的 逻辑进行判定，若为允许自复位则进行“是”的判定并转移到过程818，如果不允许自复位， 则进行“否”的判定，转移并返回到过程81加。在过程818中，使成为读出对象的判定存储 电路160E的存储信息自复位，并返回到过程81加。此处，概括说明智能电源模块190E内的控制动作。在接通电源时由过程810、811 进行了初始化的智能电源模块190E通常在判定“否”的过程812a、过程814、及判定“否” 的过程812b之间进行循环动作，在过程814中，一边始终监视状态检测信号Mn、OC或断路 检测信号0P，一边产生判定存储信号，以防备不知何时发生的短路、断路异常。若微处理 器IlOE侧的过程90 定期进行“是”的判定，则通信控制信号CNT从逻辑电平“L”变化到 “H”，过程81 进行“是”的判定，从而进行写入数据801的接收。若微处理器IlOE侧的过 程903定期进行“是”的判定，则通信控制信号CNT从逻辑电平“H”变化到“L”，过程812b 进行“是”的判定，从而送回读出数据802。根据写入数据801，若自复位允许信号R为允许 自复位的状态，则由过程816发送读出数据802，之后，由过程818利用自复位处理使判定存 储电路的存储状态初始化。
(3)实施方式5的要点和特征如以上说明中阐明的那样，本发明实施方式5的电负载的驱动控制装置是电负载 的驱动控制装置100E，该电负载的驱动控制装置100E包括开关元件130，该与由驱动电 源101供电的电负载103a 103g串联连接；以及，监视控制单元110E，该监视控制单元 IlOE对该开关元件130进行通断控制，并对上述电负载103a 103g的供电电路是否有异 常状态进行监视，上述监视控制单元IlOE产生成为对于上述开关元件130的闭路指令或开 路指令的控制输出信号Dr，提供给上述开关元件130和判定存储电路160E，上述开关元件 130产生对应于该开关元件130的通断状态的状态检测信号Mn，提供给上述判定存储电路 160E，上述判定存储电路160E在上述控制输出信号Dr为闭路指令时，对上述开关元件130 是否正常闭路进行检测，加以存储，产生闭路判定存储信号Ml、Mil、M12、M5，另外，在上述 控制输出信号Dr为开路指令时，对上述开关元件130是否正常开路进行检测，加以存储，产 生开路判定存储信号M2、M21、M22、M6，随着上述监视控制单元IlOE读完判定存储信号，上 述判定存储电路160E还定期使存储信息自复位，上述监视控制单元IlOE还在使上述判定 存储电路160E复位前，定期地读取并存储成为判定存储信号的上述闭路判定存储信号Ml、 M11、M12、M5和上述开路判定存储信号M2、M21、M22、M6，根据过去存储的判定存储信号的信 号电压电平的逻辑组合，对是否有异常状态进行判定。另外，作为一种实施方式，上述判定存储电路160E还添加有指令履历存储电路 170,向该指令履历存储电路170输入对于上述开关元件130的控制输出信号Dr。该指令履 历存储电路170对上述控制输出信号Dr成为与闭路指令相对应的逻辑电平的信息进行存 储、产生成为逻辑“1”的导通指令存储信号M3，并对上述控制输出信号Dr成为与开路指令 对应的逻辑电平的信息进行存储、产生成为逻辑“1”的断开指令存储信号M4，上述判定存 储电路160E具有正常闭路存储信号Ml或异常闭路存储信号M5作为上述闭路判定存储信 号，并具有正常开路存储信号M5或异常开路存储信号M6作为上述开路判定存储信号，上述 指令履历存储电路170还连同上述判定存储电路一起，随着上述监视控制单元IlOE读完判 定存储信号，定期使存储信息自复位，上述监视控制单元IlOE包括第一正常存储器R11， 该第1正常存储器Rll在读出时刻的上述导通指令存储信号M3为逻辑“1”时，对上述闭路 判定存储信号Ml、M5的内容为正常或无异常的判定进行暂判定存储；以及，第一异常存储 器R12，该第一异常存储器R12存储非正常或异常判定，并包括第二正常存储器R21，该第 二正常存储器R21在读出时刻的上述断开指令存储信号M4为逻辑“1”时，对上述开路判定 存储信号M2、M6的内容为正常判定或无异常的判定进行暂判定存储；以及，第二异常存储 器R22，该第二异常存储器R22存储非正常或异常判定。另外，上述判定存储电路160E的其它实施方式具有正常闭路存储信号Mll和异常 闭路存储信号M12作为上述闭路判定存储信号，并具有正常开路存储信号M21和异常开路 存储信号M22作为上述开路判定存储信号。上述监视控制单元IlOE定期读出上述判定存 储电路160E的判定存储信号，利用上述正常闭路存储信号Mil、异常闭路存储信号M12、正 常开路存储信号M21、及异常开路存储信号M22的信号电压电平的组合，来对是否有异常状 态进行判定，随着上述监视控制单元IlOE读完判定存储信号，使全部上述各判定存储信号 M11、M12、M21、M22的存储信息自复位。另外，将上述开关元件130分别内置于对多个电负载103a 103g进行驱动控制的多个智能电源开关191 197中，该智能电源开关191 197还分别包含判定存储电 路160E，构成智能电源模块190E作为整体，上述智能电源模块190E还包括通信控制电路 114c，该通信控制电路IHc用于通过串并变换器114a、114b与上述监视控制单元IlOE之 间串行通信控制监视信号，上述通信控制电路114c对各开关元件130分别提供从上述监视 控制单元IlOE接收到的多个控制输出信号Dr，并将从各智能电源开关191 197输入的上 述闭路判定存储信号和开路判定存储信号发送到上述监视控制单元110E，上述闭路判定存 储信号和开路判定存储信号是对正常闭路存储信号Ml和正常开路存储信号M2或异常闭路 存储信号M5和异常开路存储信号M6添加导通指令存储信号M3和断开指令存储信号M4的 信号，或者为正常闭路存储信号Mil、异常闭路存储信号M12、正常开路存储信号M21、及异 常开路存储信号M22。由此，包含多个智能电源开关的智能电源模块包括用于与监视控制单 元进行串行通信的通信控制电路。因而，具有以下特征减少多个监视控制信号的交换所需 的信号线路数、能小型且价廉地构成，并且即使对各个智能电源开关的信号交换产生延迟， 也由判定存储电路跟随控制输出信号的变化，即时对各个智能电源开关是否发生异常进行 判定并加以存储，因此，不进行错误的异常判定。另外，上述通信控制电路IHc包括批指令输出单元902b和分割监视读出单元 904a,上述批指令输出单元902b是写入数据801的发送单元，利用来自上述监视控制单元 IlOE的一次串行通信，对上述多个智能电源开关191 197分别提供个别的控制输出信号 Dr,跟随该控制输出信号Dr的逻辑电平，使各开关元件130闭路或开路，上述分割监视读出 单元90 是读出单元，利用对上述监视控制单元IlOE的一次串行通信，读出从上述多个智 能电源开关191 197的一部分输入的读出数据802，并一边依次改变成为监视对象的上述 智能电源开关191 197，一边利用多次发送，读出有关所有智能电源开关191 197的判 定存储信号数据8(^a、802b、802c。由此，通信控制电路包括批指令输出单元和分割监视读 出单元。因而，具有以下特征能对多个智能电源开关一并快速地提供控制输出信号，并能 缩短一次的监视信号的读出时间，快速发送下次的控制输出信号。另外，上述批指令输出单元902b利用来自上述监视控制单元IlOE的一次的串行 通信，对上述多个智能电源开关191 197分别提供个别的控制输出信号Dr，并包含对上述 多个智能电源开关191 197的自复位允许信号R，上述自复位允许信号R是跟随其自复位 允许信号的逻辑电平、在读完上述多个智能电源开关191 197内的闭路判定存储信号和 开路判定存储信号的时刻、决定是否进行复位的指令信号。由此，监视控制单元能利用批指 令输出单元中包含的自复位允许信号，在读完闭路判定存储信号和开路判定存储信号的时 刻决定是否进行复位。因而，具有以下特征在进行缓慢变化的输出动作的电负载中，控制 输出信号的逻辑发生变化，之后，能在完成判定存储信号的读取存储和综合异常判定之前， 不使控制输出信号复位。(4)实施方式1 5的要点和特征如以上说明中阐明的那样，本发明的电负载的驱动控制装置是电负载的驱动控制 装置100A 100E，该电负载的驱动控制装置100A 100E包括开关元件130，该开关元 件130与由驱动电源101供电的电负载103、103a 103g串联连接；以及，监视控制单元 IlOA 110E，该监视控制单元IlOA IlOE对该开关元件130进行通断控制，并对上述电 负载103、103a 103g的供电电路是否有异常状态进行监视，上述监视控制单元IlOA IlOE产生成为对上述开关元件130的闭路指令或开路指令的控制输出信号Dr，提供给上述 开关元件130和判定存储电路160A 160E，上述开关元件130产生对应于该开关元件130 的通断状态的状态检测信号Mn，提供给上述判定存储电路160A 160E，上述判定存储电路 160A 160E在上述控制输出信号Dr为闭路指令时，对上述开关元件130是否正常闭路进 行检测，加以存储，产生闭路判定存储信号Ml、Mil、M12、M5，而且，在上述控制输出信号Dr 为开路指令时，对上述开关元件130是否正常开路进行检测，加以存储，产生开路判定存储 信号M2、M21、M22、M6，随着上述监视控制单元IlOA IlOE读完判定存储信号，上述判定 存储电路160A 160E定期地使存储信息自复位，或由上述监视控制单元IlOA IlOE的 指令定期地强制使存储信息复位，上述监视控制单元IlOA IlOE还在使上述判定存储电 路160A 160E复位前，定期地读取并存储成为判定存储信号的上述闭路判定存储信号Ml、 M11、M12、M5和上述开路判定存储信号M2、M21、M22、M6，根据过去存储的判定存储信号的信 号电压电平的逻辑组合，对是否有异常状态进行判定。另外，上述监视控制单元IlOA IlOE包括与程序存储器112A 112E协同工作 并包含了运算处理用的RAMlll的微处理器IlOA 110E，上述程序存储器112A 112E中 包含有成为指令输出产生单元402b、602b、及902b ；成为判定信息读出单元4(Ma、604a、及 904a ；以及，成为异常处理单元407a、707a、907的控制程序，上述指令输出产生单元402b、 602b及902b产生对于上述开关元件130的控制输出信号Dr，上述判定信息读出单元4(Ma、 604a及90 读出上述判定存储电路160A 160E产生的闭路判定存储信号M1、M5和开路 判定存储信号M2、M6以及上述指令履历存储电路170产生的导通指令存储信号M3和断开 指令存储信号M4，或读出正常闭路存储信号Mll和异常闭路存储信号M12和正常开路存储 信号M21和异常开路存储信号M22，上述异常处理单元407a、707a、907利用上述判定信息读 出单元的读出信号的逻辑电平的组合，来对是否有异常状态进行判定，在检测出上述电负 载103、103a 103g的短路异常时至少使上述控制输出信号Dr变成开路指令，上述开关元 件130中设置有过电流抑制电路140a、过电流断开电路140c、及过热断开电路140b这三者 中的至少一个保护电路。另外，上述过电流抑制电路140a是负反馈控制电路，即，控制上述开关元件130的 导通状态，使得该开关元件130的通电电流不超过规定的阈值，上述过电流断开电路140c 是在上述开关元件130的通电电流超过规定的阈值时使该开关元件130维持开路状态的电 路，上述过热断开电路140b是在上述开关元件130的温度超过规定的阈值时断开该开关元 件的电路。由此，对于包含了与程序存储器协同工作的微处理器的监视控制单元，包括在 发生电负载短路异常时使开关元件开路的异常处理单元，智能电源开关包括过电流抑制电 路、过电流断开电路、及过热断开电路。因而，具有以下特征即使读出判定信息的定时比产 生控制输出信号的定时要迟后，且进行异常判定后产生对开关元件的通断指令存在延迟， 开关元件也不烧坏，微处理器不必进行紧急处理，因此减轻控制负载。另外，上述异常处理单元407a、707a、907还添加有异常履历保存单元408b、608b、 908b,该异常履历保存单元408b、608b、908b产生异常报知输出信号并进行报警显示，或至 少将所判定的异常内容按不同因素暂时保存在上述RAMlll的特定区域并在使电源开关开 路后的延迟供电期间中传送到非易失性数据存储器113进行保存。由此，监视控制单元利 用异常处理单元将异常发生履历信息放置并保存在非易失性数据存储器中。因而，具有以下特征通过读出数据存储器的内容，从而能够方便地进行驱动控制装置的维修检查。
另外，上述程序存储器112A 112E还包含成为再确认处理单元406a、706a、906 的控制程序，上述再确认处理单元406a、706a、906在基于本次判定存储信号的读取存储 的异常判定结果是异常时，对基于下次读取存储的异常判定结果是否再次异常进行确认 处理，在多次异常判定结果为异常判定时确定并存储异常发生状态，上述再确认处理单元 406a.706a.906确定并存储了异常发生状态，从而上述异常处理单元407a、707a、907被执 行。由此，监视控制单元进行对异常判定结果的确认处理，之后，执行异常处理。因而，具有 以下特征与作为功率晶体管的开关元件串联连接且配置在其附近的判定存储电路进行噪 声误动作的情况下，能够利用再确认处理而不进行错误的异常处理。
权利要求
1.一种电负载的驱动控制装置，包括开关元件，该开关元件与由驱动电源供电的电负载串联连接；以及，监视控制单 元，该监视控制单元对所述开关元件进行通断控制，并对所述电负载的供电电路是否有异 常状态进行监视，其特征在于，所述监视控制单元产生成为对于所述开关元件的闭路指令或开路指令的控制输出信 号，提供给所述开关元件及判定存储电路，所述开关元件产生对应于该开关元件的通断状态的状态检测信号，提供给所述判定存 储电路，所述判定存储电路在所述控制输出信号为闭路指令时，对所述开关元件是否正常闭路 进行检测，加以存储，产生闭路判定存储信号，并且在所述控制输出信号为开路指令时，对 所述开关元件是否正常开路进行检测，加以存储，产生开路判定存储信号，而且随着所述监 视控制单元读完判定存储信号，使存储信息自复位，或由所述监视控制单元的指令定期地 强制使存储信息复位，所述监视控制单元还在使所述判定存储电路复位前，定期地读取并存储成为判定存储 信号的所述闭路判定存储信号和所述开路判定存储信号，根据过去存储的判定存储信号的 信号电压电平的逻辑组合，对是否有异常状态进行判定。
2.如权利要求1所述的电负载的驱动控制装置，其特征在于，所述监视控制单元定期地读出所述闭路判定存储信号和所述开路判定存储信号的判 定信号的读出时期处在所述监视控制单元产生成为对于所述开关元件的闭路指令或开路 指令的控制输出信号的指令提供时期前后，从伴随读完上次的判定存储信号的所述判定存 储电路的存储信息的复位处理至所述监视控制单元利用读出下次的判定存储信号来完成 读取存储的期间为所述判定存储电路的判定时间段，在所述判定时间段内，在所述控制输出信号从开路指令变化到闭路指令时，或从闭路 指令变化到开路指令时，所述下次读出的判定存储信号包含所述闭路判定存储信号和开路 判定存储信号这两者，在所述判定时间段内，在所述控制输出信号使闭路指令和开路指令 的任一方持续时，所述下次读出的判定存储信号为所述闭路判定存储信号和开路判定存储 信号的任一方有效。
3.如权利要求2所述的电负载的驱动控制装置，其特征在于，所述监视控制单元定期地对所述判定存储电路产生的所述判定存储信号进行读取，加 以存储，对是否有异常进行判定，并且在基于本次的读取存储的异常判定结果是异常时，对 基于下次的读取存储的异常判定结果是否再次异常进行再确认处理，在多次异常判定结果 判定为异常时，进行异常处理，所述异常处理至少在所述异常判定结果为所述电负载短路异常时，停止所述控制输出 信号，对所述开关元件提供开路指令。
4.如权利要求1所述的电负载的驱动控制装置，其特征在于，所述判定存储电路还包括指令履历存储电路，向该指令履历存储电路输入对于所述开 关元件的控制输出信号，所述指令履历存储电路对所述控制输出信号形成与闭路指令对应的逻辑电平的信息 进行存储，产生成为逻辑“1”的导通指令存储信号，并对所述控制输出信号(Dr)形成与开路指令对应的逻辑电平的信息进行存储，产生成为逻辑“ 1，，的断开指令存储信号，所述判定存储电路具有正常闭路存储信号或异常闭路存储信号作为所述闭路判定存 储信号，并具有正常开路存储信号或异常开路存储信号作为所述开路判定存储信号，所述指令履历存储电路还连同所述判定存储电路一起，随着所述监视控制单元读完判 定存储信号，使存储信息自复位，或由所述监视控制单元的指令定期地强制使存储信息复 位，所述监视控制单元包括第一正常存储器，该第一正常存储器在读出时刻的所述导通 指令存储信号为逻辑“ 1”时，对所述闭路判定存储信号的内容为正常或无异常的判定进行 暂判定存储；以及，第一异常存储器，该第一异常存储器存储非正常或异常判定，并且包括 第二正常存储器，该第二正常存储器在读出时刻的所述断开指令存储信号为逻辑“ 1”时，对 所述开路判定存储信号的内容为正常判定或无异常判定进行暂判定存储；以及，第二异常 存储器，该第二异常存储器存储非正常或异常判定，在所述第一、第二正常存储器都存储有正常暂判定且第一、第二异常存储器都未存储 有异常判定时进行正常判定，在第一、第二异常存储器的至少一方存储有异常判定时进行 闭路异常或开路异常的异常判定，在所述第一正常存储器未进行正常存储且第一异常存储 器未进行异常存储时，或在所述第二正常存储器未进行正常存储且第二异常存储器未进行 异常存储时，进行未确定判定，所述第一、第二正常存储器和第一、第二异常存储器按不同因素存储所述正常暂判定、 正常判定、异常判定或未确定判定的结果，之后，定期地被复位。
5.如权利要求4所述的电负载的驱动控制装置，其特征在于，所述监视控制单元在解除对于所述指令履历存储电路的复位信号的状态下，在所述导 通指令存储信号和断开指令存储信号均为逻辑“0”时，或在所述导通指令存储信号为“0” 且因不进行导通存储而所述闭路判定存储信号为逻辑“1”时，或在所述断开指令存储信号 (M4)为逻辑“0”且因不进行断开存储而所述开路判定存储信号为逻辑“ 1，，时，进行逻辑异 常的暂判定，进行再确认处理，再进行逻辑异常判定，所述逻辑异常判定是对从所述监视控 制单元至所述开关元件的信号传递系统或所述判定存储电路或所述指令履历存储电路是 异常还是噪声误动作进行判定。
6.如权利要求4所述的电负载的驱动控制装置，其特征在于， 所述判定存储电路产生正常闭路存储信号和正常开路存储信号，所述正常闭路存储信号在所述控制输出信号为闭路指令信号时，若所述开关元件的两 端电压为规定的闭路电压以下，则为逻辑“1”，进行看作该开关元件正常进行闭路动作的暂 正常判定，但这也许是发生所述开关元件的内部短路或元件间布线短路的异常的状态，即 也许是发生元件内外短路的异常的状态，在所述控制输出信号为闭路指令信号时，若所述 开关元件的两端电压超过规定的闭路电压，则为逻辑“0”，判定为意味着所述电负载内部短 路或外部布线造成的负载间短路或开关元件不能闭路的熔断状态的负载内外短路等异常， 所述正常开路存储信号在所述控制输出信号为开路指令信号时，若所述开关元件的两 端电压为规定的开路电压以上，则为逻辑“1”，进行看作该开关元件正常进行开路动作的暂 正常判定，但这也许是发生所述负载内外短路等异常的状态，在所述控制输出信号为开路 指令信号时，若所述开关元件的两端电压小于规定的开路电压，则为逻辑“0”，判定为发生所述元件内外短路的异常，对于所述监视控制单元，若所述正常闭路存储信号和所述正常开路存储信号均为暂正 常判定的逻辑“ 1”，则判定为电负载、开关元件、及外部布线全部正常，若所述正常闭路存储 信号为暂正常判定的逻辑“1”且所述正常开路存储信号为非正常判定的逻辑“0”，则判定 为发生所述元件内外短路造成的异常，若所述正常闭路存储信号为非正常判定的逻辑“0” 且所述正常开路存储信号为暂正常判定的逻辑“1”，则判定为发生所述负载内外短路等造 成的异常，所述逻辑“ 1”的信号电压的逻辑电平为“H”或“L”，逻辑“0”为反逻辑，即，逻辑 “0”的逻辑电平为“L”或“H”。
7.如权利要求6所述的电负载的驱动控制装置，其特征在于，在所述开关元件与电负载的连接点上连接上拉电阻和下拉电阻，将该连接点的监视电 压输入到断路检测电路，所述断路检测电路包括分压电阻，该分压电阻产生第一电压和设定值大于该第一电 压的第二电压；以及，范围比较电路，所述范围比较电路在所述监视电压处于所述第一电压与第二电压之间时，判定为发生 所述电负载内部断路或负载布线断路，即判定为发生负载内外断路，产生断路检测信号，若 所述断路检测电路检测出电负载内外断路，则将所述正常闭路存储信号和正常开路存储信 号都设定为非正常判定的逻辑“0”。
8.如权利要求4所述的电负载的驱动控制装置，其特征在于， 所述判定存储电路产生异常闭路存储信号和异常开路存储信号，所述异常闭路存储信号在所述控制输出信号为闭路指令信号时，若所述开关元件的两 端电压超过规定的闭路电压，则为逻辑“1”，判定为意味着所述电负载内部短路或外部布线 造成的负载间短路或开关元件不能闭路的熔断状态的负载内外短路等异常，在所述控制输 出信号为闭路指令信号时，若所述开关元件的两端电压为规定的闭路电压以下，则为逻辑 “0”，进行看作该开关元件正常进行闭路动作的暂正常判定，但这也许是发生所述开关元件 的内部短路或元件间布线短路的异常的状态，即也许是发生元件内外短路的异常的状态，所述异常开路存储信号在所述控制输出信号为开路指令信号时，若所述开关元件的两 端电压小于规定的开路电压，则为逻辑“1”，判定为发生所述元件内外短路的异常，在所述 控制输出信号为开路指令信号时，若所述开关元件的两端电压为规定的闭路电压以上，则 为逻辑“0”，进行看作该开关元件正常进行开路动作的暂正常判定，但这也许是发生所述负 载内外短路等异常的状态，所述监视控制单元在解除对于所述判定存储电路的复位指令的状态下，若所述异常闭 路存储信号和所述异常开路存储信号均为暂正常判定的逻辑“0”，则判定为电负载和开关 元件和及外部布线全部正常，若所述异常闭路存储信号为暂正常判定的逻辑“0”且所述异 常开路存储信号为异常判定的逻辑“ 1”，则判定为发生所述元件内外短路造成的异常，若所 述异常闭路存储信号为异常判定的逻辑“1”且所述异常开路存储信号为暂正常判定的逻辑 “0”，则判定为发生所述负载内外短路等造成的异常，所述逻辑“1”的信号电压的逻辑电平 为“H”或“L”，所述逻辑“0”为反逻辑，即，所述逻辑“0”的逻辑电平为“L”或“H”。
9.如权利要求4所述的电负载的驱动控制装置，其特征在于， 所述判定存储电路产生异常闭路存储信号和异常开路存储信号，所述异常闭路存储信号在所述控制输出信号为闭路指令信号时，若所述开关元件的通 电电流超过规定的上限值，则为逻辑“1”，判定为所述电负载内部短路或外部布线造成的负 载间短路的异常，即负载内外短路异常，在所述控制输出信号为闭路指令信号时，若所述开 关元件的通电电流小于规定的上限值，则为逻辑“0”，进行看作该开关元件正常进行闭路动 作的暂正常判定，但这也许是发生所述开关元件的内部短路或元件间布线短路的异常的状 态，即也许是发生元件内外短路的异常的状态，所述异常开路存储信号在所述控制输出信号为开路指令信号时，若所述开关元件的两 端电压小于规定的开路电压，则为逻辑“1”，判定为发生所述元件内外短路异常，在所述控 制输出信号为开路指令信号时，若所述开关元件的两端电压为规定的开路电压以上，则为 逻辑“0”，进行看作该开关元件正常进行开路动作的暂正常判定，但这也许是发生意味着所 述电负载内部短路或外部布线造成的负载间短路或开关元件不能闭路的熔断状态的所述 负载内外短路等异常的状态，所述监视控制单元在解除对于所述判定存储电路的复位指令的状态下，若所述异常闭 路存储信号和所述异常开路存储信号均为暂正常判定的逻辑“0”，则判定为电负载和开关 元件及外部布线全部正常，若所述异常闭路存储信号为暂正常判定的逻辑“0”且所述异常 开路存储信号为异常判定的逻辑“ 1”，则判定为发生所述元件内外短路造成的异常，若所述 异常闭路存储信号为异常判定的逻辑“1”且所述异常开路存储信号为暂正常判定的逻辑 “0”，则判定为发生所述负载内外短路等造成的异常，所述逻辑“1”的信号电压的逻辑电平 为“H”或“L”，所述逻辑“0”为反逻辑，即所述逻辑“0”的逻辑电平为“L”或“H”。
10.如权利要求4所述的电负载的驱动控制装置，其特征在于，在所述开关元件与电负载的连接点上连接上拉电阻和下拉电阻，并将该连接点的监视 电压输入到断路检测电路，所述断路检测电路包括分压电阻，该分压电阻产生第一电压和设定值大于该第一电 压的第二电压；以及，范围比较电路所述范围比较电路在所述监视电压处于所述第一电压与第二电压之间时，判定为发生 所述电负载内部断路或负载布线断路，即判定为发生负载内外断路，产生断路检测信号，若 所述断路检测电路检测出电负载内外断路，则将所述异常闭路存储信号和异常开路存储信 号都设定为异常判定的逻辑“ 1 ”。
11.如权利要求1所述的电负载的驱动控制装置，其特征在于，所述判定存储电路具有正常闭路存储信号和异常闭路存储信号作为所述闭路判定存 储信号，并具有正常开路存储信号和异常开路存储信号作为所述开路判定存储信号，所述监视控制单元定期地读出所述判定存储电路的判定存储信号，利用所述正常闭路 存储信号和异常闭路存储信号和正常开路存储信号及异常开路存储信号的信号电压电平 的组合，来对是否有异常状态进行判定，所述各判定存储信号均随着所述监视控制单元读完判定存储信号，使存储信息自复 位，或由所述监视控制单元的指令定期地强制使存储信息复位。
12.如权利要求11所述的电负载的驱动控制装置，其特征在于，所述监视控制单元在从所述判定存储电路读出的所述正常闭路存储信号和异常闭路 存储信号均未存储有闭路判定存储信号，且所述正常开路存储信号和异常开路存储信号均未存储有开路判定存储信号的状态下，进行逻辑异常暂判定，进行再确认处理，再进行逻辑 异常判定，所述异常逻辑判定是对从所述监视控制单元至所述开关元件的信号传递系统或所述 判定存储电路是异常还是噪声误动作进行判定。
13.如权利要求11所述的电负载的驱动控制装置，其特征在于，所述正常闭路存储信号在所述控制输出信号为闭路指令信号时，若所述开关元件的两 端电压为规定的闭路电压以下，则为逻辑“1”，进行看作该开关元件正常进行闭路动作的暂 正常判定，但这也许是发生所述开关元件的内部短路或元件间布线短路的异常的状态，即 也许是发生元件内外短路的异常的状态，所述异常闭路存储信号在所述控制输出信号为闭路指令信号时，若所述开关元件的两 端电压超过规定的闭路电压，则为逻辑“1”，判定为意味着所述电负载内部短路或外部布线 造成的负载间短路或开关元件不能闭路的熔断状态的负载内外短路等异常，所述正常开路存储信号在所述控制输出信号为开路指令信号时，若所述开关元件的两 端电压为规定的开路电压以上，则为逻辑“1”，进行看作该开关元件正常进行开路动作的暂 正常判定，但这也许是发生所述负载内外短路等异常的状态，所述异常开路存储信号在所述控制输出信号为开路指令信号时，若所述开关元件的两 端电压小于规定的开路电压，则为逻辑“1”，判定为发生所述元件内外短路的异常，所述监视控制单元在所述正常闭路存储信号和所述正常开路存储信号均为暂正常判 定的逻辑“ 1”且所述异常闭路存储信号和异常开路存储信号均为逻辑“0”的情况下，判定 为电负载和开关元件及外部布线全部正常，若所述正常闭路存储信号为暂正常判定的逻辑 “ 1”且所述异常开路存储信号为异常判定的逻辑“ 1”，则判定为发生所述元件内外短路造成 的异常，若所述异常闭路存储信号为异常判定的逻辑“1”且所述正常开路存储信号为暂正 常判定的逻辑“ 1 ”，则判定为发生所述负载内外短路等造成的异常，所述逻辑“ 1，，的信号电 压的逻辑电平为“H”或“L”，所述逻辑“0”为反逻辑，即所述逻辑“0”的逻辑电平为“L”或 “H”。
14.如权利要求13所述的电负载的驱动控制装置，其特征在于，在所述开关元件与电负载的连接点上连接上拉电阻和反偏电阻，并将该连接点的监视 电压输入到断路检测电路，所述断路检测电路包括分压电阻，该分压电阻产生第一电压和设定值大于该第一电 压的第二电压；以及，范围比较电路，所述范围比较电路在所述监视电压处于所述第一电压与第二电压之间时，判定为发生 所述电负载内部断路或负载布线断路，即判定为发生负载内外断路，产生断路检测信号，若 所述断路检测电路检测出电负载内外断路，则将所述异常闭路存储信号和异常开路存储信 号都设定为异常判定的逻辑“ 1 ”。
15.如权利要求1所述的电负载的驱动控制装置，其特征在于，将所述开关元件分别内置于对多个电负载进行驱动控制的多个智能电源开关中， 所述智能电源开关分别包含判定存储电路，构成智能电源模块作为整体， 所述智能电源模块包括通信控制电路，该通信控制电路用于通过串并变换器与所述监 视控制单元之间串行通信控制监视信号，所述通信控制电路对各开关元件分别提供从所述监视控制单元接收到的多个控制输 出信号，并将从各智能电源开关输入的所述闭路判定存储信号和开路判定存储信号发送到 所述监视控制单元。
16.如权利要求15所述的电负载的驱动控制装置，其特征在于， 所述通信控制电路包括批指令输出单元和分割监视读出单元，所述批指令输出单元是写入数据的发送单元，利用来自所述监视控制单元的一次串行 通信，对所述多个智能电源开关分别提供个别的控制输出信号，跟随该控制输出信号的逻 辑电平，使各开关元件闭路或开路，所述分割监视读出单元是读出单元，利用对所述监视控制单元的一次串行通信，读出 从所述多个智能电源开关的一部分输入的读出数据，并一边依次改变成为监视对象的所述 智能电源开关，一边利用多次发送，读出有关所有智能电源开关的判定存储信号数据。
17.如权利要求16所述的电负载的驱动控制装置，其特征在于，所述批指令输出单元利用来自所述监视控制单元的一次串行通信，对所述多个智能电 源开关分别提供个别的控制输出信号，并包含有对于所述多个智能电源开关的自复位允许 信号，所述自复位允许信号是跟随该自复位允许信号的逻辑电平在读完所述多个智能电源 开关内的闭路判定存储信号和开路判定存储信号的时刻决定是否复位的指令信号。
18.如权利要求1所述的电负载的驱动控制装置，其特征在于，所述监视控制单元包括与程序存储器协同工作并包含运算处理用的RAM的微处理器， 所述程序存储器包含成为指令输出产生单元，成为判定信息读出单元，以及成为异常 处理单元的控制程序，所述指令输出产生单元产生对于所述开关元件的控制输出信号，所 述判定信息读出单元读出所述判定存储电路产生的闭路判定存储信号和开路判定存储信 号以及所述指令履历存储电路产生的导通指令存储信号和断开指令存储信号，或读出正常 闭路存储信号和异常闭路存储信号和正常开路存储信号和异常开路存储信号，所述异常处 理单元利用该判定信息读出单元的读出信号的逻辑电平的组合判定是否有异常状态，在检 测出所述电负载的短路异常时至少使所述控制输出信号变成开路指令，所述开关元件中设置有过电流抑制电路或过电流断开电路或过热断开电路这三者中 的至少一个保护电路，所述过电流抑制电路是负反馈控制电路，控制该开关元件的导通状态，使所述开关元 件的通电电流不超过规定的阈值，所述过电流断开电路是在所述开关元件的通电电流超过规定的阈值时使该开关元件 维持开路状态的电路，所述过热断开电路是在所述开关元件的温度超过规定的阈值时断开该开关元件的电路。
19.如权利要求18所述的电负载的驱动控制装置，其特征在于，所述异常处理单元还包括异常履历保存单元，该异常履历保存单元产生异常报知信号 并进行告警显示，或至少将所判定的异常内容按不同因素暂时保存在所述RAM的特定区域 中并在使电源开关开路后的延迟供电期间传送到非易失性数据存储器进行保存。
20.如权利要求18所述的电负载的驱动控制装置，其特征在于，所述程序存储器还包含成为再确认处理单元的控制程序，所述再确认处理单元在基于本次判定存储信号的读取存储的异常判定结果为异常时， 对基于下次读取存储的异常判定结果是否再次异常进行确认处理，在多次的异常判定结果 为异常判定时确定并存储异常发生状态，所述再确认处理单元确定并存储了异常发生状态，从而所述异常处理单元被执行。
全文摘要
本发明的目的在于提供一种电负载的驱动控制装置。利用监视控制单元可靠检测出由开关元件进行通电控制的电负载的供电电路的短路、断路异常，且减轻监视控制单元的迅速响应负担。利用监视控制单元产生的控制输出信号对连接在驱动电源与电负载之间的开关元件进行通断控制，判定存储电路根据对于开关元件的闭路指令和开路指令，对是否正确地进行闭路和开路进行判定存储，定期向监视控制单元报告闭路判定存储信号和开路判定存储信号。一边定期使判定存储内容复位，一边连续更新判定动作。监视控制单元不必在产生通断指令的时刻即时监视判定存储信号，因此不要求监视控制的即时响应性，即使是短时间的闭路指令或开路指令，也能可靠检测出是否发生异常。
文档编号G01R31/327GK102088245SQ20101025182
公开日2011年6月8日 申请日期2010年8月5日 优先权日2009年12月7日
发明者图子雄二, 石井晃弘, 铃木晋介 申请人:三菱电机株式会社