专利名称：半导体测试夹具以及使用该夹具的耐压测定方法
技术领域：
本发明涉及半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法，特别涉及能够适合使用于宽带隙半导体的耐压测定的半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法。
背景技术：
对于使用了作为高耐压的半导体的宽带隙半导体的功率器件半导体来说，在安装于封装之前的芯片的状态下进行电特性的测定(以下，也称为测试)。在电特性的测定项目中包括耐压测定。对功率器件来说，耐压作为重要的性能之一而被举出，耐压测定是必定应该进行的项目。作为以往的用于对一般的高耐压功率器件半导体的芯片(以下，也称为半导体芯片)的电特性进行测定的装置，例如有如下装置:使探针与在载置台上载置的半导体芯片的表面接触并施加电压，由此，进行电特性的试验(测定K例如，参照专利文献I)。另外，还存在将半导体晶片(芯片)浸溃到绝缘溶液中对电特性进行测定的装置(例如，参照专利文献2、3)。专利文献1:日本特开2006-337247号公报(图10)；
专利文献2:日本特开2003-100819号公报；
专利文献3:日本特许第4482061号公报。高耐压的功率器件半导体具有数百伏以上的耐压，从在半导体芯片的表面所形成的电极至芯片端部的距离短。因此，在专利文献I中，在进行半导体芯片的耐压测定时，若对与半导体芯片的表面电极接触的探针和与半导体芯片的背面电极接触的载置台施加高电压，则在半导体芯片的表面电极和载置台之间，大气被绝缘破坏而发生放电(大气放电、沿面放电)，存在半导体芯片的破坏或测定装置的电源发生破损等的问题。另外，大气放电还受到沿面距离、空间距离、大气的湿度、温度、压力、由在半导体芯片的表面形成的保护膜的吸湿等的影响，所以，存在由于发生大气放电而不能够准确测定耐压的问题。因此，即使是耐压特性不准确的半导体芯片，如果不是在将该半导体芯片组装在封装中之后，则不能够进行评价(准确的耐压测定)，成为使测定的效率大幅下降的原因。另外，碳化硅或氮化镓等宽带隙半导体的材料具有比硅酮大I位的绝缘击穿电场，所以，能够使为了确保耐压而设置的芯片的终端结构缩小化。若使终端结构缩小化，则相比主体(bulk)中的绝缘击穿电场，从在终端部形成的保护膜的开口端至芯片的端部的距离的大气的绝缘击穿电场小，存在容易发生沿面放电这样的问题。进而，在具有M0S(MetalOxide Semiconductor:金属氧化物半导体)结构的半导体器件中，也存在由于放电而使栅极氧化膜受到损伤这样的问题。另外，专利文献2、3是为了避免上述放电对半导体芯片造成影响而提出的技术，但是，由于需要用于供给或排出绝缘溶液的设备，所以，花费成本，存在不能够廉价地对半导体芯片的电特性进行测定的问题。
发明内容
本发明是为了解决这些问题而提出的，其目的在于提供一种能够在不产生大气放电的情况下廉价地对半导体芯片进行耐压测定的半导体测试夹具以及使用了该半导体测试夹具的耐压测定方法。为了解决上述课题，本发明提供一种半导体测试夹具，其特征在于，具有:夹具座，配设有探针和以在平面视图中包围探针的方式设置的绝缘物；以及载置台，与夹具座的配设有探针以及绝缘物的一侧的面对置配置，能够在夹具座侧的面上载置被检体，在载置台上载置被检体并使夹具座和载置台向彼此接近的方向移动时，探针与在被检体上形成的电极接触，并且，绝缘物与被检体以及载置台这二者接触。另外，本发明提供一种使用半导体测试夹具对被检体的耐压进行测定的耐压测定方法，该半导体测试夹具具有:夹具座，配设有探针和以在平面视图中包围探针的方式设置的绝缘物；载置台，与夹具座的配设有探针以及绝缘物的一侧的面对置配置，能够在夹具座的面上载置被检体，该耐压测定方法的特征在于，包括如下工序:Ca)在载置台上载置被检体；(b)在工序(a)之后，使夹具座和载置台向彼此接近的方向移动，使探针与在被检体上形成的电极接触，并且，使绝缘物依次推碰到被检体以及载置台而与这二者接触；(C)对探针和载置台施加电压，测定被检体的耐压。根据本发明，在载置台上载置被检体，在使夹具座和载置台向彼此接近的方向移动时，探针与在被检体上形成的电极相接触，并且，绝缘物与被检体以及载置台这二者接触，所以，能够不产生大气放电而廉价地进行半导体芯片的耐压测定。
图1是表示本发明实施方式I的半导体测试夹具的结构的一例的图。图2是表示本发明实施方式I的半导体测试夹具的结构的一例的图。图3是表示本发明实施方式I的基座的形状的一例的图。图4是表示本发明实施方式2的半导体测试夹具的结构的一例的图。图5是表示本发明实施方式3的半导体测试夹具的结构的一例的图。图6是表示本发明实施方式3的半导体测试夹具的结构的一例的图。图7是表示前提技术的半导体测试夹具的结构的一例的图。
具体实施例方式以下，基于附图对本发明的实施方式进行说明。首先，对成为本发明的前提的技术(前提技术)进行说明。(前提技术)
图7是表示前提技术的半导体测试夹具的结构的一例的图。如图7所示，前提技术的半导体测试夹具具有基座I (夹具座)、探针3以及下电极载置台7 (载置台)。在基座I上设置有探针3，在下电极载置台7上载置有在终端部形成有保护膜6的半导体芯片4 (被检体)。此外，图7示出对半导体芯片4进行耐压测定(测试)时的状态，在进行耐压测定时，探针3与在半导体芯片4的表面形成的表面电极5接触。在图7示出的前提技术的半导体测试夹具中，若在半导体芯片4的终端部形成的保护膜6缩小化，则表面电极5与下电极载置台7的基座I侧的面的绝缘距离变近，存在在半导体芯片4的终端部发生放电这样的问题。本发明是为了解决上述问题而提出的，以下说明详细情况。(实施方式I)
图1是表示本发明实施方式I的半导体测试夹具的结构的一例的图。此外，图1示出使用本实施方式I的半导体测试夹具进行耐压测定(测试)时的状态。如图1所示，本实施方式I的半导体测试夹具具有:基座1(夹具座)，配设有探针3和以在平面视图中中空地包围探针3的方式设置的绝缘物2 ;下电极载置台7 (载置台)，与基座I的配设有探针3以及绝缘物2的一侧的面对置配置，能够在基座I侧的面上载置半导体芯片4 (被检体)。另外，在半导体芯片4中，在表面(基座I侧的面)形成有表面电极5，在终端部设置有保护膜6。以下，对使用了图1所示的半导体测试夹具的耐压测定方法进行说明。首先，在下电极载置台7上载置半导体芯片4。在图1中，将半导体芯片4载置在下电极载置台7上，由此，半导体芯片4的背面电极(与表面电极5对置形成的电极(未图示))和下电极载置台7接触。接着，基座I和下电极载置台7向彼此接近的方向移动，探针3与在半导体芯片4上形成的表面电极5接触，并且，绝缘物2依次推碰到半导体芯片4以及下电极载置台7而与二者(双方)接触。在图1中，探针3与半导体芯片4的表面电极5接触，绝缘物2接触到半导体芯片4的保护膜6、与形成有保护膜6的半导体芯片4的表面连续的侧面、以及下电极载置台7。在此，半导体芯片4的厚度为40 500 μ m左右。接着，对探针3和下电极载置台7施加高电压，测定半导体芯片4的耐压，由此，检查耐压特性。在上述的半导体芯片4的耐压测定中，绝缘物2的由依照JISK6253的E型硬度计所测定的硬度是5 30，并且，可以具有高绝缘性。这样，通过规定绝缘物2的硬度，从而能够消除压迫半导体芯片4而造成的损伤。另外，利用绝缘物2的弹性力使绝缘物2、保护膜
6、半导体芯片4的侧面以及下电极载置台7紧贴。另外，绝缘物2的厚度(绝缘物2的从基座I突出的部分的长度)可以是探针3的从基座I突出的部分的长度和探针3的压入量(行程)之差的1.0 2.0倍。图2 (a)表示进行耐压测定(测试)时的状态，图2 (b)表示未进行耐压测定(测试)时的状态。如图2 (b)所示，若将探针3的从基座I突出的部分的长度设为a+b、将探针3的压入量设为a，则绝缘物2的厚度为(1.0 2.0) X b。此外，本实施方式I的绝缘物2的厚度为2.5 8.5mm左右。这样，通过规定绝缘物2的厚度，从而能够消除压迫半导体芯片4而造成的损伤。另外，探针3的长度(探针3的从基座I突出的部分的长度)是3.0 10.0Omm并且探针3的压入量(行程)是0.5 6.0mm也可以。这样，通过规定探针3的长度和压入量，从而能够消除压迫半导体芯片4而造成的损伤。根据以上所述，在安装于封装之前的芯片(半导体芯片4)的状态下进行耐压测定时，绝缘物2与半导体芯片4以及下电极载置台7接触，所以，半导体芯片4的表面电极5和下电极载置台7被隔离。因此，半导体芯片4的表面电极5和下电极载置台7的绝缘距离变长，所以，能够在不发生大气放电(沿面放电)的情况下进行直到IOkV左右的耐压测定。另外，与使用了绝缘溶液的装置相比，能够廉价地进行测定。此外，在本实施方式I中，在基座I和下电极载置台7向彼此接近的方向移动时，也可以固定下电极载置台7而使基座I下降，也可以固定基座I而使下电极载置台7上升，或者，也可以使基座I以及下电极载置台7分别下降、上升。另外，探针3可以是弹簧探针(例如，参照日本特开平10-253660号公报)、线探针(例如，参照日本特开2009-47512号公报)或者层叠探针(例如，参照日本特开2010-256255号公报)中的任一种，如果是包括这些的垂直式的探针，可以是任何探针。另外，绝缘物2的材料可以使用硅酮(二甲聚硅氧烷)类橡胶、有机类聚合物(聚四氟乙烯等)、或者有机无机杂化聚合物中的任一种。通过使用这些材料，也能够耐受250°C左右的高温，也能够应用于高温下的测试。另外，也可以在绝缘物2的与半导体芯片4以及下电极载置台7对置的面实施薄膜涂敷。例如，在上述的规定了绝缘物2的厚度的情况下，绝缘物2具有粘着性(紧贴性)，在测试后进行脱离时，绝缘物2与半导体芯片4以及下电极载置台7的脱离性差(即，紧贴性高)。因此，通过对绝缘物2实施薄膜涂敷，从而在测试时能够确保绝缘物2与半导体芯片4以及下电极载置台7的紧贴性，在测试后的脱离时，能够提高绝缘物2与半导体芯片4以及下电极载置台7的脱离性(即，能够降低紧贴性)。此外，作为薄膜涂敷的材料，可以包括硅酮类或聚氨酯类的材料。另外，如图3所示，基座I也可以具有与绝缘物2的形状对应的锪槽8。S卩，可以具有规定绝缘物2的配设位置的槽。具有锪槽8，由此，与在没有锪槽8的平面上设置绝缘物2的情况相比，能够容易地精度良好地使绝缘物2相对于基座I进行装卸，能够谋求提高实施方式I的半导体测试夹具的维护(绝缘物2的更换)的效率。另外，本实施方式的半导体测试夹具对于作为半导体芯片4的碳化硅(SiC)、氮化镓(GaN)等宽带隙半导体是有效的。特别是，在对终端结构被缩小化的宽带隙半导体进行测试时，若对宽带隙半导体施加高电压，则容易在终端部产生放电，但是，在这样的情况下，本实施方式的半导体测试夹具是有效的。另外，在本实施方式I中，对利用半导体测试夹具进行的耐压测定方法进行了说明，但并不限于耐压测定，对安装于封装之前的芯片的状态下的其他电特性的测定也是有用的。(实施方式2)
图4是表示本发明实施方式2的半导体测试夹具的结构的一例的图。此外，图4示出利用本实施方式2的半导体测试夹具进行耐压测定(测试)时的状态。如图4所示，在本实施方式2的半导体测试夹具中，其特征在于，绝缘物2接触到半导体芯片4 (被检体)的基座I (夹具座)的面、与面连续的侧面的至少一部分(在图4中为侧面上部)、下电极载置台7 (载置台)。即，其特征在于，在测试时，在绝缘物2和半导体芯片4的侧面之间产生空间。其他结构以及动作与实施方式I相同，故在此省略说明。如上所述，即使在测试时在绝缘物2和半导体芯片4的侧面之间产生空间，也能够得到与实施方式I同样的效果。(实施方式3)
图5、6是表示本发明实施方式3的半导体测试夹具的结构的一例的图。此外，图5、6示出使用本实施方式3的半导体测试夹具进行耐压测定(测试)时的状态。如图5所示，绝缘物2除了接触到保护膜6、半导体芯片4的侧面以及下电极载置台7，还与表面电极5的外周部接触。另外，如图6所示，在平面视图中，探针3被绝缘物2实心地包围。即，如图5、6所示，在本实施方式3的半导体测试夹具中，其特征在于，绝缘物2还与半导体芯片4的表面电极5接触。其他结构以及动作与实施方式I相同，故在此省略说明。如上所述，在测试时即使绝缘物2与半导体芯片4的表面电极5接触，也能够得到与实施方式I同样的效果。此外，本发明在其发明范围内能够对各实施方式自由组合或者对各实施方式适当地变形、省略。
权利要求
1.一种半导体测试夹具，其特征在于，具有: 夹具座，配设有探针和以在平面视图中包围所述探针的方式设置的绝缘物；以及载置台，与所述夹具座的配设有所述探针以及所述绝缘物的一侧的面对置配置，能够在所述夹具座侧的面上载置被检体， 在所述载置台上载置所述被检体并使所述夹具座和所述载置台向彼此接近的方向移动时，所述探针与在所述被检体上形成的电极接触，并且，所述绝缘物与所述被检体以及所述载置台这二者接触。
2.按权利要求1所述的半导体测试夹具，其特征在于， 所述绝缘物接触到所述被检体的所述夹具座侧的面、与该面连续的侧面的至少一部分、所述载置台。
3.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述绝缘物的由依照JISK6253的E型硬度计测定的硬度是5 30，并且所述绝缘物具有高绝缘性。
4.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述绝缘物的从所述夹具座突出的部分的长度是所述探针的从所述夹具座突出的部分的长度与所述探针的行程之差的1.0 2.0倍。
5.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述探针的从所述夹具座突出的部分的长度是3.0 10.00mm，并且，所述探针的所述行程是0.5 6.0mm。
6.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述探针是包括弹簧探针、线探针或者层叠探针的垂直式探针。
7.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述绝缘物的材料包括娃酮类橡胶、有机类聚合物或者有机无机杂化聚合物。
8.按权利要求1或2所述的半导体测试夹具，其特征在于， 在所述绝缘物的与所述被检体以及所述载置台对置的面实施薄膜涂敷。
9.按权利要求8所述的半导体测试夹具，其特征在于， 所述薄膜涂敷的材料包括硅酮类或者聚氨酯类的材料。
10.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述夹具座具有规定所述绝缘物的配置位置的槽。
11.按权利要求1或2所述的半导体测试夹具，其特征在于， 所述被检体是宽带隙半导体。
12.一种使用半导体测试夹具对被检体的耐压进行测定的耐压测定方法，该半导体测试夹具具有:夹具座，配设有探针和以在平面视图中包围所述探针的方式设置的绝缘物；载置台，与所述夹具座的配设有所述探针以及所述绝缘物的一侧的面对置配置，能够在所述夹具座的面上载置所述被检体，该耐压测定方法的特征在于，包括如下工序: (a)在所述载置台上载置所述被检体； (b)在所述工序(a)之后，使所述夹具座和所述载置台向彼此接近的方向移动，使所述探针与在所述被检体上形成的电极接触，并且，使所述绝缘物依次推碰到所述被检体以及所述载置台而与这二者接触；以及(C )对所述探针和所述载置台施加电压，测定所述被检体的耐压。
13.按权利要求12所述的耐压测定方法，其特征在于， 在所述工序(b)中， 所述绝缘物依次推碰到所述被检体的所述夹具座侧的面、与该面连续的侧面的至少一部分、所述载置 台而与它们接触。
全文摘要
本发明的目的在于提供能够不产生大气放电而廉价地对半导体芯片进行耐压测定的半导体测试夹具及使用了该夹具的耐压测定方法。本发明的半导体测试夹具具有基座(1)，配设有探针(3)和以在平面视图中包围探针(3)的方式设置绝缘物(2)；下电极载置台(7)，与基座(1)的配设有探针(3)及绝缘物(2)的一侧的面对置配置，能够在基座(1)侧的面上载置半导体芯片(4)，在下电极载置台(7)上载置半导体芯片(4)，在使基座(1)和下电极载置台(7)向彼此接近的方向移动时，探针(3)与在半导体芯片(4)上形成的表面电极(5)接触，并且绝缘物(2)与半导体芯片(4)以及下电极载置台(7)这二者接触。
文档编号G01R1/04GK103091515SQ20121020051
公开日2013年5月8日 申请日期2012年6月18日 优先权日2011年11月1日
发明者池上雅明 申请人:三菱电机株式会社