一种基于VPX平台的综合处理系统及软件设计方法与流程

本发明属于数字信号处理技术领域，具体涉及一种基于vpx平台的综合处理系统及软件设计方法。

背景技术：

随着精确制导飞行器系统工作任务和工作环境需求的不断变化，对不同制导体制的综合处理系统的通用化、小型化、可扩展性的要求越来越迫切。

传统的综合处理系统多采用dsp+fpga的架构实现，fpga主要完成接口和时序控制，dsp主要完成流程控制和复杂算法的实现。板卡主处理芯片的布局布线和数据交互过程相对比较复杂。dsp在进行多任务管理时，需要设置大量中断寄存器、任务调度不灵活、实时性差。综合处理系统往往针对某种特定制导体制的应用需求设计，系统架构的硬件成本相对较高，应用环境适应性和可扩展能力差。

vpx是由vita组织制定的用以满足恶劣环境下高可靠，高带宽要求的下一代高级计算平台标准，模块间定义了srio、pciexpress、fobrechannel、infiniband、hyper-transport、10gb以太网等高速串行总线，传输速率高达30gb双核armcortex^tm-a9处理器ps，并且具有超强的数据处理能力，因此基于vpx架构的通用加固计算机很适用于新一代精确制导飞行器的数据处理系统。

技术实现要素：

针对技术上面临的缺点和不足，本发明的目的在于提供一种基于vpx平台的综合处理系统，包括设有多个插槽的背板，其特征在于，所述系统为基于标准vpx总线的子母板架构，包括母板和子板，其中所述母板为交换接口板，所述子板为扩展接口板，母板和子板通过xmc连接器进行连接，母板和子板通过x4srio总线通信；所述多个插槽可接插多个其它板卡，所述背板实现所述综合处理系统内的母板、子板与其它板卡的通信；

所述交换接口板基于母板zynq-7000处理器、母板soc芯片和srio交换芯片及以太网交换芯片，主要用于实现整个系统的数据交换和综合控制，所述母板zynq-7000处理器为fpga+arm架构，母板双核armcortex^tm-a9处理器ps和母板可编程逻辑pl集成到一个单独芯片上，通过内部axi总线实现母板双核armcortex^tm-a9处理器ps和母板可编程逻辑pl的高速数据通信；所述母板soc芯片为fpga+arm架构，主要接口包括母板srio、mlvds、sgmii、jtag、i2c、qspi、pmbus、can、母板rs422；

所述扩展接口板是交换模块的扩展接口子板，所述扩展接口板基于子板zynq-7000处理器和子板soc芯片，主要用于实现对交换模块进行接口扩展，所述子板zynq-7000处理器为fpga+arm架构，子板双核armcortex^tm-a9处理器ps和子板可编程逻辑pl集成到一个单独芯片上，通过内部axi总线实现子板双核armcortex^tm-a9处理器ps和子板可编程逻辑pl的高速数据通信；所述子板soc芯片为fpga+arm架构，主要接口包括子板srio、cameralink、1553b和子板rs422；

所述母板zynq-7000处理器和子板zynq-7000处理器内的母板、子板双核armcortex^tm-a9处理器ps和母板、子板可编程逻辑pl运行的软件根据接口类型和处理能力进行任务划分，可进行多任务调度与计算节点动态分配；

所述母板、子板双核armcortex^tm-a9处理器ps运行vxworks实时操作系统。

优选地，所述母板、子板双核armcortex^tm-a9处理器ps以及母板、子板可编程逻辑pl运行的软件根据所述系统的接口类型和处理能力编写不同内容烧写到所述系统内实现所述系统按需重构。

可选地，所述综合处理系统还通过所述多插槽背板连接通用信号处理板，通过所述cameralink接口外接光学探测器，构建光学导引系统，用于光学制导的综合处理，实现完整的光学导引系统的流程控制和信号处理；

所述通用信号处理板采用多片dsp6678多核处理器的处理架构。

可选地，所述综合处理系统还通过所述多插槽背板连接多通道ad/da板和通用信号处理板，并通过外接天线前端，构建雷达导引系统，实现完整的雷达导引系统的流程控制和信号处理；

所述多通道ad/da板集成多通道ad/da和fpga处理器。

如前所述的一种基于vpx平台的综合处理系统的软件设计方法，其特征在于，所述综合处理系统软件根据所述综合处理系统的接口类型和处理能力进行任务划分并进行多任务调度与计算节点动态分配，进行复杂的流程控制，算法的可并行化运算的部分可结合母板、子板可编程逻辑pl的资源使用情况和母板、子板双核armcortex^tm-a9处理器ps的处理能力将算法拆分成不同的子模块由两者协同运算，通过母板、子板双核armcortex^tm-a9处理器ps与母板、子板可编程逻辑pl之间的高速接口中间结果的交互，满足所述综合处理系统的实时性并降低算法实现难度的需求，提升处理性能。

具体地，所述综合处理系统软件包括实现与控制系统、天线前端、遥测系统、数据记录装置及vpx平台其它板卡间的通信，还包括实现命令解析与应答、总体流程控制的任务，相应地所述综合处理系统软件包括与控制系统通信模块、与天线前端通信模块、与遥测系统通信模块、与数据记录装置通信模块、与其它板卡通信模块：

与控制系统通信模块，综合处理系统软件与控制系统通过通用串行总线进行通信；子板可编程逻辑pl主要实现总线接口控制任务及与片内子板双核armcortex^tm-a9处理器ps之间的数据交互；子板双核armcortex^tm-a9处理器ps主要实现数据格式转换及与片内子板可编程逻辑pl数据交互，将收到的有效数据封装成协议规定长度的srio消息发送给母板zynq-7000处理器，将母板zynq-7000处理器发送的srio消息中的数据包提取后经片内子板可编程逻辑pl控制接口芯片发送至控制系统；母板可编程逻辑pl主要实现srio总线接口控制任务及母板可编程逻辑pl和母板双核armcortex^tm-a9处理器ps之间的数据交互；母板双核armcortex^tm-a9处理器ps主要实现指令解析并根据指令解析结果，执行模板数据加载、实时参数解算和分发，通信流程控制，完成信息综合与指令应答工作流程；母板双核armcortex^tm-a9处理器ps同时完成与片内母板可编程逻辑pl之间的数据交互，将命令应答信息封装成协议规定长度的srio消息经片内母板可编程逻辑pl发送至子板zynq-7000处理器；

与天线前端通信模块，综合处理系统软件与天线前端采用通用串行总线通信，采用hdlc通信协议；母板双核armcortex^tm-a9处理器ps根据命令解析结果，根据总体流程控制和天线前端进行通信，将命令帧通过片内母板可编程逻辑pl发送至天线前端，将收到的天线前端返回的命令应答帧中提取有效信息，根据天线前端工作时序完成总体流程控制，流程执行完成后将信息综合后打包成总线消息返回控制系统；母板可编程逻辑pl实现与天线前端通信的hdlc协议，将母板双核armcortex^tm-a9处理器ps发送的命令帧按照hdlc协议发送给天线前端，将天线前端按照hdlc协议返回的命令应答帧通过内部接口发送给母板双核armcortex^tm-a9处理器ps进行数据帧有效性判断和信息提取；

与遥测系统通信模块，综合处理系统软件与遥测系统通过通用串行总线进行通信，采用hdlc通信协议；子板可编程逻辑pl实现与遥测系统通信的hdlc协议，接收并解析遥测系统按照hdlc协议定时发送的请求帧；子板可编程逻辑pl将通过子板双核armcortex^tm-a9处理器ps处理获取的需要通过遥测下传的数据打上时标信息后按照hdlc协议送给至遥测系统，若子板双核armcortex^tm-a9处理器ps处理无需要下传的数据则下传遥测数据帧为只包含时标信息的全零帧；

与数据记录装置通信模块，综合处理系统软件与数据记录装置通过以太网进行通信，采用udp通信协议；母板zynq-7000处理器rgmii接口通过phy芯片实现sgmii与rgmii接口转换后与以太网交换芯片相连接；母板双核armcortex^tm-a9处理器ps通过以太网交换芯片路由后实现与数据记录装置的通信；综合处理系统配电工作后，当收到其它板卡发送的doorbell通知一帧记录数据发送完成后，母板双核armcortex^tm-a9处理器ps控制将ddr3缓存的记录数据和对应的辅助信息、控制系统发送的命令按照udp协议发送至数据记录装置；

与其它板卡通信模块，综合处理系统软件运行的综合处理系统与其它板卡通过vpx平台的背板连接，综合处理系统与其它板卡之间，以及其它板卡之间均通过srio高速总线完成通信；母板双核armcortex^tm-a9处理器ps主要完成srio总线数据存储空间分配，根据接收数据的srio地址和doorbell类型从ddr3中读取数据完成数据转发和数据处理；母板可编程逻辑pl主要完成srio接口控制及与母板双核armcortex^tm-a9处理器ps的数据交互，根据母板双核armcortex^tm-a9处理器ps分配的地址空间控制将收到的数据存储的外挂的ddr3存储器中；母板双核armcortex^tm-a9处理器ps根据总体流程控制将需要发送给相应其它板卡的数据经由母板可编程逻辑pl发送至srio交换芯片，srio交换芯片根据源id和目标id路由后经由vpx平台背板发送至相应的其它板卡。

可选地，所述综合处理系统软件还包括图像压缩模块，母板zynq-7000处理器根据接收数据的srio地址和doorbell类型判断将收到其它板卡发送的图像数据经srio总线传送至子板zynq-7000处理器；子板双核armcortex^tm-a9处理器ps将接收到的图像数据进行分块处理，图像分块完成后，根据片内子板可编程逻辑pl发送的中断请求依此将图像数据块发送至子板可编程逻辑pl进行二阶daubechies5/3提升小波变换；一阶小波变换形成的lh1、hl1子带和二阶小波变换形成的hh2、lh2、hl2、ll2子带使用不同量化步长进行量化处理后发送给片内子板双核armcortex^tm-a9处理器ps；子板双核armcortex^tm-a9处理器ps采用spiht算法对各子带小波系数进行编码。

可选地，所述综合处理系统软件还包括数据编帧模块，子板双核armcortex^tm-a9处理器ps将图像压缩码流数据增加压缩码流帧头、图像块号、spiht算法参数、码流长度和码流数据打包成压缩码流数据帧；将成像期间收到的惯导数据增加帧头和帧数信息后打包成惯导数据帧；将收到的其它板卡发送的的算法运行中间结果、系统关键状态信息、其它辅助信息等增加帧头、数据长度信息后打包为状态检测数据帧。

可选地，所述综合处理系统软件还包括bit检测模块。

本发明的一种基于vpx平台的综合处理系统，为基于标准vpx总线的母、子板架构，母板为交换接口板，子板为扩展接口板，母板基于母板zynq-7000处理器、母板soc芯片和srio交换芯片及以太网交换芯片，子板基于子板zynq-7000处理器和子板soc芯片；母板、子板zynq-7000处理器是xilinx新一代的soc芯片，双核armcortex^tm-a9处理器ps和xilinx的可编程逻辑pl集成到一个单独芯片上，通过内部axi总线实现双核armcortex^tm-a9处理器ps和可编程逻辑pl的高速数据通信，即子板为系统的接口扩展，拥有丰富的扩展能力，可以通过更换不同功能的子板满足不同场景的应用需求，同时还可以通过烧写不同软件实现系统重构，系统具有很强的灵活性，适用范围广泛，即模块实现“货架化”，可根据应用需求快速搭建针对特定制导应用背景的综合处理系统。例如，综合处理系统+通用信号处理板构成光学制导体制的综合信号处理系统，通过cameralink接口外接光学探测器构成光学导引系统，可满足目前光学制导体制精确制导飞行器平台的应用需求。

本发明的系统及软件设计方法通用性好。依托于通用vpx平台，采用模块化设计，具体包括与天线前端通信模块、与控制系统通信模块、与遥测系统通信模块、与数据记录装置通信模块、与其它板卡通信模块、图像压缩模块、数据编帧模块等，软件功能模块可裁剪、模块可移植性强、功能扩展方便，能够满足精确制导飞行器vpx平台目前和后续功能扩展综合信息处理的需求。

本发明的系统及软件设计方法运行效率高。综合处理系统软件运行于母、子板的zynq-7000处理器上，zynq-7000处理器采用双核arm+fpga架构，集合了两种处理器的优势。基于vxworks实时操作系统的双核arm调度和运算能力强，主要完成命令解析、总体流程控制、图像分块和spiht编码运算、数据编帧等功能。fpga接口控制和实时运算能力强，主要完成接口控制、数据格式转换、hdlc协议、二阶daubechies5/3提升小波变换等功能，充分发挥处理器内核架构的优势，软件可开展协同设计，数据在母、子板间或zynq-7000处理器(芯片)内交互，软件运行效率高。

本发明的系统及软件设计方法可靠性高。软件运行于交换接口板和扩展接口板的zynq-7000处理器上，软件通过外部接口获取数据后在芯片内完成数据解析、数据传输、中间结果交互等，母、子板处于同一金属结构组件内且板卡内、不同板卡之间、母、子板组件与其它板卡的数据交互相对减少，降低了受电磁环境干扰的概率，有效提高软件执行的可靠性和抗干扰能力。

本发明的系统及软件设计方法体积小。扩展接口板和交换接口板为母、子板结构，母、子板通过xmc组件相连接，混装为同一组件。母板和子板主要通过srio总线进行信息交互，综合信息处理软件各功能模块分别运行于子板和母板的zynq-70000处理器(芯片)中，组件硬件体积小，结构简单、集成度高、便于维护。

本发明的系统及软件设计方法提供了一种基于zynq-7000处理器的图像压缩算法实现方法，将图像压缩算法进行模块化分割，分割后的子模块分别在可编程逻辑pl和双核armcortex^tm-a9处理器ps中执行。可编程逻辑pl实现二级daubechies5/3提升小波变换，通过预测和更新模块复用，行/列变换模块分时复用完成多级小波变换，实现了软件模块化设计，节省了硬件资源。双核armcortex^tm-a9处理器ps进行图像分块和spiht编码运算，将压缩码流数据和算法参数编帧后通过遥测系统下传。双核armcortex^tm-a9处理器ps和可编程逻辑pl协同运算从而在满足图像压缩实时性需求的同时降低算法实现的复杂度。

本发明的系统及软件设计方法提供的软件设计存在多种类型接口并和多个系统进行数据交互，利用vxworks实时操作系统高效实时的多任务内核完成多任务实时调度从而实现复杂的总体流程控制，通过合理设置任务的优先级保证模板数据加载、实时参数解算和分发、大容量高速数据传输、命令解析、控制与天线前端及处理机其它板卡通信、信息综合及命令应答等多任务调度的高效性和响应的及时性。

附图说明

图1为本发明实施例提供的综合处理系统的硬件平台及接口图；

图2为本发明实施例提供的母板、子板zynq-7000处理器系统架构图；

图3为本发明实施例提供的1553b数据打包格式；

图4为本发明实施例提供的1553b命令解析流程图；

图5为本发明实施例提供的hdlc协议实现框图；

图6为本发明实施例提供的与天线前端通信流程简图；

图7为本发明实施例提供的二阶小波变换示意图；

图8为本发明实施例提供的二阶daubechies5/3小波变换流程简图；

具体实施方式

下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。

实施例一

如图1为本发明的综合处理系统的硬件平台及接口图。依托通用vpx平台(即vpx处理机)，以母板交换接口板和子板扩展接口板为载体，两块板卡各有一个zynq-7000系列的处理器，母板、子板zynq-7000处理器的系统架构见图2。zynq-7000处理器的最主要的特色是将双核armcortex^tm-a9处理器ps和xilinx7可编程逻辑pl集成到一个单独芯片上。从而将arm处理系统和与xilinx7系列可编程逻辑完美地结合在一起，使用户可以创建独特而强大的设计。

zynq-7000处理器系统双核armcortex^tm-a9处理器ps部分除了包括双核的a9内核外，还包括了片上存储器、外部存储器接口和一系列丰富的i/o外设。这些外设主要包括ddr3颗粒内存、jtag接口、uart接口、usb接口、can总线接口、i2c总线接口、spi总线接口、xadc接口、tf卡插槽和以太网接口等。而可编程逻辑pl部分则是提供了更好的灵活性和可扩展性，它可以根据用户定制的逻辑完成信号的实时处理和高速传输。

本实施例的一种基于vpx平台的综合处理系统，包括设有多个插槽的背板，所述系统为基于标准vpx总线的母、子板架构，包括母板和子板，其中所述母板为交换接口板，所述子板为扩展接口板，母板和子板通过xmc连接器进行连接，母板和子板通过x4srio总线通信；所述多个插槽可接插多个其它板卡，所述背板实现所述综合处理系统内的母板、子板与其它板卡的通信；

交换接口板基于母板zynq-7000处理器、母板soc芯片和srio交换芯片及以太网交换芯片，主要用于实现整个系统的数据交换和综合控制，所述母板zynq-7000处理器为fpga+arm架构，母板双核armcortex^tm-a9处理器ps和母板可编程逻辑pl集成到一个单独芯片上，通过内部axi总线实现母板双核armcortex^tm-a9处理器ps和母板可编程逻辑pl的高速数据通信；所述母板soc芯片为内部集成的fpga+arm架构，主要接口包括母板srio、mlvds、sgmii、jtag、i2c、qspi、pmbus、can、母板rs422；

扩展接口板是交换模块的扩展接口子板，该板卡基于子板zynq-7000处理器和子板soc芯片，主要用于实现对交换模块进行接口扩展，所述子板zynq-7000处理器为fpga+arm架构，子板双核armcortex^tm-a9处理器ps和xilinx的子板可编程逻辑pl集成到一个单独芯片上，通过内部axi总线实现子板双核armcortex^tm-a9处理器ps和子板可编程逻辑pl的高速数据通信；所述子板soc芯片为内部集成的fpga+arm架构，主要接口包括子板srio、cameralink、1553b和子板rs422；

母板zynq-7000处理器和子板zynq-7000处理器内的母板、子板双核armcortex^tm-a9处理器ps和xilinx的母板、子板可编程逻辑pl运行的软件根据接口类型和处理能力进行任务划分，可进行多任务调度与计算节点动态分配；

母板、子板双核armcortex^tm-a9处理器ps运行vxworks实时操作系统。

母板、子板双核armcortex^tm-a9处理器ps以及母板、子板可编程逻辑pl运行的软件根据所述系统的接口类型和处理能力编写不同内容烧写到所述系统内实现所述系统按需重构。

本发明的综合处理系统还还通过所述多插槽背板连接通用信号处理板，通过所述cameralink接口外接光学探测器，构建光学导引系统，用于光学制导的综合处理，实现完整的光学导引系统的流程控制和信号处理。可满足目前光学制导体制精确制导飞行器平台的应用需求)

通用信号处理板采用多片dsp6678多核处理器的处理架构，满足目前高速信号处理的能力需求。

综合处理系统还通过所述多插槽背板连接多通道ad/da板和通用信号处理板，并通过外接天线前端，构建雷达导引系统，实现完整的雷达导引系统的流程控制和信号处理，可满足目前雷达制导体制精确制导飞行器平台的应用需求。多通道ad/da板集成多通道ad/da和fpga处理器，满足目前高速信号处理的能力需求。

实施例二

如前实施例一所述的一种基于vpx平台的综合处理系统的软件设计方法，以此方法设计的综合处理系统软件根据所述综合处理系统的接口类型和处理能力进行任务划分和任务管理，并进行多任务调度与计算节点动态分配，进行复杂的流程控制，复杂的算法的可并行化运算的部分可结合母板、子板可编程逻辑pl的资源使用情况和母板、子板双核armcortex^tm-a9处理器ps的处理能力将算法拆分成不同的子模块由两者协同运算，通过母板、子板双核armcortex^tm-a9处理器ps与母板、子板可编程逻辑pl之间的高速接口中间结果的交互，满足所述综合处理系统的实时性并降低算法实现难度的需求，提升处理性能。

本发明的综合处理系统的软件包括实现与控制系统、天线前端(本实施例中为相控阵前端)、遥测系统、数据记录装置及vpx处理机其它板卡间的通信，还包括实现命令解析与应答、总体流程控制的任务，相应地所述综合处理系统软件包括与控制系统通信模块、与天线前端通信模块、与遥测系统通信模块、与数据记录装置通信模块、与其它板卡通信模块：

与控制系统通信模块，综合处理系统软件与控制系统通过通用串行总线进行通信；子板可编程逻辑pl主要实现总线接口控制任务及与片内子板双核armcortex^tm-a9处理器ps之间的数据交互；子板双核armcortex^tm-a9处理器ps主要实现数据格式转换及与片内子板可编程逻辑pl数据交互，将收到的有效数据封装成协议规定长度(本实施例为80字节长)的srio消息发送给母板zynq-7000处理器，将母板zynq-7000处理器发送的srio消息中的数据包提取后经片内子板可编程逻辑pl控制接口芯片发送至控制系统；母板可编程逻辑pl主要实现srio总线接口控制任务及母板可编程逻辑pl和母板双核armcortex^tm-a9处理器ps之间的数据交互；母板双核armcortex^tm-a9处理器ps主要实现指令解析并根据指令解析结果，执行模板数据加载、实时参数解算和分发，通信流程控制，完成信息综合与指令应答工作流程；母板双核armcortex^tm-a9处理器ps同时完成与片内母板可编程逻辑pl之间的数据交互，将命令应答信息封装成协议规定长度的srio消息经片内母板可编程逻辑pl发送至子板zynq-7000处理器；

与天线前端通信模块，综合处理系统软件与天线前端采用通用串行总线通信，采用hdlc通信协议；母板双核armcortex^tm-a9处理器ps根据命令解析结果，根据总体流程控制和天线前端进行通信，将命令帧通过片内母板可编程逻辑pl发送至天线前端，将收到的天线前端返回的命令应答帧中提取有效信息，根据天线前端工作时序完成总体流程控制，流程执行完成后将信息综合后打包成总线消息返回控制系统；母板可编程逻辑pl实现与天线前端通信的hdlc协议，将母板双核armcortex^tm-a9处理器ps发送的命令帧按照hdlc协议发送给天线前端，将天线前端按照hdlc协议返回的命令应答帧通过内部接口发送给母板双核armcortex^tm-a9处理器ps进行数据帧有效性判断和信息提取；

与遥测系统通信模块，综合处理系统软件与遥测系统通过通用串行总线进行通信，采用hdlc通信协议；子板可编程逻辑pl实现与遥测系统通信的hdlc协议，接收并解析遥测系统按照hdlc协议定时发送的请求帧；子板可编程逻辑pl将通过子板双核armcortex^tm-a9处理器ps处理获取的需要通过遥测下传的数据打上时标信息后按照hdlc协议送给至遥测系统，若子板双核armcortex^tm-a9处理器ps处理无需要下传的数据则下传遥测数据帧为只包含时标信息的全零帧；

与数据记录装置通信模块，综合处理系统软件与数据记录装置通过以太网进行通信，采用udp通信协议；母板zynq-7000处理器rgmii接口(该接口是中间接口，不是外部接口)通过phy芯片实现sgmii与rgmii接口转换后与以太网交换芯片相连接；母板双核armcortex^tm-a9处理器ps通过以太网交换芯片路由后实现与数据记录装置的通信；综合处理系统配电工作后，当收到其它板卡发送的doorbell通知一帧记录数据发送完成后，母板双核armcortex^tm-a9处理器ps控制将ddr3缓存的记录数据和对应的辅助信息、控制系统发送的命令按照udp协议发送至数据记录装置；

与其它板卡通信模块，综合处理系统软件运行的综合处理系统与其它板卡通过vpx平台的背板连接，综合处理系统与其它板卡之间，以及其它板卡之间均通过srio高速总线完成通信；母板双核armcortex^tm-a9处理器ps主要完成srio总线数据存储空间分配，根据接收数据的srio地址和doorbell类型从ddr3中读取数据完成数据转发和数据处理；母板可编程逻辑pl主要完成srio接口控制及与母板双核armcortex^tm-a9处理器ps的数据交互，根据母板双核armcortex^tm-a9处理器ps分配的地址空间控制将收到的数据存储的外挂的ddr3存储器中；母板双核armcortex^tm-a9处理器ps根据总体流程控制将需要发送给相应其它板卡的数据经由母板可编程逻辑pl发送至srio交换芯片，srio交换芯片根据源id和目标id路由后经由vpx平台背板发送至相应的其它板卡。

综合处理系统软件还包括图像压缩模块，母板zynq-7000处理器根据接收数据的srio地址和doorbell类型判断将收到其它板卡发送的图像数据经srio总线传送至子板zynq-7000处理器；子板双核armcortex^tm-a9处理器ps将接收到的图像数据进行分块处理，图像分块完成后，根据片内子板可编程逻辑pl发送的中断请求依此将图像数据块发送至子板可编程逻辑pl进行二阶daubechies5/3提升小波变换；一阶小波变换形成的lh1、hl1子带和二阶小波变换形成的hh2、lh2、hl2、ll2子带使用不同量化步长进行量化处理后发送给片内子板双核armcortex^tm-a9处理器ps；子板双核armcortex^tm-a9处理器ps采用spiht算法对各子带小波系数进行编码。

综合处理系统软件还包括数据编帧模块，子板双核armcortex^tm-a9处理器ps将图像压缩码流数据增加压缩码流帧头、图像块号、spiht算法参数、码流长度和码流数据打包成压缩码流数据帧；将成像期间收到的惯导数据增加帧头和帧数信息后打包成惯导数据帧；将收到的其它板卡发送的的算法运行中间结果、系统关键状态信息、其它辅助信息等增加帧头、数据长度信息后打包为状态检测数据帧。

综合处理系统软件还包括bit检测模块。

具体使用本发明的综合处理系统时，系统上电后先完成初始化，各功能模块根据飞行器系统工作流程控制工作。本实施例中，综合处理系统构成，bit检测实现过程以及综合处理系统软件中与控制系统通信模块、与天线前端通信模块、与遥测系统通信模块、与其它板卡通信模块、与数据记录装置通信模块、图像压缩模块、数据编帧模块实现其功能所执行的工作内容(过程)描述如下。

1.综合处理系统构成

综合处理系统包含交换接口板和扩展接口板，扩展接口板和交换接口板为母、子板结构，通过xmc连接器连接，母、子板及处理机各(功能)板卡之间主要通过x4srio总线进行通信，通信速率为12.5gb双核armcortex^tm-a9处理器ps。

交换接口板的fpga芯片选用zynq-7000系列芯片xc7z015，处理器外挂ddr3存储器和flash存储器，通过接口芯片实现4路mlvds和1路lvds接口，1路x4srio对外接口采用fpga的gtp接口实现。srio交换芯片选用idt公司的80hc双核armcortex^tm-a9处理器ps1848crmi，srio交换芯片能够提供7路x4srio，其中4路从vpx连接器p1端口引出，1路从vpx连接器p2端口引出，1路从xmc连接器引出，剩下1路与fpga进行通信。soc芯片处理器可通过i²c总线动态管理交换芯片的srio节点，并更新路由表，交换芯片完成对外7路x4srio的交换功能。以太网交换芯片选用vitesse公司的vsc7428xjg，能够提供6组sgmii接口，4组mdi接口。6组sgmii接口中的5组通过vpx连接器p2端口连接，另一组sgmii接口可通过phy芯片88e1111实现sgmii与rgmii接口转换，连接至fpga芯片。4组mdi接口中的3组通过变压器进行隔离连接至高速混装连接器，剩下一组通过变压器隔离连接至vpx连接器p2端口。soc芯片处理器能够通过spi总线配置交换芯片vsc7428xjg相关参数。

扩展接口板的fpga芯片选用zynq-7000系列芯片xc7z015，处理器外挂ddr3存储器和flash存储器，通过接口芯片实现1路1553b、1路cameralink接口和1路rs422接口，1路x4srio对外接口采用fpga的gtp接口实现。1553b总线控制器选用8357所的ht-61843gb，芯片内含独立两信道4m1553b通讯控制逻辑；内部8k字内存；支持同时mt/rt模式。cameralink接口芯片选用ds90cr286amtd，采用base模式。rs422串口转换芯片选用ltm2881mpy实现lvcmos电平和rs422电平转换。板卡留有1路rs232串口和1路以太网口用于调试。

交换接口板和扩展接口板的soc芯片处理器均选用microsemi的a2f500m3g芯片，a2f500m3g-1fgg484芯片内部集成了cortex^tm-m3、3fpga、存储器、比较器、ad/da等相关功能电路，芯片分为微控制器子系统、fpga模块、模拟接口系统和i/o及电源4个部分。soc芯片为整个板卡提供控制平台，完成电源管控和系统管理功能。

2.bit检测实现过程

综合处理系统的交换接口板zynq-7000的双核armcortex^tm-a9处理器ps通过srio总线接收并解析控制系统发送的命令，判断当前命令为bit检测命令后，zynq-7000的双核armcortex^tm-a9处理器ps将bit检测命令通过spi发送给板上的soc芯片，soc芯片再通过pmbus发送给其它板卡。综合处理系统的板卡和其它板卡上的soc芯片收到bit检测命令后，开始对各自的板卡进行bit检测，bit检测过程中可得到各板卡的软件版本，数据链路状态，各类接口通信状态，fpga、dsp、ad、da、ddr3、flash、e²prom、以太网交换芯片、srio交换芯片等主要芯片的工作状态等。bit检测完成后，综合处理系统将系统本身的bit检测信息和其它板卡的bit检测信息汇总后发送至控制系统。通过控制系统下传的各单机的状态信息，可进行系统的状态管理和故障诊断分析。

3.与控制系统通信模块工作过程

1553b命令接收处理流程：

步骤1：子板zynq-7000处理器的可编程逻辑pl收到控制系统发送的1553b消息，将1553b消息通过可编程逻辑pl与双核armcortex^tm-a9处理器ps之间的内部端口传输给双核armcortex^tm-a9处理器ps。

步骤2：双核armcortex^tm-a9处理器ps将1553b消息填充成80字节的srio消息，其将数据包(帧)头“7b8c”、1553b数据包发往的子地址“subaddr”、数据长度(即有效字节长度)“len”、1553b数据包等打包，数据帧的剩余位补零，数据打包格式见图3，这个是封装的外层帧头，1553b数据包还有一个帧头，两个帧头都判断有效才是有效帧。添加接收端srio端口号udestid，接收端邮箱号mailbox，接收端信封号letter等sriomessage格式信息后发送至可编程逻辑pl，可编程逻辑pl通过srio交换芯片路由发送至母板zynq-7000处理器。

步骤:3：母板zynq-7000处理器的可编程逻辑pl将收到的srio消息后通过内部端口发送给片内双核armcortex^tm-a9处理器ps。

步骤4：双核armcortex^tm-a9处理器ps运行vxworks实时操作系统，注册srio消息回调函数message。当收到srio消息时，产生软件中断执行message。message响应中断，读取srio接口数据，对控制系统发送的指令进行解析，指令解析流程图见图4。指令解析模块首先获取信号量，判断接收缓存中的命令帧的帧头是否为协议帧头，若为协议帧头则从命令帧中获取1553b命令字并进行crc校验，校验正确则根据命令字内容执行相应的操作并返回应答；若校验错误则判断是否为总线检查命令，如果是总线检查命令则返回总线检查校验错误buscheck_crcerror，gsyserrorstatus赋值相应的错误信息，若不是总线检查命令则gsyserrorstatus赋值相应的错误信息。

1553b命令应答处理流程：

步骤1：母板zynq-7000处理器的双核armcortex^tm-a9处理器ps完成指令解析并执行相应操作后，执行命令应答。其将数据包头“7b8c”、子地址(subaddr)、数据长度(len)、1553b数据包等打包，数据帧的剩余位补零，数据打包格式见图3。再添加接收端srio端口号udestid、接收端邮箱号mailbox、接收端信封号letter等sriomessage格式信息后通过内部端口发送至可编程逻辑pl。

步骤2：可编程逻辑pl将srio消息通过srio交换芯片路由发送至子板zynq-7000处理器。

步骤:3：子板zynq-7000处理器的可编程逻辑pl将收到的srio消息通过可编程逻辑pl与双核armcortex^tm-a9处理器ps之间的内部端口传输给双核armcortex^tm-a9处理器ps；

步骤4：双核armcortex^tm-a9处理器ps运行vxworks实时操作系统，注册srio消息回调函数message。当收到srio消息时，产生软件中断执行message。message响应中断，读取srio接口数据，从srio消息中提取1553b消息及其对应长度和子地址，向1553b消息对应子地址发送命令，如命令是矢量字形式，则对矢量字对应位置1。

4.与天线前端通信模块工作过程

与天线前端通信受控制系统命令的驱动，当收到1553b命令并完成1553b命令解析后，根据总体流程控制与天线前端进行通信，该模块的1553b命令接收和应答处理流程和与控制系统通信模块的处理流程相同，此模块不再赘述。

hdlc协议数据帧格式为标志字“7e”+有效数据+两个字节crc校验码+标志字“7e”，全局时钟为模块的输入工作时钟，hdlc协议实现框图见图5，hdlc协议接收处理模块模块实现流程如下：

步骤1：软件接收外部输入时钟rxclk和串行数据rxd，移位寄存器根据串行时钟将采样串行数据送入移位寄存器不断进行移位处理。

步骤2：移位寄存器将输出并行数据送入标志字检测及删零操作模块。模块首先进行标志位检测，当检测到标志字“7e”且连续的两个字节不都是“7e”时，数据帧有效。检测两个标志字“7e”中间的数据，把连续5个‘1’后插入的1个‘0’删除，恢复原始数据内容。

步骤3：hdlc协议接收处理模块完成串行和并行时钟域的信号的同步处理，crc校验模块对完成删零操作后的数据进行crc校验并输出相应的校验结果。

步骤4：数据经过crc校验模块后进行串/并转换并送入接收缓存进行数据缓存，输出接收状态信号并等待读使能信号，最后通过dat_o输出hdlc协议数据。

hdlc协议发送流程：

步骤1：软件通过dat_i向hdlc协议模块写入并行数据，并行数据送入发送缓存模块进行数据缓存。当数据缓存完成后，根据发送流程其它模块的状态控制数据按字节读取并完成并/串转换。

步骤2：hdlc协议发送处理及插零操作模块完成串行和并行时钟域的信号的同步处理。同时，对串行数据中连续5个‘1’后插入1个‘0’完成数据插零操作。

步骤3：crc生成模块对数据进行crc校验并生成两个字节的crc校验码附在数据后发送。

步骤4：标志字发生器根据发送流程控制在数据帧的帧头和帧尾各插入1个标志字“7e”。

步骤5：发送选择器根据协议模块的控制信号选择发送有效数据，crc校验码或者标志字。

步骤6：移位寄存器负责将输入的串行数据通过移位寄存器不断移位输出数据txd，同时输出串行时钟txclk。

与天线前端通信流程简图见图6，具体过程如下：

步骤1：母板zynq-7000处理器双核armcortex^tm-a9处理器ps收到1553b命令并完成命令解析后，当判断需要与天线前端进行通信时。双核armcortex^tm-a9处理器ps功能模块首先获取信号量。根据收到的控制系统发送的指令并结合天线前端的工作时序，按照通信协议设置天线前端指令，双核armcortex^tm-a9处理器ps将指令帧通过内部端口发送至可编程逻辑pl并通过寄存器通知可编程逻辑pl读取缓存中的数据。

步骤2：可编程逻辑pl读取缓存中的数据并按照hdlc协议发送指令至天线前端。

步骤3：当母板zynq-7000处理器可编程逻辑pl收到天线前端返回的命令应答时，hdlc协议模块的接收准备好信号有效，可编程逻辑pl控制将协议模块的缓存ram中读取数据存入可编程逻辑pl与双核armcortex^tm-a9处理器ps的内部接口缓存ram中并发送中断通知双核armcortex^tm-a9处理器ps读取数据。

步骤4：天线前端返回应答帧通过可编程逻辑pl发送至双核armcortex^tm-a9处理器ps，若天线前端返回应答则判断应答帧crc校验是否正确，若正确则判定天线前端应答有效，将天线前端命令应答填入缓冲区对应位置，若crc校验错误或者没有在规定时间内返回应答，则判断是否已发送三次，若连续三次无应答或者校验错误判定为通信失败，缓冲区相应位置填入相应错误状态。

步骤5：双核armcortex^tm-a9处理器ps根据应答判断天线前端状态，根据总体流程控制执行指令通信，所有指令执行完成后打包应答信息返回控制系统。

5.与遥测系统通信模块工作过程

遥测请求接收处理流程：

当子板zynq-7000处理器的可编程逻辑pl收到遥测系统发送的请求帧后，从hdlc协议模块缓存中读取请求帧数据并判断请求帧有效性，当判断帧有效后，触发遥测数据发送流程开始工作。

遥测数据发送处理流程：

遥测发送流程启动后，首先判断遥测数据发送缓存是否为空，当缓存不为空时读取缓存中的数据并增加通信协议帧头、打上时标信息后按字节发送给hdlc协议模块，通过rs422接口发送至遥测系统。同时，不断检测发送缓存中剩余的字节数，当缓存中剩余字节数小于设定的阈值时通过中断通知双核armcortex^tm-a9处理器ps再发送一帧数据；当发送缓存为空时，下传数据为包含通信协议帧头、时标信息的全零帧。

6.与其它板卡通信模块工作过程

数据接收处理流程：

步骤1：zynq-7000处理器的双核armcortex^tm-a9处理器ps和可编程逻辑pl均能访问芯片外挂的ddr3。母板zynq-7000处理器的双核armcortex^tm-a9处理器ps为其它板卡发送的不同类型的数据分配了相应的ddr3存储地址空间。母板zynq-7000的可编程逻辑pl控制将收到的相应类型的数据缓存到ddr3对应的地址空间中，相应板卡通过doorbell通知双核armcortex^tm-a9处理器ps数据发送完成。

步骤2：母板zynq-7000处理器的双核armcortex^tm-a9处理器ps注册srio门铃回调函数，当收到srio的doorbell时，产生软件中断；doorbell中断服务程序处理srio的doorbell中断，根据中断源的srio地址usrcid和doorbell类型进行相应数据处理。当判断为图像数据时，控制将图像数据经由母、子板之间的srio总线发送至子板zynq-7000处理器。

数据发送处理流程：

步骤1：母板zynq-7000处理器的双核armcortex^tm-a9处理器ps根据总体流程控制将需要发送给相应板卡的数据通过内部端口发送至可编程逻辑pl并通过状态寄存器通知可编程逻辑pl数据发送完成。

步骤2：母板zynq-7000处理器的可编程逻辑pl完成数据缓存并将数据按照srio总线协议发送至srio交换芯片，交换芯片根据id路由后经由vpx处理机背板发送至相应的(功能)板卡。

7.与数据记录装置通信模块工作过程

母板zynq-7000处理器的双核armcortex^tm-a9处理器ps注册srio门铃回调函数，当收到srio的doorbell时，产生软件中断；doorbell中断服务程序处理srio的doorbell中断，根据中断源的srio地址usrcid和doorbell类型进行相应数据处理。当判断为记录数据时，根据分配的地址空间从ddr3中读取记录数据并与缓存的对应辅助信息通过千兆以太网发送至数据记录装置，将缓存的控制系统发送的1553b命令通过以太网发送至数据记录装置。

8.图像压缩模块工作过程

步骤1：子板zynq-7000的可编程逻辑pl收到其它板卡通过srio总线发送的图像数据后，根据双核armcortex^tm-a9处理器ps分配的的基地址空间写入外部ddr3缓存，(功能)板卡通过doorbell通知发送完成。

步骤2：子板zynq-7000的双核armcortex^tm-a9处理器ps注册srio门铃回调函数，当收到srio的doorbell时，产生软件中断；doorbell中断服务程序处理srio的doorbell中断，根据中断源的srio地址usrcid和doorbell类型进行相应数据处理；当判断为图像数据发送完成doorbell时，执行图像分块操作，将图像数据分解成128×128像素大小的图像块，将第1个图像块发送给可编程逻辑pl，数据发送完成后通过写寄存器状态通知可编程逻辑pl。

步骤3：可编程逻辑pl检测双核armcortex^tm-a9处理器ps写完成状态寄存器有效后，读取图像数据并将数据按字节输入小波变换模块完成二阶daubechies5/3提升小波变换。二阶daubechies5/3小波变换示意图见图7，128×128像素大小的图像块首先进行一阶小波变换生成hh1、hl1、lh1和ll14个64×64像素大小子带。ll1子带进行二阶小波变换，分解成hh2、hl2、lh2和ll24个32×32像素大小子带。小波变换模块主要包含预测子模块和更新子模块，预测子模块计算输出图像的高频分量h，模块transform实现预测子模块功能；更新子模块计算输出图像的低频分量l，模块transform_l实现更新子模块功能。配合数据缓存和ram地址计算,行/列变换可分时复用,从而实现二阶daubechies5/3小波变换。二阶小波变换和一阶小波变换通过行/列参数配置可实现模块复用。二阶daubechies5/3小波变换流程简图见图8。第1步：按行读取数据，每读3行数据重复读取1次第3行数据。第2步：按行用偶序列预测奇序列得到高频分量h1,该功能项使用transform模块。第3步：用奇序列更新偶序列得到低频分量l1,该功能项使用transform_l模块。第4步：对h1分量按列读取数据，每读3列数据重复读取1次第3列数据。分别使用transform和transform_l模块得到hh1和hl1子带。第5步：对l1分量按列读取数据，每读3列数据重复读取1次第3列数据。分别使用transform和transform_l模块得到lh1和ll1子带。第6步：对两个一阶子带lh1和hl1使用相同的量化步长进行量化处理后分别存入ram_h和ram_v，ll1子带分量进行二阶小波变换。二级小波变换重复一阶小波变换的步骤1-6，得到hh2、hl2、lh2和ll2子带。为不降低图像质量的情况下尽量提高压缩比，对高频子带hh1不编码，小波变换的一阶子带lh1和hl1经量化处理后分别缓存入ram_h和ram_v，二阶子带系数经量化处理后存入ram_a，其中对能量较集中的低频子带采用较小的量化步长，对能量较少的高频子带采用较大的量化步长。缓存完成后通过中断通知双核armcortex^tm-a9处理器ps读取小波系数并发送下一个图像块数据进行小波变换。

步骤4：双核armcortex^tm-a9处理器ps收到中断后响应中断，读取小波变换的系数送入spiht编码模块根据预定的精炼次数完成编码，按照码流的重要顺序依次编码各子带小波系数，压缩后的码流数据送入数据编帧模块，判断所有图像块是否均编码完成，若未完成则读取下一块图像数据的小波系数执行编码运算。

9.数据编帧模块工作过程

由于图像压缩的码流长度和图像内容相关，图像压缩比不是固定值。为了适应遥测系统的传输带宽，设定图像最小压缩比为4，当检测到压缩码流长度大于设定的阈值时优先截取重要的码流进行传输。图像压缩码流添加帧头、图像块号、spiht算法参数、码流长度和码流数据打包成压缩码流数据帧，子板zynq-7000处理器的双核armcortex^tm-a9处理器ps根据可编程逻辑pl发送的数据下传中断请求，依此将码流数据发送给可编程逻辑pl。

子板zynq-7000处理器的双核armcortex^tm-a9处理器ps将成像期间控制系统定时发送的1553b信息中的惯导信息提取后增加帧头、帧数信息后打包为惯导数据帧，根据可编程逻辑pl发送的数据下传中断请求将数据发送给可编程逻辑pl，通过遥测系统下传。

子板zynq-7000处理器的双核armcortex^tm-a9处理器ps将其它板卡发送的的算法运行中间结果、系统关键状态信息、其它辅助信息等增加帧头、数据长度信息后打包为状态检测数据帧，根据可编程逻辑pl发送的数据下传中断请求将数据发送给可编程逻辑pl，通过遥测系统下传。

本发明不仅局限于上述具体实施方式，本领域一般技术人员根据本发明公开的内容，可以采用其它多种具体实施方式实施本发明，因此，凡是采用本发明的设计结构和思路，做一些简单的变化或更改的设计，都落入本发明保护的范围。