发电机转子匝间短路故障定位试验装置的制作方法

本实用新型涉及发电机故障检测技术领域，特别是涉及一种发电机转子匝间短路故障定位试验装置。

背景技术：

目前，随着电力工业的飞速发展以及用电量的大幅提高，人们对发电机的可靠性提出了更高的要求。然而受各种环境因素及其余因素的影响，近年来出现了越来越多的转子匝间短路故障，对发电机的安全运行危害比较大。

传统的发电机转子匝间短路测量定位装置，需采购进口的激励信号发生装置，并外接示波器，示波器对脉冲注入点的波形进行采集分析判断。或者是在进口的激励信号发生装置的基础上加上国内波形采集装置与采集软件，根据上位机软件采集到的波形分析转子绕组是否存在短路，但是传统的发电机转子匝间短路测量定位装置定位精度较差，一般只能粗略定位到线槽。

技术实现要素：

基于此，有必要针对上述问题，提供一种定位精度高的发电机转子匝间短路故障定位试验装置。

一种发电机转子匝间短路故障定位试验装置，包括处理器，与所述处理器连接的FPGA电路、PCIe总线装置、第一激励方式选择开关、第二激励方式选择开关、第一出口继电器和第二出口继电器，与所述FPGA电路连接的激励信号发生装置和双路同步采集装置，与所述第一激励方式选择开关和所述第一出口继电器连接的第一阻抗调节电位器，与所述第二激励方式选择开关和所述第二出口继电器连接的第二阻抗调节电位器，与所述第一出口继电器连接、用于连接待测发电机转子的内滑环的第一屏蔽电缆端子，与所述第二出口继电器连接、用于连接所述待测发电机转子本体的第二屏蔽电缆端子，以及用于连接所述待测发电机转子的外滑环的第三屏蔽电缆端子，所述处理器通过所述PCIe总线装置连接控制终端，

所述双路同步采集装置的第一采集端连接所述第二阻抗调节电位器和所述第二出口继电器的公共端，第二采集端连接所述第一阻抗调节电位器和所述第一出口继电器的公共端，所述双路同步采集装置的第一输出端和第二输出端连接所述FPGA电路。

上述发电机转子匝间短路故障定位试验装置，处理器根据接收的指令的不同将相应指令发送至FPGA电路、第一激励方式选择开关、第二激励方式选择开关、第一出口继电器和第二出口继电器，控制FPGA电路生成激励信号波形数据，并驱动激励信号发生装置生成激励信号，处理器控制第一激励方式选择开关、第二激励方式选择开关的通断，采用不同的方式接通激励信号，处理器控制第一出口继电器和第二出口继电器的通断，结合第一阻抗调节电位器、第二阻抗调节电位器完成阻抗匹配调节，FPGA电路驱动双路同步采集装置采集待测发电机转子反馈的波形，并发送至处理器进行处理，生成最终波形，并通过PCIe总线装置发送至控制终端，控制终端根据接收的波形进行分析即可得出待测发电机转子匝间短路故障的具体位置，定位精度高。

附图说明

图1为一实施例中发电机转子匝间短路故障定位试验装置电路结构图。

图2为另一实施例中发电机转子匝间短路故障定位试验装置电路结构图；

图3为一实施例中发电机转子匝间短路故障定位试验装置结构示意图；

图4为一实施例中发电机整体示意图；

图5为一实施例中发电机转子端部示意图；

图6为一实施例中发电机转子界面示意图。

具体实施方式

在一个实施例中，如图1所示，一种发电机转子匝间短路故障定位试验装置，包括处理器110、与处理器110连接的FPGA(Field－Programmable Gate Array，即现场可编程门阵列)电路120、PCIe(Peripheral Component Interconnect Express，即外设部件互连标准)总线装置130、第一激励方式选择开关141、第二激励方式选择开关142、第一出口继电器151和第二出口继电器152，与FPGA电路120连接的激励信号发生装置160和双路同步采集装置170，连接第一激励方式选择开关141和第一出口继电器151的第一阻抗调节电位器181，与第二激励方式选择开关142和第二出口继电器152连接的第二阻抗调节电位器182，与第一出口继电器151连接，用于连接待测发电机转子的内滑环的第一屏蔽电缆端子191，与第二出口继电器152连接、用于连接待测发电机转子本体的第二屏蔽电缆端子192，以及用于连接待测发电机转子的外滑环的第三屏蔽电缆端子193，处理器110通过PCIe总线装置130连接控制终端，双路同步采集装置170的第一采集端连接第二阻抗调节电位器182和第二出口继电器152的公共端，第二采集端连接第一阻抗调节电位器181和第一出口继电器151的公共端，双路同步采集装置170的第一输出端和第二输出端连接FPGA电路120。

具体地，处理器110与FPGA电路120间通过16位通信总线进行数据传输，双路同步采集装置170与FPGA电路120间通过12位通信总线进行数据传输，用户预先在控制终端中设置激励信号属性(类型、幅值、频率)及激励模式(两端同步或单端轮换)，并控制第一出口继电器151和第二出口继电器152的通断，第一出口继电器151和第二出口继电器152的具体型号为G6K-2F-RF。

第一屏蔽电缆端子191连接发电机转子200的内滑环(或导电杆)，第二屏蔽电缆端子192连接发电机转子200本体，第三屏蔽电缆端子193连接发电机转子200的外滑环(或导电杆)，在处理器110的控制下，第一出口继电器151闭合，第二出口继电器152断开，激励信号仅注入内滑环，此时，调节第一阻抗调节电位器181，使得第一屏蔽电缆端子191处注入点波形的峰值达到第三屏蔽电缆端子193处注入点波形峰值的一半，然后控制第二出口继电器152闭合，调节第二阻抗调节电位器182，使得第一屏蔽电缆端子191处注入点波形和第三屏蔽电缆端子193处注入点波形峰值一致，记录4个角度的发电机转子200绕组RSO波形，旋转转子分别在0°、90°、180°、270°位置记录RSO波形。如果用户选择了两端同步模式，则第一激励方式选择开关141和第二激励方式选择开关142均固定地接通第一屏蔽电缆端子191和第三屏蔽电缆端子193，激励信号同步地注入转子绕组两端，双路同步采集装置170的两个通道同步地采集波形数据，并由FPGA电路120读入，再经处理器110读取、处理生成RSO波形；如果用户选择了两端轮换模式，则第一激励方式选择开关141和第二激励方式选择开关142轮流地接通激励信号(另一端接地)，相应地，FPGA电路120轮流记录双路同步采集装置170中与激励方式选择开关对应的一个通道波形数据，完成一次轮换后将两个通道的波形数据对齐为一组进行存储，经处理器110读取后生成最终RSO波形。处理器110经PCIe总线装置130将最终RSO波形发送至控制终端，控制终端接收最终RSO(Repetitive Surge Oscillograph，即重复脉冲示波器)波形并显示。

处理器110接收控制终端的指令后，控制第一激励方式选择开关141接通第一屏蔽电缆端子191，第二激励方式选择开关142接地，双路同步采集装置170同步地采集两个通道的波形，此波形反映的是激励信号由第一屏蔽电缆端子191出发到达第三屏蔽电缆端子193的过程，控制终端读取该波形后，由控制终端自动或由用户手工标定传播时间。

在一个实施例中，FPGA电路120包括DDS(Direct Digital Synthesizer，即直接数字式频率合成器)单元电路和FIFO(First Input First Output，即先进先出)存储器，DDS单元电路连接处理器110和激励信号发生装置160，FIFO存储器连接处理器和双路同步采集装置170。

具体地，FPGA电路120的型号并不唯一，在本实施例中，型号为EPM1270T144C5N，DDS单元电路用于根据接收的处理器指令生成激励信号波形数据，并发送至激励信号发生装置160，FIFO存储器用于存储双路同步采集装置170采集的波形，当用户选择了两端轮换模式时，FPGA电路120轮流记录双路同步采集装置170中与激励方式选择开关对应的一个通道波形数据，完成一次轮换后将两个通道的波形数据对齐为一组存储在FIFO存储器中。

在一个实施例中，如图2所示，激励信号发生装置160包括DA(Digital to Analog，即数模转换)转换器162，DA转换器162的输入端连接FPGA电路120，DA转换器162的输出端连接第一激励方式选择开关141和第二激励方式选择开关142。

具体地，由FPGA电路120内置的DDS单元电路按照处理器110指令生成激励信号波形数据，周期地驱动DA转换器162(8bit/100MHz)输出激励电压信号，DA转换器162的具体型号为THS5641AIPWR，激励电压信号分为2路分别接入第一激励方式选择开关141和第二激励方式选择开关142。处理器110依据操作者的选择，控制第一激励方式选择开关141和第二激励方式选择开关142，工作于两端同步模式或单端轮换模式。经过选择开关的激励信号接入阻抗调节电位器、出口继电器、屏蔽电缆端子构成的通路，激励信号经由屏蔽电缆端子注入发电机转子200绕组。

在一个实施例中，激励信号发生装置160还包括滤波电路164和放大电路166，滤波电路164的输入端连接DA转换器162的输出端，滤波电路164的输出端连接放大电路166的输入端，放大电路166的输出端连接第一激励方式选择开关141和第二激励方式选择开关142。

具体地，滤波电路164为7阶RLC滤波电路164，放大电路166的具体型号为ADA4665，DA转换器162输出激励电压信号，激励电压信号经滤波电路164过滤后，由放大电路166驱动，生成最终的激励信号并分为2路分别接入第一激励方式选择开关141和第二激励方式选择开关142，滤波电路164能有效滤除掉不要的信号，具体地可以根据实际情况进行设置，放大电路166简单说就是将信号源提供的微弱信号放大驱动负载正常工作，使最终得到的激励信号更准确。

在一个实施例中，双路同步采集装置170包括第一AD(Analog to Digital，即模数转换)转换器171和第二AD转换器172，第一AD转换器171的输出端连接FPGA电路120，第一AD转换器171的输入端连接第二阻抗调节电位器182和第二出口继电器152的公共端，第二AD转换器172的输出端连接FPGA电路120，第二AD转换器172的输入端连接第一阻抗调节电位器181和第一出口继电器151的公共端。

具体地，第一AD转换器171和第二AD转换器172的具体型号为AD9233BCPZ-105，第一AD转换器171和第二AD转换器172由FPGA电路120驱动，同步采集发电机转子200反馈的波形数据，并发送至FPGA电路120，经FPGA电路120内的FIFO缓冲器进行存储。

在一个实施例中，双路同步采集装置170还包括第一电阻分压电路173、第二电阻分压电路174、第一运算放大器175、第二运算放大器176、第一差分电路177和第二差分电路178，第一电阻分压电路173的一端连接第一运算放大器175，第一电阻分压电路173的另一端连接第二阻抗调节电位器182和第二出口继电器152的公共端，第一运算放大器175连接第一差分电路177，第一差分电路177连接第一AD转换器171的输入端，第二电阻分压电路174的一端连接第二运算放大器176，第二电阻分压电路174的另一端连接第一阻抗调节电位器181和第一出口继电器151的公共端，第二运算放大器176连接第二差分电路178，第二差分电路178连接第二AD转换器172的输入端。

具体地，第一运算放大器175和第二运算放大器176的型号为AD817，第一差分电路177和第二差分电路178的型号为ADA4937，双路同步采集装置170中的2路信号采集端分别连接至第一阻抗调节电位器181和第二阻抗调节电位器182的后端，采集的波形是注入点合成波形，合成波形经第一电阻分压电路173和第二电阻分压电路174后幅值衰减至±1V以内，衰减后的2路合成波形经过第一运算放大器175和第二运算放大器176模拟运算放大后，输入至第一差分电路177和第二差分电路178，转换为差分信号后分别接入第一AD转换器171和第二AD转换器172(12bit/100MHz)，有效抗干扰。

在一个实施例中，PCIe总线装置130包括PCIe桥电路，处理器110用于通过PCIe桥电路连接控制终端。

具体地，PCIe桥电路的具体型号为PEX8311-AA66BCF，处理器110用于通过PCIe桥电路接收控制终端发送的指令，以及用于通过PCIe桥电路发送最终RSO波形至控制终端，PCIe桥电路与处理器110之间是通过串行外设通信总线连接。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括第一外部晶振194和第二外部晶振195，第一外部晶振194的一端连接处理器110，第一外部晶振194的另一端接地，第二外部晶振195的一端连接FPGA电路120，第二外部晶振195的另一端接地。

具体地，晶振的作用是为系统提供基本的时钟信号。第一外部晶振194结合处理器110内部的电路，产生处理器110所必须的时钟频率，处理器110的指令的执行都是建立在这个基础上的，第一外部晶振194提供的时钟频率越高，处理器110的运行速度也就越快，第二外部晶振195结合FPGA电路120，产生FPGA电路120所必须的时钟频率，第二外部晶振195提供的时钟频率越高，FPGA电路120的运行速度也就越快。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括电源装置，电源装置连接处理器110。

具体地，电源装置用于给发电机转子匝间短路故障定位试验装置内的各器件提供电能。

在一个实施例中，如图3所示，发电机转子匝间短路故障定位试验装置还包括壳体，处理器110、FPGA电路120、激励信号发生装置160、双路同步采集装置170、PCIe总线装置130、第一激励方式选择开关141、第二激励方式选择开关142、第一出口继电器151和第二出口继电器152设置于壳体内，第一阻抗调节电位器181、第二阻抗调节电位器182、第一屏蔽电缆端子191、第二屏蔽电缆端子192和第三屏蔽电缆端子193设置于壳体。

具体地，壳体能有效保护到内部器件，延长内部器件的使用寿命。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括显示屏311、键盘312、触控板313和触控板左右键314，触控板左右键314设置于触控板313上，用户可以通过触摸显示屏311的方式或按键方式(键盘312、触控板313和触控板左右键314)输入控制指令，并在显示屏311上显示最终波形。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括通信接口，通信接口设置于壳体，用于与外部设备进行数据通信。

具体地，通信接口包括USB通讯插座315。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括通讯方式选择按钮316，通讯方式选择按钮316设置于壳体，可根据具体情况选择通讯方式，提高了便利性。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括激励信号同轴插座317，激励信号同轴插座317为激励信号发生端和数据采集端。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括提手320，提手320设置于壳体，方便携带，提高了便利性。

在一个实施例中，发电机转子匝间短路故障定位试验装置还包括电源接口318和电源开关319，电源接口318和电源开关319设置于壳体，电源接口318用于连接充电器给电源装置充电，电源开关319用于启动和关闭发电机转子匝间短路故障定位试验装置。

在一个实施例中，转子绕组长度包含以下部分：大轴中间直线段(线槽内)、端部直线段(线槽外)线圈端部圆弧段、极间跨线长度和励磁引线(信号测量点)至第一匝长度，如图4、5、6所示，各参数的含义为：L直内为转子线槽内长度，可查阅图纸或现场测量；L直端s,n为第s槽n匝端部直线段长度(单侧)，参阅图纸、现场测量及计算；L弧端s,n为第s槽n匝端部弧线段长度(单侧)，测量计算；L入为励磁引线(信号输入端)至第一匝线圈长度；L出为对侧励磁引线(信号输入端)至最后一匝线圈长度；D为转子外径；R为转子半径；S为转子线槽总数；p为转子极对数；a为转子导线宽度；b为端部相邻槽的线棒弧线段间隔；c为大齿跨度；d为转子线匝厚度，h0为转子线槽最外匝距转子表面的深度；t为小齿宽度，则有

L直端s＝L直端s0-(S/4p-s)*(a+b)

L弧端1,1＝(R-h0-d/2)/R*(c+a)

…

L弧端2,1＝(R-h0-d/2)/R*(c+a+2a+2t)

…

L弧端s,n＝[R-h0-d*(2n-1)/2]/R*[c+a+2(s-1)(a+t)]

Ls,n＝2*L直内+4*L直端s+2L弧端s,n＝2*L直内+4*[L直端s0-(S/4p-s)*

(a+b)]+2{[R-h0-d*(2n-1)/2]/R*[c+a+2(s-1)(a+t)]}

可知，转子线匝(起点)距离信号输入端的分布函数为：

入

根据上述计算，可以在重复脉冲测量波形中按照线圈每匝的长度和与信号输入点的距离建立对应的传播时间坐标数据库，通过以上公式可以计算，转子总长度L，根据传递波形，可得到电磁波在绕组中的传播时间T，则电磁波在转子中的传播速度具体为：

V＝L/T

控制终端接收到处理器110发送的最终RSO波形并显示后，判断最终RSO波形是否平直，若最终RSO波形是平直的，则说明转子绕组没有匝间短路现象；若最终RSO波形有畸变，则通过游标对试验波形中的故障点(波峰或波谷)定位实现时间点的精准选取，根据标定的时间t以及电磁波在转子中的传播速度，可得出故障点距离信号输入端的距离Lt＝V*t，根据转子位置分布数学模型，可迅速定位故障点所在的线匝。避免了传统中试验波形中的故障点(波峰或波谷)定位只能目视错略选取，导致最终定位不准确的缺陷。

上述发电机转子匝间短路故障定位试验装置，处理器110根据接收的指令的不同将相应指令发送至FPGA电路120、第一激励方式选择开关141、第二激励方式选择开关142、第一出口继电器151和第二出口继电器152，控制FPGA电路生成激励信号波形数据，并驱动激励信号发生装置160生成激励信号，处理器110控制第一激励方式选择开关141、第二激励方式选择开关142的通断，采用不同的方式接通激励信号，处理器110控制第一出口继电器151和第二出口继电器152的通断，结合第一阻抗调节电位器181、第二阻抗调节电位器182完成阻抗匹配调节，FPGA电路120驱动双路同步采集装置170采集发电机转子200反馈的波形，并发送至处理器110进行处理，生成最终波形，并通过PCIe总线装置130发送至控制终端，控制终端根据接收的波形进行分析，判断最终波形是否畸变，若有畸变，则通过游标对试验波形中的故障点(波峰或波谷)定位实现时间点的精准选取，根据预先植入的数学模型，在重复脉冲测量波形中按照线圈每匝的长度和与信号输入点的距离建立对应的传播时间坐标数据库，可迅速定位故障点的位置，且通过发电机转子匝间短路故障定位试验装置接上待测发电机转子200则可实现一键检测，无需复杂接线，方便简单，安全性高，且定位精度高。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。