用ldmos器件实现的电流采样电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种用LDMOS器件实现的电流采样电路。
【背景技术】
[0002]LDMOS器件为一种高耐压场效应管，能用于形成电流采样电路。如图1所示，是现有用LDMOS器件实现的电流采样电路的示意图。现有用LDMOS器件实现的电流采样电路包括电流采样用LDMOS器件I和电流对比用LDMOS器件2，电流采样用LDMOS器件I和电流对比用LDMOS器件2的栅极3共接、漏极4共接、源极5A、5B分开接出
[0003]如图2所示，是现有第一种用LDMOS器件实现的电流采样电路的版图结构示意图。虚线方框6所示区域为电流对比用LDMOS器件2的形成区域，虚线方框7所示区域为电流采样用LDMOS器件I的形成区域。电流采样用LDMOS器件I为分立型结构，电流采样用LDMOS器件I放置在电流对比用LDMOS器件2的旁边。在俯视面上，电流对比用LDMOS器件2包括源区8、多晶硅栅极9、漏区漂移区10、漏区11和多晶硅场板12。电流采样用LDMOS器件I包括源区13、多晶硅栅极14、漏区漂移区15、漏区17和多晶硅场板16。电流采样用LDMOS器件I和电流对比用LDMOS器件2在对应的AA截面处的结构相同，且对应于一个LDMOS器件的单元结构，电流采样用LDMOS器件I的各区域都围绕成环形结构。
[0004]电流对比用LDMOS器件2的各功能区也分别为封闭式结构、且是由各个呈条形结构的单元结构连接而成，各呈条形结构的单元结构的排列如图2所示可知，以源区8、漏区漂移区10和漏区11为例，一个最小的循环单元为漏区11、漏区漂移区10、源区8、漏区漂移区10、漏区11。相邻的漏区漂移区10的条形结构首尾相连形成一类环形的封闭式结构，整个漏区11位于该封闭式结构的里侧、整个源区8位于该封闭式结构的外侧。多晶硅栅极9和多晶硅场板12的环绕方式也分别和漏区漂移区10相同。
[0005]采样管即所述电流采样用LDMOS器件I的漏区漂移区、源区和沟道区和被采样管即所述电流对比用LDMOS器件2在尺寸和工艺制造都一样，即图2中采样管和被采样管的截面AA的结构相同，这样保证两颗管子在相同电压条件下测试的电流特性都是相同，这样能保证采样电流和被采样电流的线性关系而达到采样目的。但这种设计的缺点在于:1、采样管和被采样管放置在两个地方，虽然靠得很近，但由于被采样管的电流较大，工作时会发热，发热会导致电流能力下降，而采样管电流能力小，工作时发热量很小，电流能力几乎不受影响。这样一来在采样电路工作时，由于两颗管子的温度不一样引起的电流不一样，会造成采样比的不稳定；2、最小的采样管有效沟道宽度就是圆的周长，这样采样管的电流无法做小，相应的采样比无法做大，其中采样比为在相同测试条件下得到的被采样管电流和采样管电流的比值；3、需要额外的面积放置圆形的采样管，并且采样管和被采样管的漏端需要通过封装连在一起，采样管封装需要压焊点，进一步增大了采样管的面积；
[0006]为了克服如图2所示的分立型结构电流采样电路所带来的缺陷，现有技术中材料了集成型电流采样电路。如图3所示，是现有第二种用LDMOS器件实现的电流采样电路的版图结构示意图；现有第二种电流采样电路为集成型结构，虚线方框302所示区域为电流对比用LDMOS器件2的形成区域，虚线方框301所示区域为电流采样用LDMOS器件I的形成区域。电流对比用LDMOS器件2将电流采样用LDMOS器件I围绕在中间区域。
[0007]在俯视面上，电流对比用LDMOS器件2包括源区303、多晶硅栅极304、漏区漂移区305、漏区306和多晶硅场板307。电流采样用LDMOS器件I包括源区309、多晶硅栅极308、漏区漂移区305、漏区306和多晶硅场板307。
[0008]电流采样用LDMOS器件I的多晶硅栅极308成跑道型结构并将源区309围绕在中间，电流采样用LDMOS器件I的漏区漂移区305、漏区306和多晶硅场板307分别和电流对比用LDMOS器件2的漏区漂移区305、漏区306和多晶硅场板307连通在一起。
[0009]电流对比用LDMOS器件2的各功能区也分别为封闭式结构、且是由各个呈条形结构的单元结构连接而成，各呈条形结构的单元结构的排列如图3所示可知，以源区303、漏区漂移区305和漏区306为例，一个最小的循环单元为漏区306、漏区漂移区305、源区303、漏区漂移区305、漏区306。相邻的漏区漂移区305的条形结构首尾相连形成一类环形的封闭式结构，整个漏区306位于该封闭式结构的里侧、整个源区306位于该封闭式结构的外侦U。多晶硅栅极304和多晶硅场板307的环绕方式也分别和漏区漂移区305类似。图3中的截面AA对应于一个所述电流对比用LDMOS器件2的单元结构的剖面，截面CC对应于一个所述电流采样用LDMOS器件I的单元结构的剖面；截面BB对应于一个所述电流采样用LDMOS器件I的单元结构和一个所述电流采样用LDMOS器件I的单元结构的剖面，其中两个单元结构的漏区306共用。
[0010]如图3所述的集成型结构的好处在于:
[0011]1、采样管和被采样管的漏区是共用的，不必要额外增加压焊点而造成面积的增大。
[0012]2、采样管放置在被采样管的中间，两个管子的匹配特性很好，受工艺偏差的影响很小，被采样管工作时的温度也会影响到采样管的温度，减小两个管子之间的温度差，所以受温度的影响也小。
[0013]3、采样管电流能力可以通过多晶硅栅极308围成的跑道型结构的长轴来调整。如图5A所示，是图3中的采样管的版图结构放大图；所述采样管的所述源区309由N+区309a和P+区309b组成，N+区309a和多晶硅栅308自对准并相邻接，P+区309b和多晶硅栅308相隔一段距离，所述源区309的有效宽度和所述多晶硅栅308的跑道型结构的长轴长度相同，所以通过调节所述多晶硅栅308的跑道型结构的长轴长度能够调节采样管的电流能力。
[0014]但同样如图3所示的结构也有其缺点:所述源区309的有效宽度较大，采样管的采样电流也会较大，这样会降低电路的采样比，虽然能够通过减小多晶硅栅极308围成的跑道型结构的长轴的长度来提高电路的采样比，但是跑道型结构的长轴的长度减少又会降低器件的耐压能力；所以现有器件结构无法同时提高器件的采样比和耐压能力。
[0015]如图4所示，是图3中的采样管的耐压曲线；可知，采样管的多晶硅栅极308围成的跑道型结构的长轴的长度越小、采样管的耐压越低，所以采样管的多晶硅栅极308围成的跑道型结构的长轴不能做得很小，否则采样管无法满足耐压要求。
[0016]而如果多晶硅栅极308围成的跑道型结构的长轴做得长又无法提高采样比。原因为:如图5B所示，是图3中的采样管的采样时的等效电阻示意图；采样管采样时源端和漏端之间的电流会分别通过源区、沟道和漏区，三个区域的等效电阻分别为Rigg、R#t和R，多晶硅栅极308的长轴越长，则源区、沟道和漏区的宽度也越宽，等效电阻也就越小，采样电流也就越大，而采样比和采样管的采样电流成反比，故采样比会减小。如图5C所示的采样比和漏端电压的关系图可以发现，虽然由于采样管的设计和被采样管采用完全一致的尺寸，采样比在漏端电压O伏?10伏的范围内为100+/-20，偏差是+/-20%，但其采样比只有100，很小。
【发明内容】
[0017]本发明所要解决的技术问题是提供一种用LDMOS器件实现的电流采样电路，能同时提高采样管的耐压和电路的采样比，并具有较好的稳定性以及占用面积较小。
[0018]为解决上述技术问题，本发明提供的用LDMOS器件实现的电流采样电路包括电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二 LDMOS器件的栅极共接、漏端共接、源端分开接出。
[0019]在P型硅衬底上形成有一第一 N型注入区，所述第一 N型注入区的将所述第一LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包围起来，使所述第一 P型阱和所述第二 P型阱互相由PN结完全隔离开。
[0020]在所述第一 P型阱中形成有所述第一 LDMOS器件的由第一 P+区和第一 N+区组成的源区；所述第一 P型阱上覆盖有所述第一 LDMOS器件的栅极，所述第一 P型阱