1.一种用LDMOS器件实现的电流采样电路，其特征在于:电流采样电路包括电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二LDMOS器件的栅极共接、漏端共接、源端分开接出； 在P型硅衬底上形成有一第一 N型注入区，所述第一 N型注入区的将所述第一 LDMOS器件的第一 P型阱和所述第二 LDMOS器件的第二 P型阱都包围起来，使所述第一 P型阱和所述第二 P型阱互相由PN结完全隔离开； 在所述第一 P型阱中形成有所述第一 LDMOS器件的由第一 P+区和第一 N+区组成的源区；所述第一 P型阱上覆盖有所述第一 LDMOS器件的栅极，所述第一 P型阱的被该栅极覆盖区域为形成所述第一 LDMOS器件的沟道的区域；所述第一 LDMOS器件的所述源区和所述栅极的第一侧自对准，令所述第一 N+区和所述第一 LDMOS器件的所述栅极的第一侧相邻接的边为第一边，所述第一边的长度为所述第一 LDMOS器件的所述源区的有效宽度；在所述第一边的区域之外，所述源区通过所述第一 P+区和所述第一 LDMOS器件的所述栅极的第一侧相邻接，所述第一 P+区用于引出所述第一 P型阱；所述第一 LDMOS器件的漏区形成于第二N型注入区中，所述漏区和所述第一 LDMOS器件的所述栅极相隔一段距离，所述第一 LDMOS器件的所述漏区由第三N+区组成；位于所述第一 P型阱和所述第一 LDMOS器件的漏区间的所述第二 N型注入区组成所述第一 LDMOS器件的漏区漂移区，所述第一 LDMOS器件的漏区漂移区的部分区域中设置有耐压缓冲层，所述第一 LDMOS器件的漏区漂移区的未设置所述耐压缓冲层的部分区域组成所述第一 LDMOS器件的有效漏区漂移区，所述第一 LDMOS器件的有效漏区漂移区和所述第一P型阱横向接触且令该横向接触的横向边为第二边，所述第二边的长度为所述第一 LDMOS器件的有效漏区漂移区的宽度，所述第二边和所述第一边对齐；由所述第一 LDMOS器件的所述第一N+区、所述沟道、所述有效漏区漂移区和所述漏区组成所述第一 LDMOS器件导通时的电流通道，所述第一边的长度越小，所述第一 LDMOS器件的导通电流越小；所述耐压缓冲层中设置有P型区使所述第一 LDMOS器件的所述沟道到所述漏区之间的电流通道阻断； 在所述第二 P型阱中形成有所述第二 LDMOS器件的由第二 N+区和第二 P+区组成的源区；所述第二 P型阱上覆盖有所述第二 LDMOS器件的栅极，所述第二 P型阱的被该栅极覆盖区域为形成所述第二 LDMOS器件的沟道的区域；所述第二 LDMOS器件的所述源区的所述第二 N+区和所述栅极的第一侧自对准、且所述第二 N+区和所述第二 LDMOS器件的所述栅极的第一侧相邻接，所述第二 P+区和所述第二 LDMOS器件的所述栅极的第一侧相隔一段距离，所述第二 P+区用于引出所述第二 P型阱；所述第二 LDMOS器件的漏区形成于所述第二N型注入区中，位于所述第二 P型阱和所述第二 LDMOS器件的漏区间的所述第二 N型注入区组成所述第二 LDMOS器件的漏区漂移区； 在俯视平面上，所述电流采样电路的版图结构为: 所述第一 LDMOS器件位于中间位置，所述第一 LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极围绕在中间，所述第一 LDMOS器件的漏区漂移区呈由两根条形结构环绕而成的结构、且所述第一 LDMOS器件的栅极和源区都处于所述第一 LDMOS器件的漏区漂移区的环绕区域中，在所述第一 LDMOS器件的漏区漂移区的两侧为所述第一 LDMOS器件的两根呈条形结构的漏区； 所述第二 LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区、漏区漂移区、漏区都为相同的条形结构，最内侧的两个所述条形单元的漏区分别和所述第一 LDMOS器件的两个条形漏区共用；从所述第一 LDMOS器件的两个条形漏区开始往外，各所述条形单元按照:漏区、漏区漂移区、源区、漏区漂移区、漏区的排列方式依次往外排列；各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区连接在一起呈一首尾相连的封闭式结构，并将所述第二 LDMOS器件的漏区封闭于所述封闭式结构的里侧、而所述第二LDMOS器件的源区则位于所述封闭式结构的外侧。
2.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一LDMOS器件的栅极的闭合图形结构为跑道型形状、或环状，且所述第一 LDMOS器件的栅极的闭合图形结构的长轴方向沿着所述第一 LDMOS器件的漏区漂移区的长边方向。
3.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:各所述条形单元的漏区漂移区以及所述第一 LDMOS器件的漏区漂移区形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极也按照各所述漏区漂移区的连接方式连接在一起，各所述条形单元的栅极的连接处也呈弧形结构。
4.如权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一 N型注入区为所述第二 N型注入区的一部分、且所述第一 N型注入区是由延伸到所述第一 LDMOS器件和所述第二 LDMOS器件的源区一侧并将所述第一 P型阱和所述第二 P型阱完全包围起来的所述第二 N型注入区组成。
5.如权利要求1或2或3所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极都是由多晶硅组成，组成所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极的多晶硅之间是独立的，所述第一 LDMOS器件的栅极和所述第二 LDMOS器件的栅极之间通过金属连线连接在一起。
6.如权利要求5所述用LDMOS器件实现的电流采样电路，其特征在于:在所述第一LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方以及在所述第二 LDMOS器件的所述栅极和所述漏区之间的所述漏区漂移区上方都形成有场氧化隔离层；所述第一LDMOS器件的所述栅极的第二侧以及所述第二 LDMOS器件的所述栅极的第二侧都延伸到所述场氧化隔离层上方，所述栅极的延伸部分形成第一栅极场板；所述第一 LDMOS器件的所述漏区以及所述第二 LDMOS器件的所述漏区都和所述场氧化隔离层自对准，在靠近所述漏区的一侧的所述场氧化隔离层上形成有第二多晶硅场板。
7.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:所述第二边的长度大于等于所述第一边的长度；所述第一边的长度越小，所述电流采样电路的采样比越大；所述第二边的长度和所述第一边的长度越接近，所述电流采样电路的采样比的偏差越小。
8.如权利要求1所述用LDMOS器件实现的电流采样电路，其特征在于:所述耐压缓冲层全部由未形成所述第二N型注入区的所述P型硅衬底组成；或者，所述耐压缓冲层的部分区域由未形成所述第二 N型注入区的所述P型硅衬底组成、部分区域由所述第二 N型注入区组成，所述耐压缓冲层中的所述第二N型注入区在所述P型硅衬底中呈一定间隔的分布。
9.如权利要求1或2或3或7或8所述用LDMOS器件实现的电流采样电路，其特征在于:所述第一 LDMOS器件的栅极的闭合图形结构的长轴的长度为200微米?5000微米，所述第一边的长度为I微米?5000微米，所述耐压缓冲层的宽度为20微米?200微米。
【专利摘要】本发明公开了一种用LDMOS器件实现的电流采样电路，采样管和被采样管都为LDMOS器件，采样管设置在被采样管的中间区域，采样管的源区有效宽度由源区的N+区和栅极的接触宽度决定；在采样管的漏区漂移区中设置有耐压缓冲层，耐压缓冲层能够定义出和源区的有效部分对齐的有效漏区漂移区、同时不缩小整个漏区漂移区的环绕范围。本发明通过源区的有效宽度的缩小能提高电路的采样比，通过有效漏区漂移区和源区的N+区对齐的设置，能够使得采样管的源漏之间的寄生电阻和被采样管的源漏之间的寄生电阻成比例，能够高采样比的稳定性。本发明还能提高采样管和被采样管匹配度和稳定性，能减少电路占用面积并提高集成度。
【IPC分类】H01L29-06, H01L29-08, G01R19-00
【公开号】CN104714073
【申请号】CN201310695469
【发明人】金锋, 苗彬彬
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年6月17日
【申请日】2013年12月17日