的采样管的采样时的等效电阻示意图；
[0051]图1OC是图6中的采样管的采样比曲线；
[0052]图1lA是和图1OA相对应的未设置耐压缓冲层的采样管的版图结构放大图；
[0053]图1lB是图1lA中的采样管的采样时的等效电阻示意图；
[0054]图1lC是图1lA中的采样管的采样比曲线。
【具体实施方式】
[0055]如图6所示，是本发明实施例用LDMOS器件实现的电流采样电路的版图结构示意图；如图7至图9所示，分别是沿图6中的AA线、BB线和CC线的器件的剖面结构图；如图1OA所示，是图6中的采样管的版图结构放大图。本发明实施例用LDMOS器件实现的电流采样电路包括电流采样用的第一 LDMOS器件和电流对比用的第二 LDMOS器件，所述第一 LDMOS器件和所述第二 LDMOS器件的栅极204共接、漏端共接、源端分开接出。虚线方框201所示区域为第一 LDMOS器件的形成区域，虚线方框202所示区域为所述第二 LDMOS器件的形成区域。
[0056]在P型硅衬底101上形成有一第一 N型注入区102，所述第一 N型注入区102是由用于形成器件的漏区漂移区205的第二 N型注入区102延伸到器件的源区一端而形成的，在本发明实施例中所述第一 N型注入区102和所述第二 N型注入区102是一个整体，都用相同的标记。
[0057]所述第一 N型注入区102的将所述第一 LDMOS器件的第一 P型阱103a和所述第二LDMOS器件的第二 P型阱103都包围起来，使所述第一 P型阱103a和所述第二 P型阱103
互相由PN结完全隔离开。
[0058]在所述第一 P型阱103a中形成有所述第一 LDMOS器件的由第一 P+区108a和第一N+区106a组成的源区209 ;所述第一 P型阱103a上覆盖有所述第一 LDMOS器件的栅极208，所述第一 P型阱103a的被该栅极208覆盖区域为形成所述第一 LDMOS器件的沟道的区域；所述第一 LDMOS器件的所述源区209和所述栅极208的第一侧自对准，令所述第一N+区106a和所述第一 LDMOS器件的所述栅极208的第一侧相邻接的边为第一边，所述第一边的长度为所述第一 LDMOS器件的所述源区209的有效宽度；在所述第一边的区域之外，所述源区209通过所述第一 P+区108a和所述第一 LDMOS器件的所述栅极208的第一侧相邻接，所述第一 P+区108a用于引出所述第一 P型阱103a ;所述第一 LDMOS器件的漏区206形成于第二 N型注入区102中，所述漏区206和所述第一 LDMOS器件的所述栅极208相隔一段距离，所述第一 LDMOS器件的所述漏区206由第三N+区107组成；位于所述第一 P型阱103a和所述第一 LDMOS器件的漏区206间的所述第二 N型注入区102组成所述第一 LDMOS器件的漏区漂移区205，所述第一 LDMOS器件的漏区漂移区205的部分区域中设置有耐压缓冲层205a，所述第一 LDMOS器件的漏区漂移区205的未设置所述耐压缓冲层205a的部分区域组成所述第一 LDMOS器件的有效漏区漂移区205，所述第一 LDMOS器件的有效漏区漂移区205和所述第一 P型阱103a横向接触且令该横向接触的横向边为第二边，所述第二边的长度为所述第一 LDMOS器件的有效漏区漂移区205的宽度，所述第二边和所述第一边对齐；由所述第一 LDMOS器件的所述第一 N+区106a、所述沟道、所述有效漏区漂移区205和所述漏区206组成所述第一 LDMOS器件导通时的电流通道，所述第一边的长度越小，所述第一LDMOS器件的导通电流越小；所述耐压缓冲层205a中设置有P型区使所述第一 LDMOS器件的所述沟道到所述漏区206之间的电流通道阻断。
[0059]在所述第二 P型阱103中形成有所述第二 LDMOS器件的由第二 N+区106和第二P+区108组成的源区203 ;所述第二 P型阱103上覆盖有所述第二 LDMOS器件的栅极204，所述第二 P型阱103的被该栅极204覆盖区域为形成所述第二 LDMOS器件的沟道的区域；所述第二 LDMOS器件的所述源区203的所述第二 N+区106和所述栅极204的第一侧自对准、且所述第二 N+区106和所述第二 LDMOS器件的所述栅极204的第一侧相邻接，所述第二P+区108和所述第二 LDMOS器件的所述栅极204的第一侧相隔一段距离，所述第二 P+区108用于引出所述第二 P型阱103 ;所述第二 LDMOS器件的漏区206形成于所述第二 N型注入区102中，位于所述第二 P型阱103和所述第二 LDMOS器件的漏区206间的所述第二N型注入区102组成所述第二 LDMOS器件的漏区漂移区205。
[0060]在俯视平面上，所述电流采样电路的版图结构为:
[0061]所述第一 LDMOS器件位于中间位置，所述第一 LDMOS器件的源区被一首尾相连的呈闭合图形结构的栅极208围绕在中间；本发明实施例中，所述第一 LDMOS器件的栅极208的闭合图形结构为跑道型形状，当然也能用环状或其它的闭合图形进行替换。
[0062]所述第一 LDMOS器件的漏区漂移区205呈由两根条形结构环绕而成的结构、且所述第一 LDMOS器件的栅极208和源区都处于所述第一 LDMOS器件的漏区漂移区205的环绕区域中，在所述第一 LDMOS器件的漏区漂移区205的两侧为所述第一 LDMOS器件的两根呈条形结构的漏区206。所述第一 LDMOS器件的栅极208的闭合图形结构的长轴方向沿着所述第一 LDMOS器件的漏区漂移区205的条形结构的长边方向。
[0063]所述第二 LDMOS器件由多根条形单元并联连接形成，各所述条形单元的源区203、漏区漂移区205、漏区206都为相同的条形结构，最内侧的两个所述条形单元的漏区206分别和所述第一 LDMOS器件的两个条形漏区206共用；从所述第一 LDMOS器件的两个条形漏区206开始往外，各所述条形单元按照:漏区206、漏区漂移区205、源区203、漏区漂移区205、漏区206的排列方式依次往外排列；各所述条形单元的漏区漂移区205以及所述第一LDMOS器件的漏区漂移区205连接在一起呈一首尾相连的封闭式结构，该首尾相连的封闭式结构即为:
[0064]当前的条形单元的漏区漂移区205的一端和与其平行的前一条形单元的漏区漂移区205的同侧的一端相连，当前的条形单元的漏区漂移区205的另一端和与其平行的下一条形单元的漏区漂移区205的同侧的一端相连，最后两边最外侧的两个条形单元的漏区漂移区205都处于同一端并相连。所述漏区漂移区205连接形成的所述封闭式结构将所述第二 LDMOS器件的漏区206封闭于所述封闭式结构的里侧、而所述第二 LDMOS器件的源区则位于所述封闭式结构的外侧。
[0065]各所述条形单元的漏区漂移区205以及所述第一 LDMOS器件的漏区漂移区205形成的所述封闭式结构的连接处呈弧形结构；各所述条形单元的栅极204也按照各所述漏区漂移区205的连接方式连接在一起，各所述条形单元的栅极204的连接处也呈弧形结构。
[0066]所述第一 LDMOS器件的栅极208和所述第二 LDMOS器件的栅极204都是由多晶硅组成，组成所述第一 LDMOS器件的栅极208和所述第二 LDMOS器件的栅极204的多晶硅之间是独立的，所述第一 LDMOS器件的栅极208和所述第二 LDMOS器件的栅极204之间通过金属连线连接在一起。
[0067]在所述第一 LDMOS器件的所述栅极208和所述漏区206之间的所述漏区漂移区205上方以及在所述第二 LDMOS器件的所述栅极204和所述漏区206之间的所述漏区漂移区205上方都形成有场氧化隔离层105 ;所述第一 LDMOS器件的所述栅极208的第二侧以及所述第二 LDMOS器件的所述栅极204的第二侧都延伸到所述场氧化隔离层105上方，所述栅极204或208的延伸部分形成第一栅极场板；所述第一 LDMOS器件的所述漏区206以及所述第二 LDMOS器件的所述漏区206都和所述场氧化隔离层105自对准，在靠近所述漏区206的一侧的所述场氧化隔离层105上形成有第二多晶硅场板207。所述第二 LDMOS器件的栅极204和所述多晶硅场板207也都为封闭式结构，分别和所述漏区漂移区205的外侧和内侧边沿的围绕