具有自适应功率调整的测试装置与测试方法
【技术领域】
[0001]本发明为一种测试装置与测试方法，特别是一种具有自适应功率调整的测试装置与测试方法。
【背景技术】
[0002]随着集成电路持续发展，各种元件的尺寸也不断缩小，而如此密集的电路与缩小的元件往往也造成半导体制程变得更加复杂。一般而言，当晶圆(wafer)上的集成电路完成制作后，将晶圆进行分割，再加以包装成封装(package)元件的型式。然而在上述过程中，所形成的晶片尚需经历各种不同的测试，以确保最后制作完成的封装元件可符合所需的功能规范，且具备足够要求的良率。
[0003]在故障性分析(failure analysis)技术中对晶片进行分析时，一般先对晶片进行封装(Package)，再将该封装晶片放置于合适的测试承接器(TEST SOCKET)上进行测试。当该封装晶片中集成电路具有如断路或短路等缺陷时，往往会在该缺陷处造成额外的发热。甚至如果测试的速度过快，也可能造成额外的发热，使得原本正常的晶片也会受到损坏。
[0004]而目前的测试技术已经不限于只能针对封装晶片进行测试，目前的晶片已经可以针对晶圆分割后的芯片(die)或是晶圆直接进行测试。当在自动测试设备(AutomaticTest Equipment, ATE)上对芯片或封装晶片进行测试时，通常会使用自动测试信号产生(automatic test pattern generat1n)的测试方式对芯片或封装晶片进行测试。自动测试设备向芯片或封装晶片传送测试信号，接着接收芯片或封装晶片回传的测试结果，自动测试设备会判断测试结果是否正确。如果回传测试结果与预设的测试结果并没有产生不匹配(mismatch)的情形，则芯片或封装晶片通过测试，反之芯片或封装晶片被判断没有通过测试。
[0005]为了降低测试的成本，自动测试设备的测试速度越快越好，因此对每一个芯片或封装晶片也就越短。但是进行测试的时钟信号的频率却不能太快，即使不会对晶片逻辑路径(chip logic path)造成时钟信号错误(timing v1lat1n)。因为过快的时钟信号会造成芯片过热，且因为温度的关系产生电压衰退(IR drop)，造成芯片或封装晶片失效或是产生错误的测试结果。
【发明内容】
[0006]本发明的一实施例为一种测试方法，包括:电性连接待测元件与自动测试主机；该自动测试主机提供时钟信号与测试数据给该待测元件以进行测试；监控该待测元件的功率；当待测元件的该功率大于等于预定功率时，该自动测试主机使得该待测元件无法接收该时钟信号；以及当待测元件的该功率小于该预定功率时，该自动测试主机维持输出该时钟信号给该待测元件。
[0007]本发明的另一实施例为一种具有自适应功率调整的测试装置，用以测试待测元件。具有自适应功率调整的测试装置包括处理器、时钟信号发生器以及功率监控装置。处理器，传送测试数据与控制信号给该待测元件。时钟信号发生器，输出时钟信号给该待测元件。功率监控装置，用以监控该待测元件的功率。当待测元件的该功率大于等于预定功率时，该处理器使得该待测元件无法接收该时钟信号。当待测元件的该功率小于该预定功率时，该时钟信号发生器维持输出该时钟信号给该待测元件。
[0008]本发明的另一实施例提供一种测试系统，包括:待测元件以及具有自适应功率调整的测试装置。待测元件，该待测元件具有自我监控装置，以监控该待测元件的功率。具有自适应功率调整的测试装置，包括处理器以及时钟信号发生器。处理器，接收该待测元件输出的该功率，且传送测试数据与控制信号给该待测元件。时钟信号发生器，输出时钟信号给该待测元件。当待测元件的该功率大于等于预定功率时，该处理器使得该待测元件无法接收该时钟信号。当待测元件的该功率小于该预定功率时，该时钟信号发生器维持输出该时钟信号给该待测元件。
[0009]本发明测试系统和方法能够避免过快的时钟信号所造成的芯片过热，并且避免因为温度的关系所产生的电压衰退，而造成的芯片或封装晶片失效或是产生错误的测试结果Ο
【附图说明】
[0010]图1为测试系统的示意图；
[0011 ] 图2为测试系统的另一不意图；
[0012]图3为根据本发明的测试系统的一个实施例的示意图；
[0013]图4为根据本发明的测试系统的另一实施例的示意图；
[0014]图5为根据本发明的测试系统的另一实施例的示意图；
[0015]图6为根据本发明的测试系统的波形图；以及
[0016]图7为根据本发明的具有自适性功率调整的测试方法的实施例的流程图。
【具体实施方式】
[0017]图1为测试系统的示意图。自动测试主机11 (Automatic Test Equipment, ATE)主要用来提供测试信号，通过连接线连接至测试板13，待测元件15 (Device Under Test，DUT)则置于测试板13上。当测试信号输入到待测元件上，待测元件15的反应信号会回传给自动测试主机11，以进行储存比较分析等动作，最后得到该待测元件15的测试结果。自动测试主机11则根据测试结果判断待测元件15是否通过测试。在本实施例中，待测元件15可以是芯片或是封装晶片。
[0018]图2为测试系统的另一示意图。测试系统包括了自动测试主机21与待测元件20。在本实施例中，待测元件20可以是芯片或是封装晶片。自动测试主机21包括处理器211、测试数据发生器212、时钟信号发生器213、测试结果数据库214、比较器215、测试界面216以及数据库217。在本实施例中，测试界面216包括了实体的连接器界面以及以软件与硬件实现的人机测试界面。
[0019]当待测元件20与自动测试主机21取得待测元件20的数据，如型号，识别数据后，传送给测试数据发生器212。测试数据发生器212根据接收到关于待测元件20的数据后，从数据库217中取得对应的测试数据并传送给处理器211。在另一个实施方式中，测试数据是由外部直接输入给自动测试主机21。接着处理器211根据时钟信号发生器213输出的时钟信号，将测试数据通过测试界面216传送给待测元件20。
[0020]接着，待测元件20将响应数据回传给比较器215。比较器215比较测试结果数据库214内的预定数据，以判断响应数据与预定数据是否相同。比较器215将测试结果传送给处理器211以判断待测元件20是否正常。在另一实施方式中，测试的结果通过测试界面216传送给显示装置，以告知使用者测试结果。在另一实施方式中，当测试失败时，自动测试主机21通过喇叭发出警告声，以告知用户待测元件20无法正常运作。
[0021]图3为根据本发明的测试系统的一个实施例的示意图。测试系统包括待测元件30与具有自适应功率调整的自动测试主机31。在本实施例中，待测元件30可能是芯片或是封装晶片。当待测元件30与自动测试主机31电性连接时，自动测试主机31内的处理器32侦测待测元件30的信息，并自测试数据库35中取得对应的测试数据。在另一实施例中，测试数据是由外部输入给自动测试主机31。
[0022]接着，处理器32控制时钟信号发生器34以输出时钟信号CLK给待测元件30。处理器32还输出控制信号给待测元件30，当该控制信号的逻辑电位为高逻辑电位时，待测元件30才能接收该时钟信号。在另一实施例中，当该控制信号的逻辑电位为高逻辑电位时，处理器32控制时钟信号发生器34停止向待测元件30输出时钟信号CLK。
[0023]处理器32传送测试数据给待测元件30。待测元件30根据测试数据与时钟信号进行测试。自动测试主机31内的功率监控器33持续监控待测元件30的消耗功率，并判断待测元件30的功率是否大于预定功率。如果自动测试主机31判断待测元件30的功率小于预定功率，控制信号的逻辑电位维持在第一逻辑电位，自动测试主机31持续输出第一时钟信号给待测元件30以进行测试。
[0024]如果自动测试主机31判断待测元件30的功率大于预定功率，控制信号的逻辑电位由第一逻辑电位转变为第二逻辑电位，使得自动测试主机31停止输出第一时钟信号给待测元件30或是待测元件30停止接收第一时钟信号，以降低待测元件30消耗的功率。在另一实施例中，自动测试主机31输出第二时钟信号给待测元件30，其中第二时钟信号的频率低于第一时钟信号的频率。
[0025]图4为根据本发明的测试系统的另一实施例的示意图。测试系统包括待测元件40与具有自适应功率调整的自动测试主机41。在本实施例中，待测元件40可能是芯片或是封装晶片。当待测元件40与自动测试主机41电性连接时，自动测试主机41内的处理器42侦测待测元件40的信息，并自测试数据库45中取得对应的测试数据。在另一实施例中，测试数据是由外部输入给自动测试主机41。
[0026]接着，处理器42控制时钟信号发生器44以输出时钟信号CLK给待测元件40。处理器42更输出控制信号给待测元件40，当该控制信号的逻辑电位为高逻辑电位时，待测元件40才能接收该时钟信号。在另一实施例中，当该控制信号的逻辑电位为高逻辑电位时，处理器42控制时钟信号发生器44停止输出时钟信号CLK给待测元件40。
[0027]处理器42传送测试数据给待测元件40。待测元件40根据测试数据与时钟信号进行测试。自动测试主机41内的监控装置43持续监控待测元件40的电性特征，如温度、功率、电流变化、电压变化、信号抖动等等。以温度来说，监控装置43判断待测元件40的温度是否大于预定温度。如果自动测试主机41判断待测元件40的温度小于预定温度，控制信号的逻辑电位维持在第一逻辑电位，自动测试主机41持续输出第一时钟信号给待测元件40以进行测试。